CN102394582A - 衬底驱动低压运算放大器电路 - Google Patents

Abstract

本发明提供了一种衬底驱动低压运算放大器，包括差分输入级；所述差分输入级，包括第一级差分输入级和第二级差分输入级；所述第二级差分输入级包括作为输入差分对管连接成共源级结构的两衬底驱动MOS晶体管；所述第一级差分输入级的输出端与该两衬底驱动MOS晶体管的衬底端连接；该两衬底驱动MOS晶体管的栅端接地电平，该两衬底驱动MOS晶体管的漏端为所述第二级差分输入级的输出端。本发明可以有效减小系统工作所必需的电源电压，使芯片在更低的电源电压下达到相同的性能，实现低压低功耗设计。

Description

衬底驱动低压运算放大器电路

技术领域

本发明涉及一种低压运算放大器，尤其涉及一种衬底驱动低压运算放大器。

背景技术

随着便携式消费电子产品和深亚微米CMOS集成电路技术的不断发展，集成电路的电源电压越来越低，低压低功耗设计已经成为现代CMOS集成电路的必然发展趋势。低电源电压会降低系统性能，包括工作电流的减小、工作速度的下降、动态范围和噪声容限的降低等，需要不断提出新的工艺和电路结构，设计具有超低功耗特性的CMOS模拟集成电路IP核，以满足超低功耗消费电子系统产品的需要。

运算放大器作为模拟集成电路设计的基本单元，广泛地应用于各种模拟系统和混合信号系统中，是低压低功耗SOC设计中的关键技术。而MOSFET阈值电压的降低趋势远远小于电源电压的降低趋势，从而限制了运算放大器的性能。低电源电压对运算放大器的速度、精度、功耗、成本等提出了更高的要求。衬底驱动技术通过调节阱-源结弱正偏，降低阈值电压的限制，从而有效降低电路所需的电源电压，且与标准CMOS工艺完全兼容，是实现低压低功耗SOC设计的一个重要方向。

发明内容

本发明的主要目的在于是提供一种衬底驱动低压运算放大器，以有效减小系统工作所必需的电源电压，使芯片在更低的电源电压下达到相同的性能，实现低压低功耗设计。

为了达到上述目的，本发明提供了一种衬底驱动低压运算放大器，包括差分输入级；

所述差分输入级，包括第一级差分输入级和第二级差分输入级；

所述第二级差分输入级包括作为输入差分对管连接成共源级结构的两衬底驱动MOS晶体管；

所述第一级差分输入级的输出端与该两衬底驱动MOS晶体管的衬底端连接；

该两衬底驱动MOS晶体管的栅端接地电平，该两衬底驱动MOS晶体管的漏端为所述第二级差分输入级的输出端。

实施时，所述衬底驱动MOS晶体管为衬底驱动PMOS晶体管。

实施时，所述第一级差分输入级包括级联的源级跟随器。

实施时，本发明所述的衬底驱动低压运算放大器，还包括增益级，其包括连接成共栅级结构的两NMOS晶体管；

所述第二级差分输入级的输出端与该两NMOS晶体管的源端连接，该两NMOS晶体管中的靠近同相输入端的一NMOS晶体管的漏端为所述增益级的输出端；

该两NMOS晶体管分别采用一PMOS晶体管作为电流源负载。

实施时，本发明所述的衬底驱动低压运算放大器还包括输出级，该输出级包括PMOS晶体管和NMOS晶体管，该PMOS晶体管连接为共源级结构，该NMOS晶体管为该共源级结构的有源负载，该PMOS晶体管的栅端接所述增益级的输出电平，该PMOS晶体管的漏端为所述输出级的输出端。

实施时，本发明所述的衬底驱动低压运算放大器还包括补偿电路，其包括标准miller补偿电容；

该标准miller补偿电容，一端与所述输出级包含的PMOS晶体管的栅端连接，另一端与所述输出级包含的PMOS晶体管的漏端连接。

实施时，所述补偿电路还包括零点消除电容和偏置提供电路，其中，

该零点消除电容与所述输出级包括的NMOS晶体管的栅极和漏极连接；

所述偏置提供电路为所述输出级包括的NMOS晶体管提供偏置。

实施时，本发明所述的衬底驱动低压运算放大器还包括启动电路；

所述启动电路，与所述补偿电路连接，用于为补偿电路中的偏置提供电路来提供初始触发电平，并通过该偏置提供电路为输出级提供初始触发电平。

实施时，本发明所述的衬底驱动低压运算放大器还包括过流保护电路，其包括PMOS晶体管和放电通路，其中，

该PMOS晶体管接成共源级结构，该PMOS晶体管的栅极与所述增益级的输出端连接；

所述放电通路与该PMOS晶体管的漏端连接；

当该PMOS晶体管的栅极电压高于预定电压时，电源电压经由所述放电通路放电。

与现有技术相比，本发明所述的衬底驱动低压运算放大器采用衬底驱动MOSFET结构作为输入差分对管，并提出共源级、共栅级、自偏置等电路结构，以克服衬底驱动技术的负面影响，包括输入跨导小、输入电容大、MOSFET的特征频率f_T小等。

附图说明

图1是本发明所述的衬底驱动低压运算放大器的一实施例的结构框图；

图2为本发明所述的衬底驱动低压运算放大器的另一实施例的电路原理图；

图3为单管衬底驱动PMOS晶体管的横截面图；

图4为单管衬底驱动PMOS晶体管作为输入级的电路图；

图5为级联源级跟随器作为第一级差分输入级的电路原理图；

图6为本发明该实施例所述的衬底驱动低压运算放大器的补偿电路原理图。

具体实施方式

为使得本发明的目的、技术方案和优点表达得更加清楚明白，下面结合附图及具体实施例对本发明再做进一步详细的说明。

首先对本发明涉及的专业术语进行说明如下：

PMOS：P-channel metal oxide semiconductor FET，P沟道金属氧化物半导体场效应晶体管；

NMOS：N-channel metal oxide semiconductor FET，N沟道金属氧化物半导体场效应晶体管；

GGMOS：Gate-grounded NMOS，栅极接地NMOS管。

根据一种具体实施方式，如图1所示，本发明所述的衬底驱动低压运算放大器的一实施例包括差分输入级11、增益级12、输出级13、补偿电路14、启动电路15和过流保护电路16，其中：

所述差分输入级11采用两级结构，即所述差分输入级包括依次连接的第一级差分输入级111和第二级差分输入级112；

所述第一级差分输入级111包括级联的源级跟随器，与单级的源级跟随器相比，级联的源级跟随器增大了第一级差分输入级111的增益，降低了输出电阻，保证了较宽的输入共模电压范围，提高了带负载能力；

所述第二级差分输入级112包括作为输入差分对管连接成共源级结构的两衬底驱动MOS晶体管，可以提高本级增益；

所述第一级差分输入级111的输出端与该第二级差分输入级112包括的两衬底驱动MOS晶体管的衬底端连接；

优选情况下，所述衬底驱动MOS晶体管采用衬底驱动PMOS晶体管，以提高输入共模电压范围；

所述增益级12包括连接成共栅级结构的两NMOS晶体管；

所述第二级差分输入级112的输出端与该增益级12包括的两NMOS晶体管的源端连接，该两NMOS晶体管中的靠近同相输入端的一NMOS晶体管的漏端为所述增益级的输出端；

该两NMOS晶体管分别采用一PMOS晶体管作为电流源负载。

该输出级13包括PMOS晶体管和NMOS晶体管，该PMOS晶体管连接为共源级结构，该NMOS晶体管为该共源级结构的有源负载；

该PMOS晶体管的源端接高电平，该PMOS晶体管的栅端接所述增益级13的输出端，以增加输出共模范围；该PMOS晶体管的漏端为所述输出级13的输出端，以提高低压运算放大器的增益。

所述补偿电路14包括标准miller补偿电容；

该标准miller补偿电容，一端与所述输出级13包含的PMOS晶体管的栅端连接，另一端与所述输出级13包含的PMOS晶体管的漏端连接。

所述补偿电路14还包括零点消除电容和偏置提供电路，其中，

该零点消除电容与所述输出级13采用的NMOS晶体管的栅极和漏极连接；

所述偏置提供电路为所述输出级13包括的NMOS晶体管提供偏置。

本发明该实施例所述的衬底驱动低压运算放大器，还包括启动电路15；

所述启动电路15，与所述补偿电路14连接，用于为所述补偿电路14中的偏置提供电路来提供初始触发电平，并通过该偏置提供电路为所述输出级13提供初始触发电平。

本发明该实施例所述的衬底驱动低压运算放大器，还包括过流保护电路16，其包括PMOS晶体管和放电通路，其中，

所述过流保护电路采用该PMOS晶体管接成共源级结构，该PMOS晶体管的栅极与所述增益级12的输出端连接；

所述放电通路与该PMOS晶体管的漏端连接；

当该PMOS晶体管的栅极电压高于预定电压时，电源电压经由所述放电通路放电。

如图2所示，本发明所述的衬底驱动低压运算放大器的另一实施例，包括差分输入级、增益级、输出级、补偿电路、启动电路和过流保护电路，其中：

PMOS晶体管MP4、MP5，源端接电源电压Vdd，栅端接外加偏置电压Vb1，作为电流源为下拉网络提供工作电流；PMOS晶体管MP3、MP7、MP9，源端均接电源电压Vdd，栅端均接外加偏置电压Vb2，作为电流源；PMOS晶体管MP6、MP8接成共源级结构；PMOS晶体管MP6、MP8，源端均接电源电压Vdd，栅端接增益级的输出端，漏端作为输出端，以实现高增益；NMOS晶体管MN7、MN8的栅端接电源电压Vdd，以提供导电沟道。

Vb1、Vb2、Vb3、Vb4、Vb5均为外加偏置电压，Vinp为衬底驱动低压运算放大器的同相输入电平，Vinn为衬底驱动低压运算放大器的反相输入电平，Vout为衬底驱动低压运算放大器的输出电平，NMOS晶体管MN5和NMOS晶体管MN6为第一级差分输入级111的有源负载，NMOS晶体管MN9和NMOS晶体管MN10为第二级差分输入级112的有源负载；PMOS晶体管MP3作为电流源，为第二级差分输入级112提供总工作电流，电阻R1、电阻R2为与第一级差分输入级111的差分输入对管的栅极相串联的电阻，电阻R3、电阻R4为第一级差分输入级111的差分输入对管与NMOS晶体管MN5、NMOS晶体管MN6之间的串联电阻。

所述差分输入级采用两级结构，即所述差分输入级包括第一级差分输入级和第二级差分输入级；

所述第一级差分输入级包括NMOS晶体管MN1、NMOS晶体管MN2、NMOS晶体管MN3和NMOS晶体管MN4。MN1和MN2级联，MN3和MN4级联，构成差分输入对管。NMOS晶体管MN1的栅端和NMOS晶体管MN2的栅端为反相输入端，接反相输入电平；NMOS晶体管MN3的栅端和NMOS晶体管MN4的栅端为同相输入端，接同相输入电平；NMOS晶体管MN2的源端和NMOS晶体管MN4的源端作为所述衬底驱动低压运算放大器的第一级差分输入级的输出端。

所述衬底驱动低压运算放大器的第二级差分输入级包括单管衬底驱动PMOS晶体管MP1和单管衬底驱动PMOS晶体管MP2；MP1和MP2构成差分输入对管，并连接成共源级结构；PMOS晶体管MP1的漏端和PMOS晶体管MP2的漏端作为所述衬底驱动低压运算放大器的第二级差分输入级的输出端。

所述第一级差分输入级的输出端与PMOS晶体管MP1的衬底端和PMOS晶体管MP2的衬底端连接，PMOS晶体管MP1的栅端和PMOS晶体管MP2的栅端接地电平(GND)，以保证MOSFET中存在导电沟道。

所述增益级包括NMOS晶体管MN7和NMOS晶体管MN8，MN7和MN8连接成共栅级结构，以提高运算放大器的增益，降低输入阻抗，采用PMOS晶体管MP4、MP5分别作为MN7、MN8的电流源负载，以实现双端输入到单端输出的转换；所述差分输入级的输出端与NMOS晶体管MN7的源端和MN8的源端连接，NMOS晶体管MN8的漏端作为所述衬底驱动低压运算放大器的增益级的输出端。

所述输出级，采用PMOS晶体管MP8，连接成共源级结构，以提高运算放大器的增益，采用NMOS晶体管MN15作为共源级有源负载，增加输出共模范围，电阻R7连接在MP8的漏端和MN15的漏端之间，可调节输出电流；

所述补偿电路包括miller补偿电容C1、电容C2、PMOS晶体管MP7、电阻R6、NMOS晶体管MN13和NMOS晶体管MN14，其中，

所述miller补偿电容C1，与所述低压运算放大器的增益级和输出级连接，将电路的主极点向低频方向推移，将电路的输出极点向高频方向推移，以提高低压运算放大器的增益带宽；

PMOS晶体管MP7、电阻R6、NMOS晶体管MN14和NMOS晶体管MN13组成了偏置提供电路，其为NMOS晶体管MN15提供偏置，PMOS晶体管MP7作为电流源提供恒定电流；电阻R6和NMOS晶体管MN14构成自偏置二极管连接方式，提高了偏置电流；NMOS晶体管MN13与过流保护电路中的NMOS晶体管MN12相连，构成电流镜结构，电容C2连接NMOS晶体管MN15的栅极和漏极，以消除由所述miller补偿电容C1引入的零点，提高系统的稳定性。

所述启动电路包括PMOS晶体管MP9、NMOS晶体管MN16、电阻R8和R9、NMOS晶体管MN17和NMOS晶体管MN18；

在本发明所述的低压运算放大器上电过程中，PMOS晶体管MP9和NMOS晶体管MN16依次导通，为所述低压运算放大器提供初始信号，当所述低压运算放大器工作状态达到稳定时，电阻R9、NMOS晶体管MN18和NMOS晶体管MN17导通，NMOS晶体管MN16的源端电位升高，NMOS晶体管MN16关断，停止向所述低压运算放大器供电，NMOS晶体管MN18连接成二极管形式。电阻R8为NMOS晶体管MN17的栅极串联电阻，起到保护MN17的作用。

所述过流保护电路包括PMOS晶体管MP6、NMOS晶体管MN11、NMOS晶体管MN12和电阻R5；NMOS晶体管MN11和电阻R5连接成GGMOS结构，NMOS晶体管MN12和所述补偿电路中的晶体管MN13相连，构成电流镜结构。

PMOS晶体管MP6连接成共源级结构，即输入信号加在MP6的栅端，MP6的源端接高电平，MP6的漏端作为输出端，以保证所述增益级的输出过高时，使电源电压对地放电，放电通路是由MN11、MN12、R5到地(GND)的路径，当MP6的栅电压过高，MP6导通，路径Vdd-MP6-11-MN12-R5-GND将电源和地连起来，相当于电源对地放电。

参照图3，示出了单管衬底驱动PMOS晶体管的横截面图。单管衬底驱动PMOS晶体管采用典型的p衬n阱工艺实现，单管衬底驱动PMOS晶体管的源极S接至地电位GND，PMOS晶体管的栅极G接至固定电位-V_SG，PMOS晶体管的漏极D接至固定电位-V_SD，PMOS晶体管的衬底端B接至固定电位V_BS，p型衬底(Substrate)接至固定电位-V_sub。p型衬底中存在寄生电阻R_sub，n阱中存在寄生电阻R_nw，由PMOS晶体管的源极、n阱和PMOS晶体管的漏极构成了横向寄生PNP晶体管QP，由PMOS晶体管的源极、n阱和p型衬底构成了纵向寄生PNP晶体管QV。由于寄生晶体管基极-发射极之间的电压非常小，因此流过双极型晶体管QP和QV的电流可以忽略不计。衬底驱动PMOS晶体管工作在强反型区，用于衬底和源极之间正偏、零偏和反偏三种情况下。衬底驱动PMOS晶体管的制作工艺与标准CMOS工艺相兼容。

参照图4，示出了标号为MP1的单管衬底驱动PMOS晶体管作为输入级的情况。MP1的栅极Gate接至固定的低电位V_G，MP1的源极Source接至固定的高电位V_S，MP1的衬底端Bulk接至输入信号V_BS。与传统栅驱动PMOS相比，只需单管衬底驱动PMOS晶体管MP1的栅极和源极之间的电压足够大，即|V_GS|＝V_S-V_G足够大(|V_GS|＞|V_TH，P|，其中V_TH，P为MP1的阈值电压)，那么在MP1的栅极下会产生导电通道。当MP1的衬底端Bulk所加的输入信号V_BS发生变化时，该衬底端Bulk与该导电沟道之间的耗尽层厚度发生变化，从而改变了沟道反型层的厚度，相当于沟道电流受到衬底和源极所加信号的控制。因此，单管衬底驱动PMOS晶体管可以等效为一个具有较高输入阻抗的结型场效应晶体管。由于输入信号加载在衬底端之前，单管衬底驱动PMOS晶体管的栅极下已经形成导电沟道，因此在衬-源之间只需要很小的电源电压就可以实现对漏电流的调制，类似于耗尽型器件。

单管衬底驱动PMOS晶体管MP1的漏电流I_DS可表示为：

$I_{\mathrm{DS}}=\left\{\begin{array}{cc}-\frac{{\mathrm{\μ}}_P{C}_{\mathrm{ox}}W}{L}(V_{\mathrm{GS}}-V_{\mathrm{TH},P}-\frac{1}{2}{V}_{\mathrm{DS}})V_{\mathrm{DS}},& \left|V_{\mathrm{DS}}\right|\≤\left|V_{\mathrm{DS},\mathrm{sat}}\right|\\ -\frac{{\mathrm{\μ}}_P{C}_{\mathrm{ox}}W}{2L}{(V_{\mathrm{GS}}-V_{\mathrm{TH},P})}^2(1+{\mathrm{\λV}}_{\mathrm{DS}}),& \left|V_{\mathrm{DS}}\right|>\left|V_{\mathrm{DS},\mathrm{sat}}\right|\end{array}\right.$

其中，μ_P为空穴迁移率，C_OX为单位面积栅氧化层电容，λ为沟道长度调制系数，

为单管衬底驱动PMOS晶体管MP1的宽长比，V_TH，P为单管衬底驱动PMOS晶体管MP1的阈值电压，V_DS，sat为单管衬底驱动PMOS晶体管MP1的饱和电压；

V_DS，sat＝V_GS-V_TH，P

$V_{\mathrm{TH},P}=V_{\mathrm{TH}0}+{\mathrm{\γ}}_{\mathrm{sub}}(\sqrt{\left|2{\mathrm{\φ}}_F\right|-\left|V_{\mathrm{BS}}\right|}-\sqrt{\left|2{\mathrm{\φ}}_F\right|})$

其中，V_TH0是单管衬底驱动PMOS晶体管MP1的初始阈值电压，Φ_F是表面势，约为0.3V，V_BS是单管衬底驱动PMOS晶体管MP1衬底端Bulk与源端Source之间的电位差，γ_sub是体效应因子，典型值约为0.5^1/2。

可知，单管衬底驱动PMOS晶体管MP1的阈值电压V_TH，P受到MP1的衬底端与源极之间的电位差V_BS的调制，因此会随着源极电位的变化而变化。在衬底驱动技术中，V_GS为常数，因此MP1的漏电流I_DS可以表示为：

$I_{\mathrm{DS}}=\left\{\begin{array}{cc}-\frac{{\mathrm{\μ}}_P{C}_{\mathrm{ox}}W}{L}\left[\right[(V_{\mathrm{GS}}-V_{\mathrm{TH}0}+{\mathrm{\γ}}_{\mathrm{sub}}\sqrt{\left|2{\mathrm{\φ}}_F\right|})-{\mathrm{\γ}}_{\mathrm{sub}}\sqrt{\left|2{\mathrm{\φ}}_F\right|-\left|V_{\mathrm{BS}}\right|}]-\frac{1}{2}{V}_{\mathrm{DS}}]V_{\mathrm{DS}},& \left|V_{\mathrm{DS}}\right|\≤\left|V_{\mathrm{DS},\mathrm{sat}}\right|\\ -\frac{{\mathrm{\μ}}_P{C}_{\mathrm{ox}}W}{2L}{[(V_{\mathrm{GS}}-V_{\mathrm{TH}0}+{\mathrm{\γ}}_{\mathrm{sub}}\sqrt{\left|2{\mathrm{\φ}}_F\right|})-{\mathrm{\γ}}_{\mathrm{sub}}\sqrt{\left|2{\mathrm{\φ}}_F\right|-\left|V_{\mathrm{BS}}\right|}]}^2(1+{\mathrm{\λV}}_{\mathrm{DS}}),& \left|V_{\mathrm{DS}}\right|>\left|V_{\mathrm{DS},\mathrm{sat}}\right|\end{array}\right.$

V_TH0为V_BS＝0时单管衬底驱动PMOS晶体管MP1的阈值电压，即单管衬底驱动PMOS晶体管MP1的初始阈值电压；γ_sub为体效应系数。

在单管衬底驱动PMOS晶体管MP1的漏电流表达式中，为常数，因此漏电流I_DS主要受衬-源电压V_BS控制。输入信号接至衬底端，能够有效避免单管衬底驱动PMOS晶体管阈值电压的限制，较小的V_BS值就能实现沟道电流的调制，因此衬底驱动技术能够实现低压低功耗设计要求，适用于超低压应用。

单管衬底驱动PMOS晶体管的小信号跨导g_mb可表示为：

$g_{\mathrm{mb}}=\frac{{\mathrm{dI}}_{\mathrm{DS}}}{{\mathrm{dV}}_{\mathrm{BS}}}|V_{\mathrm{BSQ}}=\frac{{\mathrm{\γ}}_{\mathrm{sub}}{g}_m}{2\sqrt{\left|2{\mathrm{\φ}}_F\right|-\left|V_{\mathrm{BS}}\right|}}={\mathrm{\ηg}}_m$

I_DS指单管衬底驱动PMOS晶体管的漏电流。

其中，V_BSQ为衬底驱动PMOS晶体管的静态工作点，g_m为单管衬底驱动PMOS晶体管的栅跨导。假如V_BS＝0，即作栅驱动PMOS晶体管工作时，η的值一般为0.1～0.3，因此，g_mb通常为g_m的0.1～0.3，而在PMOS晶体管作衬底驱动工作时，源-阱结可以反偏、零偏甚至弱正偏，因此，理论上g_mb可以大于g_m。当|V_BS|≥2φ_F-0.25γ_sub ²≈0.5V时，有g_mb＞g_m，但此时，与传统栅驱动PMOS晶体管相比，衬底驱动PMOS晶体管的衬-源结弱正偏，漏电流较大。

衬底驱动PMOS晶体管的输出电阻r₀为：

$r_0=\frac{{\mathrm{dV}}_{\mathrm{DS}}}{{\mathrm{dI}}_{\mathrm{DS}}}=\frac{1}{{\mathrm{\λI}}_{\mathrm{DS}}}$

其中，λ为沟道长度调制系数。衬底驱动PMOS晶体管的输出电阻与栅驱动PMOS晶体管的输出电阻相同。

衬底驱动PMOS的主要缺点是：输入跨导小，一般约为栅驱动跨导的1/4到1/5；输入电容较大，导致了MOSFET的特征频率f_T减小，从而限制了电路的最高工作频率；由于衬底驱动MOSFET自身增益下降，等效输入噪声增加。

参照图2，衬底驱动PMOS差分输入对管MP1和MP2作为运算放大器的第二级差分输入级，令MP1和MP2完全匹配，则第二级差分输入级增益A_V，bd为：

$A_{V,\mathrm{bd}}=\frac{g_{\mathrm{mb},P1}}{(g_{m,P1}+g_{\mathrm{mb},P1}+1/r_{o,P1})}$

输出电阻为：

$R_{0,\mathrm{bd}}=\frac{1}{g_{m,P1}}//\frac{1}{g_{\mathrm{mb},P1}}//r_{o,P1}$

其中，g_m，P1、g_mb，P1、r_o，P1分别为晶体管MP1的栅跨导、衬底跨导、输出电阻。采用衬底驱动PMOS晶体管作为差分输入级，其主要缺点是增益较低，工作频率受限制，因此设计电路时可适当优化电路结构，增加有效输入跨导，从而避免衬底驱动技术的缺点。

参照图5，示出了级联的源级跟随器作为第一级差分输入级的情况，其中，Vo1为该源级跟随器的输出端。NMOS晶体管MN1和MN2级联，第一级差分输入级的增益A_V可表示为：

$A_V=\frac{r_{o,N2}{g}_{m,N2}(g_{m,N1}+g_{\mathrm{mb},N1}+1/r_{o,N1})+g_{m,N1}}{(g_{m,N1}+g_{\mathrm{mb},N1}+1/r_{o,N1})(g_{m,N2}+g_{\mathrm{mb},N2}+1/r_{o,N2})}$

第一级差分输入级的输出电阻可表示为：

$R_0=\frac{1}{g_{m,N1}}//\frac{1}{g_{\mathrm{mb},N1}}//r_{o,N1}$

其中，g_m，N1、g_mb，N1、r_o，N1分别为晶体管MN1的栅跨导、衬底跨导、输出电阻，g_m，N2、g_mb，N2、r_o，N2分别为晶体管MN2的栅跨导、衬底跨导、输出电阻。与单级源级跟随器相比，级联后电路的增益得到了较大的提高，输出电阻保持不变，从而弥补了衬底驱动PMOS差分输入级的低增益缺点。

参照图6，示出了本发明所述的衬底驱动低压运算放大器的一实施例采用的补偿电路原理图。miller补偿电容C1接至低压运算放大器的增益级的输出端和低压运算放大器的输出级之间，构成典型的miller补偿结构，miller补偿使低压运算放大器输入级和增益级间的极点(主极点)向原点移动，使低压运算放大器的输出极点(次极点)向离开原点的方向移动，增大了系统的带宽。虽然miller补偿电容C1增加了系统的稳定性，但同时在右半平面引入了1个零点。该零点减缓了幅值的下降，因而使运放的主极点外推，大大降低了系统的稳定性。为了消除零点的影响，采用电容C2、NMOS晶体管MN11-MN15，PMOS晶体管MP6-MP8，电阻R₅、R₆，构成反馈环路，消除由miller补偿电容C1引入的零点，提高系统的稳定性，其中，Vo为运算放大放的输出端。经过补偿后，低压运算放大器的增益A_V，OP可表示为：

$A_{V,\mathrm{OP}}=\frac{{\mathrm{sC}}_1+g_{m,P8}+E(g_{m,N15}-{\mathrm{sC}}_2)}{s(C_1+C_2)+g_{m,P8}+1/r_{o,N15}+1/r_{o,P8}}$

其中，s指复平面上的复频率。

$E=\frac{r_{o,N12}{g}_{m,N13}}{D}(1/r_{o,N14}+g_{m,N14})\frac{{\mathrm{Ar}}_{o,N12}{g}_{m,N12}-\mathrm{BC}}{A(1+r_{o,N12}{g}_{m,N12})+C(1/r_{o,N11}+g_{m,N11})}$

A＝1/r_o，P6+1/r_o，N11+g_m，P6+(g_m，N11+g_mb，N11+1/r_o，N11)(R₅g_m，P6+1/r_o，P6)

B＝g_m，P6[1+R₅(g_m，N11+g_mb，N11+1/r_o，N11)]

C＝r_o，N12(g_m，P6+1/r_o，P6)

$D=1/r_{o,N14}+1/R_6+\frac{1}{R_6+r_{o,P7}}[(g_{m,N14}-1/R_6)r_{o,P7}+(g_{m,N14}+1/r_{o,N14})g_{m,N13}]$

其中，g_m，Pi为PMOS晶体管MPi的栅跨导，r_o，Pi为PMOS晶体管MPi的等效输出电阻，g_m，Nj为NMOS晶体管MNj的栅跨导，r_o，Nj为NMOS晶体管MNj的等效输出电阻，i和j为相应晶体管的序号，g_mb，N11为NMOS晶体管MN11的衬底跨导，即考虑体效应时的跨导。

只要令sC₁-sC₂E＝0，即可消除右半平面的零点。其中，选择C2的面积比C1小10倍以上，这样可以节省芯片面积，同时保证由C2引入的极点对运放性能影响不大。

本发明实施例采用衬底驱动PMOS晶体管实现运算放大器的差分输入级，以减小电源电压，增大输入共模范围。为了提高系统增益，本发明实施例采用级联的NMOS晶体管构成源级跟随器结构，弥补衬底驱动技术低跨导的缺点。本发明实施例采用共栅级NMOS结构作为增益级，采用共源级PMOS结构作为输出级，以提高运放增益和输出共模范围。本发明实施例采用GGMOS结构构成过流保护电路，防止电源电压过高对内部元器件造成损害。基于衬底驱动技术的运算放大器，和标准CMOS工艺兼容，降低了生产成本，能更好的满足低压低功耗集成电路产业化生产的需要。

以上说明对本发明而言只是说明性的，而非限制性的，本领域普通技术人员理解，在不脱离所附权利要求所限定的精神和范围的情况下，可做出许多修改、变化或等效，但都将落入本发明的保护范围内。

Claims (9)

1.一种衬底驱动低压运算放大器，包括差分输入级，其特征在于，

所述差分输入级，包括第一级差分输入级和第二级差分输入级；

所述第二级差分输入级包括作为输入差分对管连接成共源级结构的两衬底驱动MOS晶体管；

所述第一级差分输入级的输出端与该两衬底驱动MOS晶体管的衬底端连接；

该两衬底驱动MOS晶体管的栅端接地电平，该两衬底驱动MOS晶体管的漏端为所述第二级差分输入级的输出端。

2.如权利要求1所述的衬底驱动低压运算放大器，其特征在于，所述衬底驱动MOS晶体管为衬底驱动PMOS晶体管。

3.如权利要求1所述的衬底驱动低压运算放大器，其特征在于，所述第一级差分输入级包括级联的源级跟随器。

4.如权利要求1至3中任一权利要求所述的衬底驱动低压运算放大器，其特征在于，还包括增益级，其包括连接成共栅级结构的两NMOS晶体管；

所述第二级差分输入级的输出端与该两NMOS晶体管的源端连接，该两NMOS晶体管中的靠近同相输入端的一NMOS晶体管的漏端为所述增益级的输出端；

该两NMOS晶体管分别采用一PMOS晶体管作为电流源负载。

5.如权利要求4所述的衬底驱动低压运算放大器，其特征在于，还包括输出级，该输出级包括PMOS晶体管和NMOS晶体管，该PMOS晶体管连接为共源级结构，该NMOS晶体管为该共源级结构的有源负载，该PMOS晶体管的栅端接所述增益级的输出电平，该PMOS晶体管的漏端为所述输出级的输出端。

6.如权利要求5所述的衬底驱动低压运算放大器，其特征在于，还包括补偿电路，其包括标准miller补偿电容；

该标准miller补偿电容，一端与所述输出级包含的PMOS晶体管的栅端连接，另一端与所述输出级包含的PMOS晶体管的漏端连接。

7.如权利要求6所述的衬底驱动低压运算放大器，其特征在于，所述补偿电路还包括零点消除电容和偏置提供电路，其中，

该零点消除电容与所述输出级包括的NMOS晶体管的栅极和漏极连接；

所述偏置提供电路为所述输出级包括的NMOS晶体管提供偏置。

8.如权利要求7所述的衬底驱动低压运算放大器，其特征在于，还包括启动电路；

所述启动电路，与所述补偿电路连接，用于为补偿电路中的偏置提供电路来提供初始触发电平，并通过该偏置提供电路为输出级提供初始触发电平。

9.如权利要求8所述的衬底驱动低压运算放大器，其特征在于，还包括过流保护电路，其包括PMOS晶体管和放电通路，其中，

该PMOS晶体管接成共源级结构，该PMOS晶体管的栅极与所述增益级的输出端连接；

所述放电通路与该PMOS晶体管的漏端连接；

当该PMOS晶体管的栅极电压高于预定电压时，电源电压经由所述放电通路放电。

Images