CN105227142A - 一种低压折叠式共源共栅跨导放大器 - Google Patents

Abstract

本发明公开了一种低压折叠式共源共栅跨导放大器，包括输入级结构、第一级负载结构、恒流源结构、第二级结构，所述输入级结构包括PMOS输入管Ma1/Ma2/Mb1/Mb2和NMOS输入管Mna1/Mna2/Mnb1/Mnb2，本发明通过加入了输入管Mna1、Mna2、Mnb1、Mnb2，可以有效抑制PMOS输入管Ma1、Ma2、Mb1、Mb2的衬底寄生三极管导通时，对整个电路功能和性能产生的不利影响。

Description

一种低压折叠式共源共栅跨导放大器

技术领域

本发明属于模拟或数模混合集成电路技术领域，涉及一种低压折叠式共源共栅跨导放大器。

背景技术

近年来，随着集成电路制造技术的不断发展，对低功耗模拟集成电路的需要逐渐增加，为了适应低功耗的要求，电源电压进一步降低，针对这一趋势，发展出来一些针对低电源电压应用下的跨导放大器结构，其中，以MOS管的衬底作为输入端的结构就是其中一种，这种结构下，随着电源电压的降低，跨导放大器中的MOS管会工作在亚阈值区，所以依然会提供相当程度的增益，和常压结构相比，此时的功耗却极低。但以MOS管的衬底作为输入端的结构存在衬底寄生三极管可能开启的风险，严重时会影响电路的功能。传统的几种结构，在低电源电压下，很难满足高性能跨导放大器的要求。

发明内容

鉴于此，本发明提供一种低压折叠式共源共栅跨导放大器，该放大器在保持具有较大跨导的情况下，可以有效解决由输入管衬底寄生三极管引起的对电路功能和性能产生的不利影响。

为达到上述目的，本发明提供如下技术方案：一种低压折叠式共源共栅跨导放大器，包括输入级结构、第一级负载结构、恒流源结构、第二级结构，所述输入级结构包括第一PMOS管Ma1、第二PMOS管Ma2、第三PMOS管Mb1和第四PMOS管Mb2；所述第一级负载结构包括第五NMOS管Ma3、第六NMOS管Ma4、第七NMOS管Ma5、第八NMOS管Ma6、第九NMOS管Mb3、第十NMOS管Mb4、第十一NMOS管Mb5、第十二NMOS管Mb6、第八PMOS管Ma7、第九PMOS管Ma9、第十PMOS管Mb7和第十一PMOS管Mb9，所述恒流源结构包括第五PMOS管M0、第六PMOS管Ma8和第七PMOS管Mb8，所述第二级结构包括十三NMOS管M10和第十二PMOS管M11，所述输入级结构还包括第一NMOS管Mna1、第二NMOS管Mna2、第三NMOS管Mnb1和第四NMOS管Mnb2，所述第一NMOS管Mna1的栅极与第三NMOS管Mnb1的栅极分别连接第一输入信号Vinp，所述第二NMOS管Mna2的栅极与第四NMOS管Mnb2的栅极分别连接第二输入信号Vinn，所述第一NMOS管Mna1的漏极与第一PMOS管Ma1的漏极连接，第一NMOS管Mna1的源极与第六NMOS管Ma4的漏极连接；所述第二NMOS管Mna2的漏极与第二PMOS管Ma2的漏极连接，第二NMOS管Mna2的源极与第十NMOS管Mb4的漏极连接；所述第三NMOS管Mnb1的漏极与第三PMOS管Mb1的漏极连接，第三NMOS管Mnb1管的源极与第九NMOS管Mb3的漏极连接；所述第四NMOS管Mnb2的漏极与第四PMOS管Mb2的漏极连接，第四NMOS管Mnb2的源极与第五NMOS管Ma3的漏极连接。

所述第十三NMOS管M10的栅极分别与第五NMOS管Ma3的栅极、第六NMOS管Ma4的栅极连接。

该放大器还包括补偿电容Cc，所述补偿电容Cc并联于十三NMOS管M10的漏极与第十NMOS管Mb4的漏极之间。

由于采用了以上技术方案，本发明具有以下有益技术效果：

1、通过加入了第一NMOS管Mna1、第二NMOS管Mna2、第三NMOS管Mnb1和第四NMOS管Mnb2，可以有效抑制第一PMOS管Ma1、第二PMOS管Ma2、第三PMOS管Mb1和第四PMOS管Mb2的衬底寄生三极管导通时，对整个电路功能和性能产生的不利影响。

2、通过将第十三NMOS管M10的栅极和第五NMOS管Ma3的栅极、第六NMOS管Ma4的栅极相连的方式，使得第十三NMOS管M10和第十二PMOS管M11栅极的极性是相同，在输入差模信号为大信号条件下，有助于提高跨导放大器的压摆率。

3、通过将补偿电容Cc跨接在第十三NMOS管M10的漏极与第十NMOS管Mb4的漏极之间，将右半平面零点推向了更高的频率，和传统结构相比，可以获得更大的单位增益带宽和相位裕度，有助于提高跨导放大器的速度和稳定性。

附图说明

为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步的详细描述，其中：

图1为两级衬底输入折叠式共源共栅跨导放大器原理图；

图2为恒定漏源电压结构原理图；

图3为低压跨导增强型跨导放大器原理图；

图4为PMOS输入管和衬底寄生三极管原理图；

图5为低压折叠式共源共栅跨导放大器原理图；

图6为低压折叠式共源共栅跨导放大器输入级等效原理图；

图7为交流特性仿真结果对比图；

图8为输入差模电压为大信号时瞬态仿真结果对比图。

具体实施方式

以下将结合附图，对本发明的优选实施例进行详细的描述；应当理解，优选实施例仅为了说明本发明，而不是为了限制本发明的保护范围。

为了更详细的理解本发明的技术方案，先来分析两种传统结构跨导放大器的工作原理和优缺点。图1示出了一种两级衬底输入折叠式共源共栅跨导放大器原理图，如图1所示，由于PMOS管作为输入管时，具有匹配性优良和低噪声等优点，所以在非高速低噪声应用的场合通常采用PMOS管作为跨导放大器的输入管。该结构下，输入信号Vinp和Vinn从PMOS管M1/M2的衬底输入，利用MOS管亚阈值区依然能够提供一定的跨导这一特点，实现低电源电压下的较高增益跨导放大器。这一结构的另一个特点是能够维持一个比较恒定的输入管源漏电压，使得输入管的失调进一步降低，将图1中的NMOS管M3/M5连接关系单独分析，其原理图如图2所示。根据半导体器件知识，处于亚阈值状态的MOS管电流可表示为：

$I_{DS}=I_S\left(\frac{W}{L}\right)\exp \left(q\frac{V_{GS}-V_{TH}}{nkT}\right)\[1-\exp (-q\frac{V_{DS}}{kT})\]---\left(1\right)$

其中，I_S为特征电流，T为绝度温度，n为亚阈值斜率，k为波尔兹曼常数，q为单位电荷电量。由式(1)可知，当时，MOS管就处于亚阈值饱和状态。如果图2中的M3/M5都工作在亚阈值区，那么可以得到：

I_DS3＝I_DS5(2)

V_DS3＝V_GS3-V_GS5(3)

由式(1)(2)(3)可得：

$V_{DS3}=\frac{kT}{q}ln(1+\frac{{\left(\frac{W}{L}\right)}_5}{{\left(\frac{W}{L}\right)}_3})---\left(4\right)$

由式(4)可知，如果图1中NMOS管M3/M5都处于亚阈值区，那么，输入管M1/M2的源漏电压之差，只和M3和M5的宽长比之比有关，因此输入管M1/M2可以获得较低的失调电压。处于亚阈值区的MOS管的跨导g_m可表示为：

$g_m=q\frac{I_{DS}}{nkT}---\left(5\right)$

由于在亚阈值状态下，流过MOS管的电流I_DS较小，由式(5)可知，图1所示结构中跨导g_m仍然较小，所以图1所示结构的跨导放大器的增益依然较小。由此，提出了一种提高第一级跨导的结构，其原理图如图3所示，称为跨导增强型跨导放大器。图1中的输入管M1和M2分别分裂成了两个输入管Ma1/Mb1和Ma2/Mb2，第一级的负载仍然采用和图1第一级相同的结构。Ma3和Mb3的漏极会产生一个新的极点，这个极点可表示为：

$P_{NEW}=-\frac{g_{ma5,b5}}{{\mathrm{Cd}}_{Mb1,Mb2}+{\mathrm{Cd}}_{Mb3,Mb4}+{\mathrm{Cs}}_{Ma5,Mb5}}---\left(6\right)$

其中，gm、Cd、Cs分别表示MOS管的跨导和漏/源寄生电容，同时，第一级的这种互连结构使得小信号输入电流被放大k倍，因此，图1中结构下的小信号跨导和图3中结构下的小信号跨导可分别表示为：

Gm_[1]＝gmb₁·gm₁₀(7)

Gm_[2]＝gmb_a1(1+k)·gm₁₀(8)

由式(7)和式(8)的对比可知，图3所示结构的跨导比图1所示结构的跨导增加了k倍，如果k值取3的话，图3所示跨导增强型结构和图1所示结构相比，增益增加约12dB左右。但是，由于衬底作为输入端的MOS管，其衬底寄生三极管存在开启的可能，如图4所示，输入PMOS管和寄生三极管的开启条件是相反的，也就是说，当PMOS管开启的时候，寄生三极管PNP可能关闭，这个现象是我们期待的，但是，当PMOS管关闭的时候，寄生三极管PNP可能开启，这个现象使得第一级的输入管将无法关闭，同时，从PMOS管Mna/b的角度来看，图4中D端相对于输入信号Vinp/Vinn来说是同相端，而从衬底寄生三极管PNP的角度来看，图4中D端相对于输入信号Vinp/Vinn来说是反相端，如果衬底寄生三极管PNP的增益大于亚阈值状态下的PMOS管Mna/b的增益，那么，可能会导致跨导放大器正负输入端极性的反转。另一方面，由于图2中NMOS管M10的栅极与PMOS管M11的栅极极性是相反的，在输入差分信号为大信号的情况下，M10和M11可能同时导通，造成压摆率较低的问题。上述问题可能导致跨导放大器出现性能变差甚至功能丧失的风险。

基于此，本发明提出一种低压折叠式共源共栅跨导放大器，包括输入级结构、第一级负载结构、恒流源结构、第二级结构，所述输入级结构包括第一PMOS管Ma1、第二PMOS管Ma2、第三PMOS管Mb1和第四PMOS管Mb2；所述第一级负载结构包括第五NMOS管Ma3、第六NMOS管Ma4、第七NMOS管Ma5、第八NMOS管Ma6、第九NMOS管Mb3、第十NMOS管Mb4、第十一NMOS管Mb5、第十二NMOS管Mb6、第八PMOS管Ma7、第九PMOS管Ma9、第十PMOS管Mb7和第十一PMOS管Mb9，所述恒流源结构包括第五PMOS管M0、第六PMOS管Ma8和第七PMOS管Mb8，所述第二级结构包括十三NMOS管M10和第十二PMOS管M11，所述输入级结构还包括第一NMOS管Mna1、第二NMOS管Mna2、第三NMOS管Mnb1和第四NMOS管Mnb2，所述第一NMOS管Mna1的栅极与第三NMOS管Mnb1的栅极分别连接第一输入信号Vinp，所述第二NMOS管Mna2的栅极与第四NMOS管Mnb2的栅极分别连接第二输入信号Vinn，所述第一NMOS管Mna1的漏极与第一PMOS管Ma1的漏极连接，第一NMOS管Mna1的源极与第六NMOS管Ma4的漏极连接；所述第二NMOS管Mna2的漏极与第二PMOS管Ma2的漏极连接，第二NMOS管Mna2的源极与第十NMOS管Mb4的漏极连接；所述第三NMOS管Mnb1的漏极与第三PMOS管Mb1的漏极连接，第三NMOS管Mnb1管的源极与第九NMOS管Mb3的漏极连接；所述第四NMOS管Mnb2的漏极与第四PMOS管Mb2的漏极连接，第四NMOS管Mnb2的源极与第五NMOS管Ma3的漏极连接。

和传统结构相比，本发明中，由于第一NMOS管Mna1、第二NMOS管Mna2、第三NMOS管Mnb1和第四NMOS管Mnb2的存在，可以有效抑制第一PMOS管Ma1、第二PMOS管Ma2、第三PMOS管Mb1和第四PMOS管Mb2的衬底寄生PNP管对电路的影响，同时保留了传统结构中，高增益高带宽的优点。下面重点分析本发明提出的输入级结构，输入级等效原理图如图6所示，一类输入管Ma/b和其衬底寄生三极管PNP并联，此并联结构和另一类输入管Mna/b串联。当输入信号Vinp/Vinn为高电平时，输入管Ma/b导通，衬底寄生三极管PNP关断，输入管Mna/b导通；随着输入信号Vinp/Vinn逐渐减小，输入管Ma/b逐渐关断，衬底寄生三极管PNP逐渐导通，同时，输入管Mna/b逐渐关断，此时，输入管Mna/b可以关闭由于衬底寄生三极管PNP的导通所形成的从S端到D的电流，从而有效解决图3中由输入管衬底寄生三极管引起的问题。

另一方面，第十三NMOS管M10的栅极分别与第五NMOS管Ma3的栅极、第六NMOS管Ma4的栅极连接，和图3中传统结构相比，第十三NMOS管M10和第十二PMOS管M11栅极的极性是相同的，因此，当M10趋向于导通的时候，M11趋向于关断，当M11趋向于导通的时候，M10趋向于关断，这样，在输入差模信号为大信号的条件下，有助于提跨导高放大器的压摆率。

此外，本发明结构采用了不同于图3所示的补偿方式，补偿电容Cc跨接在第十NMOS管Mb4的漏极和第十二PMOS管M11的漏极之间，这种补偿方式和图3所示补偿方式相比，将零点推向了更高的频率，在相同的补偿电容情况下，本发明中所采用的补偿方式可以获得更大的带宽和相位裕度，提高了跨导放大器的速度和稳定性。

为了进一步验证本发明的上述优点，在0.18umCMOS工艺下，对上述各种结构进行了仔细的设计，对于上述三种结构采用相同的输入/输出管和负载管尺寸，补偿电容Cc都取2pF，负载电容都取15pF。

三种结构的交流特性仿真结果对比图如图7所示，从图7中可以看出，本发明保持了图2中低压跨导增强型跨导放大器的优点，相对于传统结构[1]保持了较大的增益优势，同时有更大的单位增益带宽(Unity-gainbandwidth)；本发明采用的补偿方式将右半平面零点推向了更高频，相对与图3所示结构，有更大的相位裕度(Phasemargin)，或者说，在获得相同单位增益带宽的情况下，本发明需要使用的补偿电容Cc面积更小，更节省面积。

三种结构的大信号瞬态仿真结果对比图如图8所示，从图8中可以看出，本发明中M10管的连接方式，使得NMOS管M10和PMOS管M11栅极的极性是相同的，相对于图1和图2中所示结构，可以获得更大的压摆率。

三种结构的参数对比图如表9所示，表中[1]表示图1所述结构，[2]表示图3所述结构，proposed表示本发明所述结构。

Parameter	[1]	[2]	Proposed
				Power supply(mV)	600	600	600
Technology(um)	0.18	0.18	0.18
				Capacitive load(pF)	15	15	15
Unity-gain bandwidth(KHz)	58.5	97.3	111.8
				Phase margin(°)	60	49	50
DC gain(dB)	70	85.8	85.8
				Average SR(V/ms)	27	52	74
Power consumption(nW)	463	486	486
				Maximum input/output signal swing(mV)	600	600	600

从表9所述仿真结果可以看出，本发明所提出的低压折叠式共源共栅跨导放大器，和传统的两种结构相比，在功耗基本相当的情况下，直流增益(DCgain)最大，单位增益带宽至少提高15％，压摆率至少提高42％。

以上所述仅为本发明的优选实施例，并不用于限制本发明，显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (3)

1.一种低压折叠式共源共栅跨导放大器，包括输入级结构、第一级负载结构、恒流源结构、第二级结构，所述输入级结构包括第一PMOS管(Ma1)、第二PMOS管(Ma2)、第三PMOS管(Mb1)和第四PMOS管(Mb2)；所述第一级负载结构包括第五NMOS管(Ma3)、第六NMOS管(Ma4)、第七NMOS管(Ma5)、第八NMOS管(Ma6)、第九NMOS管(Mb3)、第十NMOS管(Mb4)、第十一NMOS管(Mb5)、第十二NMOS管(Mb6)、第八PMOS管(Ma7)、第九PMOS管(Ma9)、第十PMOS管(Mb7)和第十一PMOS管(Mb9)，所述恒流源结构包括第五PMOS管(M0)、第六PMOS管(Ma8)和第七PMOS管(Mb8)，所述第二级结构包括第十三NMOS管(M10)和第十二PMOS管(M11)，其特征在于：所述输入级结构还包括第一NMOS管(Mna1)、第二NMOS管(Mna2)、第三NMOS管(Mnb1)和第四NMOS管(Mnb2)，所述第一NMOS管(Mna1)的栅极与第三NMOS管(Mnb1)的栅极分别连接第一输入信号(Vinp)，所述第二NMOS管(Mna2)的栅极与第四NMOS管(Mnb2)的栅极分别连接第二输入信号(Vinn)，所述第一NMOS管(Mna1)的漏极与第一PMOS管(Ma1)的漏极连接，第一NMOS管(Mna1)的源极与第六NMOS管(Ma4)的漏极连接；所述第二NMOS管(Mna2)的漏极与第二PMOS管(Ma2)的漏极连接，第二NMOS管(Mna2)的源极与第十NMOS管(Mb4)的漏极连接；所述第三NMOS管(Mnb1)的漏极与第三PMOS管(Mb1)的漏极连接，第三NMOS管(Mnb1)管的源极与第九NMOS管(Mb3)的漏极连接；所述第四NMOS管(Mnb2)的漏极与第四PMOS管(Mb2)的漏极连接，第四NMOS管(Mnb2)的源极与第五NMOS管(Ma3)的漏极连接。

2.根据权利要求1所述的低压折叠式共源共栅跨导放大器，其特征在于：所述第十三NMOS管(M10)的栅极分别与第五NMOS管(Ma3)的栅极、第六NMOS管(Ma4)的栅极连接。

3.根据权利要求1或2所述的低压折叠式共源共栅跨导放大器，其特征在于：该放大器还包括补偿电容(Cc)，所述补偿电容(Cc)并联于第十三NMOS管(M10)的漏极与第十NMOS管(Mb4)的漏极之间。