CN106921349B - 基于反相器结构的放大器 - Google Patents
基于反相器结构的放大器 Download PDFInfo
- Publication number
- CN106921349B CN106921349B CN201710119495.3A CN201710119495A CN106921349B CN 106921349 B CN106921349 B CN 106921349B CN 201710119495 A CN201710119495 A CN 201710119495A CN 106921349 B CN106921349 B CN 106921349B
- Authority
- CN
- China
- Prior art keywords
- pmos
- transistor
- voltage
- nmos
- tube
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
本发明提供一种基于反相器结构的放大器,与传统放大器相比可以对输出端的电压变化进行补偿,在输出端的电压在工艺角发生变化的情况下,依然能够保持相对稳定,使放大器始终能提供相对稳定增益,同时本发明使输出端的直流工作点电压可以唯一确定,不需要额外的共模反馈电路;本发明具有结构简单,电路容易实现的优点,可以减少电压裕度的消耗,很适合低电源电压的应用,同时本发明既可以用于离散时间域的电路,也可以用于连续时间域的电路,大大提高了适用性。
Description
技术领域
本发明涉及集成电路技术领域,尤其涉及一种基于反相器结构的放大器。
背景技术
模拟集成电路是指由电容、电阻、晶体管等组成的模拟电路集成在一起用来处理模拟信号的集成电路。通常的模拟集成电路的主要构成电路有:放大器、滤波器、反馈电路、基准源电路、开关电容电路等。近年来,随着模拟集成电路工艺技术的不断发展,模拟集成电路的特征尺寸不断减小,电源电压也不断降低,使得模拟集成电路的功耗和面积不断减小,而速度不断提升。但随之而来的问题是,随着模拟集成电路特征尺寸的减小,MOS管的输出阻抗不断降低,随着电源电压的不断降低,电压裕度不断降低,这会导致运算放大器的增益不断降低,要设计出高增益的运算放大器变得越来越困难。而由于反相器结构简单,消耗的电压裕度很小,因此,逐渐发展出了一些基于反相器结构的放大器:
例如,如图1所示的一种基于反相器的放大器结构及其小信号等效电路,可以提供较大的直流增益,但是图1所示电路的问题在于,输出端Vout的直流工作点很不稳定,工艺角的变化会引起输出端Vout电压的巨大波动,使得电路中的MOS管迅速退出饱和区,直流增益变得非常小;另一方面,由于输出端Vout是由M1和M2管的漏极相连而成,使得输出端Vout的直流电压不能唯一确定,必须加入共模反馈电路才能使得Vout端获得稳定的直流电压。上述问题使得图1所示电路不能用于连续时间域的电路当中,只能用于离散时间域的电路当中。
另外,如图3所示的一种基于反相器的电压自举结构放大器原理图,在图1所示电路的基础上,图3所示电路引入了由M3,M5以及M4,M6构成的增益自举结构,这使得图3 所示基于反相器的电压自举结构放大器能够提供更大的直流增益。但是,这种结构的缺点也是明显的,图3所示电路能够正常工作的前提是M1到M6管都必须工作在饱和区,这种结构不适合低电源电压应用,随着电源电压Vdd的降低,直流增益迅速减小。另一方面,图3 所示电路的应用原理图如图4所示,电容C1作为输入交流信号的耦合电容,PMOS管MP1 和MP2的连接方式提供一个等效电阻,和C2一起构成一个RC网络,共模反馈模块cmfb的作用同样是为输入和输出端提供一个稳定的共模电压。由于增益自举结构需要引入额外的偏置电流I1和I2,使得图3所示电路的功耗也有所增加。同时,图3所示电路的输出端同样需要共模反馈电路来提供稳定的直流工作点。因此,图3所示电路同样也只能用于离散时间域的电路当中。因此,亟需一种新的技术手段,以克服上述技术问题。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种有鉴于此,本发明提供一种基于反相器结构的放大器,以解决上述技术问题。
本发明提供的一种基于反相器结构的放大器,包括栅极互相连接的NMOS管Ⅰ、NMOS管Ⅱ、PMOS管Ⅰ和PMOS管Ⅱ,所述NMOS管Ⅰ的源极与NMOS管Ⅱ的漏极连接,NMOS 管Ⅰ的漏极与NMOS管Ⅱ的衬底相连,所述NMOS管Ⅰ的漏极还与PMOS管Ⅰ的漏极连接, NMOS管Ⅰ的衬底接地,PMOS管Ⅰ的衬底与电源连接,PMOS管Ⅰ的源极与PMOS管Ⅱ的漏极连接,PMOS管Ⅰ的漏极与PMOS管Ⅱ的衬底相连,PMOS管Ⅱ的源极与电源连接,所述NMOS管Ⅱ的源极接地;其中,NMOS管Ⅰ的漏极、PMOS管Ⅰ的漏极、NMOS管Ⅱ的衬底和PMOS管Ⅱ的衬底互相连接。
进一步,所述NMOS管Ⅰ、NMOS管Ⅱ、PMOS管Ⅰ和PMOS管Ⅱ的栅极为信号输入端,将NMOS管Ⅰ的漏极、PMOS管Ⅰ的漏极、NMOS管Ⅱ的衬底与PMOS管Ⅱ的衬底的共同连接点,作为方法器的输出端。
进一步,所述NMOS管Ⅰ和PMOS管Ⅰ工作在饱和区,所述NMOS管Ⅱ和PMOS管Ⅱ工作在线性区。
本发明的有益效果:本发明中的基于反相器结构的放大器,可以对输出端的电压变化进行补偿,在输出端的电压在工艺角发生变化的情况下,依然能够保持相对稳定,使放大器始终能提供相对稳定增益,同时本发明使输出端的直流工作点电压可以唯一确定,不需要额外的共模反馈电路;本发明具有结构简单,电路容易实现的优点,可以减少电压裕度的消耗,很适合低电源电压的应用,同时本发明既可以用于离散时间域的电路,也可以用于连续时间域的电路,大大提高了适用性。
附图说明
图1a为基于反相器的放大器结构;
图1b为图1a的小信号等效电路;
图2为结构图1a的基于开关电容电路的应用原理图;
图3为基于反相器的电压自举结构放大器原理图;
图4为图3对应的基于开关电容电路的应用原理图;
图5为本发明实施例的基于反相器结构的放大器原理图;
图6为本发明实施例的放大器小信号等效电路图;
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。需说明的是,在不冲突的情况下,以下实施例及实施例中的特征可以相互组合。
需要说明的是,以下实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
如图5所示,本实施例中的基于反相器结构的放大器,包括栅极互相连接的NMOS管Ⅰ M1、NMOS管ⅡM3、PMOS管ⅠM2和PMOS管ⅡM4,所述NMOS管ⅡM3的源极接地,所述NMOS管ⅡM3的漏极与NMOS管ⅠM1的源极连接,NMOS管ⅡM3的衬底与NMOS 管ⅠM1的漏极相连,NMOS管ⅠM1的衬底接地,NMOS管ⅠM1的漏极与PMOS管ⅠM2 的漏极连接,PMOS管ⅠM2的衬底与电源连接,PMOS管ⅠM1的源极与PMOS管ⅡM4的漏极连接,PMOS管ⅡM4的衬底与PMOS管ⅠM2的漏极相连,PMOS管ⅡM4的源极与电源连接,NMOS管ⅡM3的衬底与PMOS管ⅡM4的衬底相连,且相连后再与NMOS管ⅠM1 的漏极与PMOS管ⅠM3的漏极的连接点相连,作为放大器的输出端。
如图1a所示,在传统反相器结构中,没有NMOS管ⅡM3和PMOS管ⅡM4,NMOS管ⅠM1的源极接地,PMOS管ⅠM2的源极接电源电压,当器件的工艺角发生变化时,输出端 Vout的电压会发生变化,这种变化是不可控的,即使一个很微小的干扰就会使得NMOS管Ⅰ M1或者PMOS管ⅠM2管进入线性区,放大器失去放大能力。同时,由于输出端分别为NMOS 管ⅠM1和PMOS管ⅠM2的漏极,传统结构下,需要共模反馈电路来确定放大器输出端Vout 的直流工作点。
根据基尔霍夫电流定律(KCL)对Vout端列出节点方程如下:
由(1)式可得,图1中的直流增益可表示为:
由(2)式可知,图1所示电路可以提供较大的直流增益,但是其输出端Vout的直流工作点很不稳定,工艺角的变化会引起输出端Vout电压的巨大波动,使得电路中的MOS管迅速退出饱和区,直流增益变得非常小;另一方面,由于输出端Vout是由M1和M2管的漏极相连而成,使得输出端Vout的直流电压不能唯一确定,必须加入共模反馈电路才能使得Vout 端获得稳定的直流电压。上述问题使得图1所示电路不能用于连续时间域的电路当中,只能用于离散时间域的电路当中。其基于开关电容电路的应用结构原理图如图2所示,当开关K 导通时,放大器的输入端和输出端被短接,同时,通过共模反馈电路模块cmfb,放大器AMP 的输入端和输出端直流工作点电压被唯一确定,使得图所示电路的M1和M2管能同时工作在饱和区,从而放大器AMP能够提供较高的直流增益。开关K断开后,交流信号通过电容 C1耦合进入放大器AMP的输入端,放大器AMP对交流信号进行放大。由于图1所示电路需要通过开关K对输入端和输出端进行短接,并且通过共模反馈电路模块cmfb才能对输入和输出端的直流工作点进行设置,这种结构在连续时间域的电路结构中不能使用。如图3所示,电路中给出了基于反相器的电压自举结构放大器原理图。在图1所示电路的基础上,图 3所示电路引入了由M3,M5以及M4,M6构成的增益自举结构,这使得图3所示基于反相器的电压自举结构放大器能够提供更大的直流增益。图3所示电路能够正常工作的前提是M1 到M6管都必须工作在饱和区,不适合低电源电压应用,随着电源电压Vdd的降低,直流增益迅速减小。如图4所示,电容C1作为输入交流信号的耦合电容,PMOS管MP1和MP2 的连接方式提供一个等效电阻,和C2一起构成一个RC网络,共模反馈模块cmfb的作用同样是为输入和输出端提供一个稳定的共模电压。由于增益自举结构需要引入额外的偏置电流 I1和I2,使得图3所示电路的功耗也有所增加。并且图3所示电路的输出端同样需要共模反馈电路来提供稳定的直流工作点。
在本实施例中,NMOS管ⅠM1和PMOS管ⅠM2工作在饱和区,为放大器提供增益, NMOS管ⅡM3和PMOS管ⅡM4工作在线性区,为放大器提供一个到地和电源电压的可变电阻。当工艺角变化引起输出端Vout电压变化时,由于NMOS管ⅡM3和PMOS管ⅡM4的衬底和输出端Vout相连,NMOS管ⅡM3和PMOS管ⅡM4管的阈值电压会随着输出端电压变化而变化,从而使得工作在线性区的NMOS管ⅡM3和PMOS管ⅡM4的等效电阻发生变化,以此来补偿输出端Vout电压的变化,使得输出端Vout的电压在工艺角发生变化的情况下保持相对稳定,进而使得放大器始终能提供相对稳定增益。另一方面,由于NMOS管ⅡM3和 PMOS管ⅡM4的衬底和输出端Vout相连,通过基尔霍夫电流定律(KCL),可以列出Vout, V1和V2三个节点的节点直流电流方程,解出Vout端的直流工作电压,使得输出端Vout的直流工作点电压可以唯一确定,不需要额外的共模反馈电路。
在本实施例中,由晶体管原理的相关知识可知,对于NMOS管和PMOS管而言,衬底和源极之间的电压差越大,其阈值电压绝对值越小,反之,阈值电压绝对值则越大。由于图5中的M3和M4管都工作在线性区,其等效电阻可表示如下:
(3)式中,μ表示载流子迁移率,COX表示MOS管栅电容,W/L表示MOS管宽长比, VGS表示MOS管栅极和源极的电压差,|VTH|表示MOS管阈值电压绝对值。由(3)式可知,工作在线性区的MOS管,其等效电阻随着衬底和源极的电压差变化而变化。具体来说,等效电阻随着衬源电压绝对值的增加而减小,反之则增加。因此,工作在线性区的MOS管的等效电阻可表示为衬底电压的函数。
如图5所示,通过对Vout,V1和V2三个节点列出三个直流信号KCL方程可以解出Vout 的值,故输出端Vout的直流工作点电压可以唯一确定,因此不需要共模反馈电路来提供稳定的直流工作点。其小信号等效原理图如图6所示,在图6中,M3和M4管工作在线性区,因此将M3和M4管的等效电阻表示为衬底电压的函数。现在对其小信号等效电路进行分析,对图6中的三个节点列出交流信号KCL方程如下:
为了简化计算,假设:gm1=gm2=gm,ro1=ro2=ro,α1Vout=α2Vout=R。对(4), (5),(6)式求解可得,其小信号增益可表示为:
由(7)式可知,本发明引入了M3和M4管之后,其增益与图1、图3中的结构相比,有略微下降,但M3和M4管所产生的等效电阻可以对输出端Vout的漂移进行补偿,从而使得输出端Vout的直流工作点不会随工艺角的变化而发生剧烈变化,因此本实施例中的的结构可以有效的保证放大器性能的稳定,同时,可以提供较大的增益。
为了进一步验证本发明的上述优点,本实施例在65nmCMOS工艺下,对如图1、图3和图5的三种结构采用相同的输入/输出管尺寸,负载电容都取15fF。由于图3结构采用了增益自举技术,为了实现可对比性,图1结构和本实施例都采用两级级联的结构,电源电压Vdd取1.2V,输入共模电压取0.6V,以tt工艺角为参照标准,三种结构的直流增益随工艺角的变化对比如表1所示([1]对应图1结构,[2]对应图3结构,proposed对应图5结构),在tt工艺角下,本实施例所对应的直流增益与图1和图3中的结构相比略小,但是,与图1和图3中的结构相比,本实施例中的直流增益在各个工艺角下表现的非常稳定,这也印证了本发明相对于图1和图3中两种结构的优点。因此,本实施例既可用于离散时间域的电路,也可用于连续时间域的电路。
tt | ss | ff | fs | sf | |
[1] | 61dB | -10dB | -15dB | -17dB | -20dB |
[2] | 62dB | -15dB | -25dB | -13dB | -19dB |
proposed | 55dB | 49dB | 54dB | 51dB | 50dB |
表1
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。
Claims (2)
1.一种基于反相器结构的放大器,其特征在于:包括栅极互相连接的NMOS管Ⅰ、NMOS管Ⅱ、PMOS管Ⅰ和PMOS管Ⅱ,所述NMOS管Ⅰ的源极与NMOS管Ⅱ的漏极连接,NMOS管Ⅰ的漏极与NMOS管Ⅱ的衬底相连,所述NMOS管Ⅰ的漏极还与PMOS管Ⅰ的漏极连接,NMOS管Ⅰ的衬底接地,PMOS管Ⅰ的衬底与电源连接,PMOS管Ⅰ的源极与PMOS管Ⅱ的漏极连接,PMOS管Ⅰ的漏极与PMOS管Ⅱ的衬底相连,PMOS管Ⅱ的源极与电源连接,所述NMOS管Ⅱ的源极接地;其中,NMOS管Ⅰ的漏极、PMOS管Ⅰ的漏极、NMOS管Ⅱ的衬底和PMOS管Ⅱ的衬底互相连接;
所述NMOS管Ⅰ和PMOS管Ⅰ工作在饱和区,所述NMOS管Ⅱ和PMOS管Ⅱ工作在线性区。
2.根据权利要求1所述的基于反相器结构的放大器,其特征在于:所述NMOS管Ⅰ、NMOS管Ⅱ、PMOS管Ⅰ和PMOS管Ⅱ的栅极为信号输入端,将NMOS管Ⅰ的漏极、PMOS管Ⅰ的漏极、NMOS管Ⅱ的衬底与PMOS管Ⅱ的衬底的共同连接点,作为信号输出端。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710119495.3A CN106921349B (zh) | 2017-03-02 | 2017-03-02 | 基于反相器结构的放大器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710119495.3A CN106921349B (zh) | 2017-03-02 | 2017-03-02 | 基于反相器结构的放大器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106921349A CN106921349A (zh) | 2017-07-04 |
CN106921349B true CN106921349B (zh) | 2020-10-09 |
Family
ID=59460350
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710119495.3A Active CN106921349B (zh) | 2017-03-02 | 2017-03-02 | 基于反相器结构的放大器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106921349B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109714008B (zh) * | 2018-12-11 | 2023-03-24 | 中山芯达电子科技有限公司 | 一种简易高增益放大电路 |
CN115296680B (zh) * | 2022-10-08 | 2023-02-10 | 深圳捷扬微电子有限公司 | 一种应用于超宽带的射频接收机电路 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4439031B2 (ja) * | 1999-04-15 | 2010-03-24 | 株式会社ルネサステクノロジ | 半導体装置 |
US6342816B1 (en) * | 2000-04-06 | 2002-01-29 | Cadence Design Systems, Inc. | Voltage limiting bias circuit for reduction of hot electron degradation effects in MOS cascode circuits |
JP2007336119A (ja) * | 2006-06-14 | 2007-12-27 | Nec Electronics Corp | 半導体装置、及びインピーダンス制御方法 |
CN100471051C (zh) * | 2007-01-12 | 2009-03-18 | 清华大学 | 一种低电压负反馈跨导放大器 |
CN101510769B (zh) * | 2009-04-03 | 2011-07-06 | 浙江大学 | 体电位调制器和c类反向器 |
CN102291103B (zh) * | 2011-07-05 | 2013-08-14 | 浙江大学 | 动态体偏置型c类反相器及其应用 |
CN103647519B (zh) * | 2013-12-17 | 2016-08-17 | 电子科技大学 | 一种运算放大器的输入级 |
CN105375887B (zh) * | 2015-12-03 | 2018-10-16 | 中国科学院微电子研究所 | 一种缓冲放大电路 |
CN105720935B (zh) * | 2016-01-21 | 2018-01-09 | 中国电子科技集团公司第二十四研究所 | 一种衬底输入结构的跨导放大器 |
CN106027030B (zh) * | 2016-05-19 | 2018-10-19 | 中国电子科技集团公司第二十四研究所 | 一种高速高线性全差分跟随器 |
-
2017
- 2017-03-02 CN CN201710119495.3A patent/CN106921349B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN106921349A (zh) | 2017-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108776506A (zh) | 一种高稳定性的低压差线性稳压器 | |
Shem-Tov et al. | A high-speed CMOS op-amp design technique using negative Miller capacitance | |
CN107104641B (zh) | 同时实现低功耗和低噪声的神经信号单端放大器 | |
CN109546975B (zh) | 运算跨导放大器 | |
Akbari et al. | High gain and high CMRR two-stage folded cascode OTA with Nested Miller compensation | |
US7295071B1 (en) | High speed, high DC gain and wide dynamic range amplifier | |
CN106921349B (zh) | 基于反相器结构的放大器 | |
Nagulapalli et al. | A low power miller compensation technique for two stage op-amp in 65nm CMOS technology | |
Nagulapalli et al. | A positive feedback-based op-amp gain enhancement technique for high-precision applications | |
Safari et al. | A simple low voltage, high output impedance resistor based current mirror with extremely low input and output voltage requirements | |
US6545502B1 (en) | High frequency MOS fixed and variable gain amplifiers | |
CN110649900A (zh) | 一种高信噪比两级运算放大器 | |
KR100681239B1 (ko) | 연산 증폭기 | |
Prasula et al. | Design and simulation of low power, high gain and high bandwidth recycling folded cascode OTA | |
Pandey et al. | Low-voltage highly linear floating gate MOSFET based source degenerated OTA and its applications | |
CN106411269B (zh) | 一种低功耗低噪声电流反馈型仪表放大器 | |
Rajendran et al. | A research perspective on CMOS current mirror circuits: Configurations and techniques | |
US20050046459A1 (en) | Biasing technique using thin and thick oxide transistors | |
CN114629456A (zh) | 输出级电路和ab类放大器 | |
Carvajal et al. | Low-power low-voltage differential class-AB OTAs for SC circuits | |
CN112506259A (zh) | 一种具有低输出电阻的cmos参考电压缓冲器 | |
Banik et al. | A high-performance low-power two-stage OPAMP realized in 90nm CMOS process for biomedical application | |
Bansal et al. | A novel current subtractor based on modified wilson current mirror using PMOS transistors | |
Vij et al. | An operational amplifier with recycling folded Cascode topology and adaptive biaisng | |
MATSUMOTO et al. | A symmetrical floating impedance scaling circuit with improved low-frequency characteristics |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |