CN104124924B

CN104124924B - 一种线性化共栅cmos低噪声放大器电路

Info

Publication number: CN104124924B
Application number: CN201410293725.4A
Authority: CN
Inventors: 郭本青; 安士全
Original assignee: CETC 38 Research Institute
Current assignee: CETC 38 Research Institute
Priority date: 2014-06-25
Filing date: 2014-06-25
Publication date: 2017-04-05
Anticipated expiration: 2034-06-25
Also published as: CN104124924A

Abstract

本发明公开了一种线性化共栅CMOS低噪声放大器电路，该电路为差分对称结构，包括了输入级(M1)、级联级(M2)、畸变消除级(M1a)，射频差分信号分别从输入级输入，经放大后的差分输出信号分别从级联级输出，畸变消除级连接在级联级，为工作在弱反型区的PMOS晶体管。本发明的优点在于：可以显著提高LNA的线性度，并同时可以获得较高的增益，以及较低的噪声性能。

Description

一种线性化共栅CMOS低噪声放大器电路

技术领域

本发明属于集成电路领域，尤其涉及一种低噪声放大器设计技术。

背景技术

CMOS工艺的等比例缩减使得我们能够容易地设计出低噪声、低功耗的放大器。然而，CMOS晶体管的线性度却由于电源电压递减和迁移率的退化而恶化，这一挑战催生了若干线性化技术。

回溯过去，个中最有效的线性化方法是多栅晶体管(MGTR)技术(即,T.W.Kim,B.-K.Kim,and K.-R.Lee,“Highly linear receiver front-end adopting MOSFETtransconductance linearization by multiple gated transistors,”IEEE J.Solid-State Circuits,vol.39,no.1,pp.223–229,Jan.2004)，如图1所示，该技术通过在主晶体管旁边并联一个工作在弱反型区的，具有正的三阶非线性系数的辅助管，来抵消主管的负三阶非线性系数。进而在一个较宽的偏置电压范围内增加了电路的线性度。尽管如此，但在高频下，二阶非线性系数和输入网络的相互作用通常限制了该技术的实际效果。于是，改进的导数叠加方法被提出，来缓解该矛盾，但伴之的是输入匹配网络结构变得复杂。之后，出现了后失真技术(Tae-Sung Kim,Byung-Sung Kim,Post-linearization of cascode CMOSlow noise amplifier using folded PMOS IMD sinker,IEEE Microwave and WirelessComponents Letters,VOL.16,NO.4,2006)，如图2所示，三阶交调分量IM3消除器的控制电压可以从共源极输入晶体管的输出节点采样，结果简化了对输入匹配网路的影响，然而，其基波电流的泄漏使得该技术存在增益下降的问题。

发明内容

本发明所要解决的技术问题在于克服上述技术的缺陷，提出一种即可以提高LNA的线性度，并同时可以获得较高的增益的线性化共栅CMOS低噪声放大器(LNA)电路。

本发明是通过以下技术手段解决上述技术问题的：一种线性化共栅CMOS低噪声放大器电路为差分对称结构，包括了输入级(M1)、级联级(M2)、畸变消除级(M1a)，射频差分信号分别从输入级输入，经放大后的差分输出信号分别从级联级输出，畸变消除级连接在级联级，为工作在弱反型区的PMOS晶体管。

本发明进一步具体为：所述输入级包括左右NMOS管对M1，级联级包括左右PMOS管对M2以及左右电感对L_add，电感Ld和电容Cd为低噪放负载；

其中，左NMOS管M1的漏极通过结点X连接于左PMOS管M2的源极；其右NMOS管M1的漏极连接于右PMOS管M2的源极；同时，左NMOS管M1的源极为输入信号的正端+Vin，右NMOS管M1的源极为输入信号的负端-Vin，左右NMOS管对M1的源极节点分别连接到地，偏置电压Vb1经偏置电阻与左右NMOS管对M1的栅极相连，依次串联的信号源Vs和信号源内阻2Rs，分别通过左右隔直电容，串接于左右NMOS管对M1的源极；

本发明进一步具体为：级联级的左PMOS管M2的栅极通过左电感L_add连接到电源V_DD、右PMOS管M2的栅极通过右电感L_add连接到电源V_DD、左右PMOS管对M2的漏极均通过并联谐振的电感Ld和电容Cd连接到电源V_DD；

本发明进一步具体为：畸变消除级包括左右PMOS管对M1a、左右栅极隔直电容，以及左右栅极偏置电阻。其中，左NMOS管M1a的栅极通过左栅极隔直电容连接到左PMOS管M2的源极，左NMOS管M1a的漏极连接到右PMOS管M2的源极；右NMOS管M1a的栅极通过右栅极隔直电容连接到右PMOS管M2的源极，右NMOS管M1a的漏极连接到左PMOS管M2的源极，左右NMOS管M1a对管的源极连接到一起，接到电源V_DD，左右NMOS管对M1a的栅极分别通过左右栅极偏置电阻连接到偏置电压V_b。

本发明进一步优化为：所述输入级还包括两个电容Cc1，左NMOS管M1的源极通过左Cc1连接于右NMOS管M1的栅极，右NMOS管M1的源极通过右Cc1连接于左NMOS管M1的栅极。

本发明进一步优化为：所述输入级还包括两个电感Ls，左右NMOS管对M1的源极节点分别通过左右电感Ls连接到地。

本发明进一步优化为：所述输入级的左右NMOS管对M1的衬底交叉连接到其源极。

本发明进一步优化为：所述级联级还包括左右附加电容对C_add，左附加电容C_add连接在左PMOS管M2的栅极和源极之间，右附加电容C_add连接在右PMOS管M2的栅极和源极之间。

本发明进一步优化为：所述级联级还包括左右耦合电容对Cc2，左PMOS管M2的源极通过左耦合电容Cc2连接到右PMOS管M2的栅极，右PMOS管M2的源极通过右耦合电容Cc2连接到左PMOS管M2的栅极。

本发明的有益效果：

本发明可以显著提高LNA的线性度，并同时可以获得较高的增益，以及较低的噪声性能。

附图说明

图1是现有多栅晶体管(MGTR)技术的电路原理图。

图2是现有后失真技术的电路原理图。

图3是本发明一种线性化共栅CMOS低噪声放大器电路的原理图；

图4是本发明一种线性化共栅CMOS低噪声放大器电路的增益结果曲线；

图5是本发明一种线性化共栅CMOS低噪声放大器电路噪声结果曲线

图6是本发明一种线性化共栅CMOS低噪声放大器电路在线性化处理前后的IIP3结果图

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。

请参阅图3，整体上，本发明一种线性化共栅CMOS低噪声放大器电路为差分对称结构，射频差分信号分别从差分对管M1的源极输入。经放大后的差分输出信号分别从M2的漏极输出。V_b、V_b1为管子M1a、M1提供偏置电压。具体地，本发明一种线性化共栅CMOS低噪声放大器电路包括了输入级(M1)、级联级(M2)、畸变消除级(M1a)。

其中，输入级包括左右NMOS管对M1、两个电容Cc1、两个电感Ls。

级联级包括左右PMOS管对M2、左右附加电容对C_add、左右耦合电容对Cc2、以及左右电感对L_add。图3中的电感Ld和电容Cd为低噪放负载。

其中，左NMOS管M1的漏极通过结点X连接于左PMOS管M2的源极，左NMOS管M1的源极通过左Cc1连接于右NMOS管M1的栅极；其右NMOS管M1的漏极连接于右PMOS管M2的源极，右NMOS管M1的源极通过右Cc1连接于左NMOS管M1的栅极；同时，左NMOS管M1的源极为输入信号的正端+Vin，右NMOS管M1的源极为输入信号的负端-Vin，左右NMOS管对M1的源极节点分别通过左右电感Ls连接到地。左右NMOS管对M1的衬底交叉连接到其源极。偏置电压Vb1经过大的偏置电阻与左右NMOS管对M1的栅极相连。依次串联的信号源Vs和信号源内阻2Rs，分别通过左右隔直电容，串接于左右NMOS管对M1的源极。

级联级的左附加电容C_add连接在左PMOS管M2的栅极和源极之间，左PMOS管M2的源极通过左耦合电容Cc2连接到右PMOS管M2的栅极；右附加电容C_add连接在右PMOS管M2的栅极和源极之间，右PMOS管M2的源极通过右耦合电容Cc2连接到左PMOS管M2的栅极；此外，左PMOS管M2的栅极通过左电感L_add连接到电源V_DD、右PMOS管M2的栅极通过右电感L_add连接到电源V_DD、左右PMOS管对M2的漏极均通过并联谐振的电感Ld和电容Cd连接到电源V_DD。

再进一步地，畸变消除级包括左右PMOS管对M1a、左右栅极隔直电容，以及左右栅极偏置电阻。其中，左NMOS管M1a的栅极通过左栅极隔直电容连接到左PMOS管M2的源极，左NMOS管M1a的漏极连接到右PMOS管M2的源极；右NMOS管M1a的栅极通过右栅极隔直电容连接到右PMOS管M2的源极，右NMOS管M1a的漏极连接到左PMOS管M2的源极。左右NMOS管M1a对管的源极连接到一起，接到电源V_DD。左右NMOS管对M1a的栅极分别通过左右栅极偏置电阻连接到偏置电压V_b。

该LNA电路采用0.18μm RF CMOS工艺实现。附加电容C_add的容值为125fF。作为辅助器件的畸变消除级的PMOS M1a在V_b＝1.36V时开通以提供线性化效果，而在V_b直接连接到V_DD上时截止以关闭线性化功能。在1.8V电源电压下，芯片偏置电流仅为3.8mA。图4给出了LNA增益在有无线性化时的对比。特别地，在中心频率2GHz处，线性化处理的LNA的增益测量值达到了12.9dB，而未做线性化处理的LNA的增益只有约11.5dB。即增益提高了1.4dB。图5给出了噪声指数结果，表明线性化处理后，在中心频率2GHz处，噪声指数为3.4dB。采用等幅双音2.0GHz、2.005GHz的测试信号，如图6所示，线性化之后的IIP3达到了15dBm，线性度提高了8.2dB。以上测试结果表明，该LNA取得好的线性度和增益，适合高线性度应用场合。

该低噪声放大器的线性度的提高是基于一种后畸变技术：利用工作在弱反型区的辅助PMOS管对M1a，来消除共栅LNA的三阶非线性电流和削弱二阶非线性电流。交叉耦合的辅助PMOS管对的负阻特性，提高了电路增益的同时几乎不影响噪声特性。此外，级联晶体管导致的噪声贡献和线性度恶化均可以通过引入一个电感L_add，与级联晶体管源极节点的寄生电容形成谐振予以消除。

该LNA可以看作一个共栅-共栅两级放大器。共栅输入级提供输入阻抗匹配，同时由于其采用了电容交叉耦合(CCC)结构而具备好的噪声特性。共栅级联级则用于增加输出阻抗和提高输入输出隔离度。此外，在共栅输入级采用体交叉耦合技术以进一步提高有效跨导，减小噪声。

通过对结点x处的阻抗进行小信号分析，有下列谐振关系存在，即

这里，C_gs2C_gs1a为管子M2、M1a的栅源寄生电容。因为4C_gs2+C_gs1a通常较小，因此L_add将变得非常大。因此在M2的栅极-源极之间附加电容C_add使L_add控制在合理的范围内。进而，可以得出LNA的电压增益为

其中，g_m1，g_mb1和g_m2是M1的栅跨导，体跨导，M2的栅跨导，Z_L是负载电阻。从上式可以看出，若电感L_add与x结点处的等效寄生电容发生谐振，由于交叉耦合M1a的负导电特性，LNA的增益得以改善。

在输入阻抗匹配的条件下，1/R_s＝2(g_m1+g_mb1)，LNA的噪声因子表达式为

其中，ω_T＝g_m/C_gs是MOS管的单位截止频率。变量ω是工作角频率，而且α、δ、和γ是偏置依赖参数。在式(3)中，第二和第三项来自于M1产生的热噪声和诱生栅极噪声、后两项来自于M1a的相应噪声、第四项来自于M2的热噪声。推导表明M1a的两个噪声贡献项比M1的要小，为g_m1a/(g_m1+g_mb1)(在我们的设计中为0.05)。因此噪声系数的恶化可以忽略。此外，因为L_add在x节点的谐振作用，M2相当于一个电流缓冲器，不会产生噪声。此外根据回损比例(RR)方法，其RR表达式可以推导出

可以看出，由于-g_m1a/2g_m2趋近于零而远大于-1，该LNA的稳定性很好的得到保证。

另一方面，因为L_add在结点x处的谐振，使得M2相当于一个电流缓冲器，不产生非线性。正因如此，该LNA的线性度主要由共栅输入级决定。如图3所示，M1和M1a的非线性漏电流可以用三阶简化模型来表示：

i₁＝g₁(-υ₁)+g₂(-υ₁)²+g₃(-υ₁)³ (5)

i_1a＝g_1a(υ₂)+g_2a(υ₂)²+g_3a(υ₂)³ (6)

其中，g_i和g_ia是M1和M1a的I-V求导系数(i取1，2，3)。根据电路理论，v₂与v₁的关系为v₂＝b·v₁，参数b通常为正值。在结点X，用i₁减去i_1a：

因为在弱反型区的辅助晶体管M1a与主晶体管M1的三阶非线性极性相反，而二阶非线性极性相同。因此，调整PMOS晶体管M1a的偏置电压和尺寸，可以得到合适的参数b。使得公式中的第三项可以消除，第二项也会削弱，于是线性度得以提高。此外，可以发现代表基频的第一项得到了增强，即改善了LNA的增益。而现有的后失真技术中，基频电流通过辅助PMOS管产生泄漏，削弱了增益。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims

1.一种线性化共栅CMOS低噪声放大器电路，该电路为差分对称结构，包括了输入级(M1)、级联级(M2)、畸变消除级(M1a)，射频差分信号分别从输入级输入，经放大后的差分输出信号分别从级联级输出，其特征在于：畸变消除级连接在级联级，为工作在弱反型区的PMOS晶体管；所述输入级包括左右NMOS管对M1，级联级包括左右PMOS管对M2以及左右电感对L_add，电感Ld和电容Cd为低噪放负载；

级联级的左PMOS管M2的栅极通过左电感L_add连接到电源V_DD、右PMOS管M2的栅极通过右电感L_add连接到电源V_DD、左右PMOS管对M2的漏极均通过并联谐振的电感Ld和电容Cd连接到电源V_DD。

2.如权利要求1所述的一种线性化共栅CMOS低噪声放大器电路，其特征在于：所述畸变消除级包括左右PMOS管对M1a、左右栅极隔直电容，以及左右栅极偏置电阻，其中，左NMOS管M1a的栅极通过左栅极隔直电容连接到左PMOS管M2的源极，左NMOS管M1a的漏极连接到右PMOS管M2的源极；右NMOS管M1a的栅极通过右栅极隔直电容连接到右PMOS管M2的源极，右NMOS管M1a的漏极连接到左PMOS管M2的源极，左右NMOS管M1a对管的源极连接到一起，接到电源V_DD，左右NMOS管对M1a的栅极分别通过左右栅极偏置电阻连接到偏置电压V_b。

3.如权利要求1所述的一种线性化共栅CMOS低噪声放大器电路，其特征在于：所述输入级还包括两个电容Cc1，左NMOS管M1的源极通过左Cc1连接于右NMOS管M1的栅极，右NMOS管M1的源极通过右Cc1连接于左NMOS管M1的栅极。

4.如权利要求1所述的一种线性化共栅CMOS低噪声放大器电路，其特征在于：所述输入级还包括两个电感Ls，左右NMOS管对M1的源极节点分别通过左右电感Ls连接到地。

5.如权利要求1所述的一种线性化共栅CMOS低噪声放大器电路，其特征在于：所述输入级的左右NMOS管对M1的衬底交叉连接到其源极。

6.如权利要求1所述的一种线性化共栅CMOS低噪声放大器电路，其特征在于：所述级联级还包括左右附加电容对C_add，左附加电容C_add连接在左PMOS管M2的栅极和源极之间，右附加电容C_add连接在右PMOS管M2的栅极和源极之间。

7.如权利要求1所述的一种线性化共栅CMOS低噪声放大器电路，其特征在于：所述级联级还包括左右耦合电容对Cc2，左PMOS管M2的源极通过左耦合电容Cc2连接到右PMOS管M2的栅极，右PMOS管M2的源极通过右耦合电容Cc2连接到左PMOS管M2的栅极。