CN104617890B - 调整射频放大器线性度的电路设计 - Google Patents

调整射频放大器线性度的电路设计 Download PDF

Info

Publication number
CN104617890B
CN104617890B CN201510052257.6A CN201510052257A CN104617890B CN 104617890 B CN104617890 B CN 104617890B CN 201510052257 A CN201510052257 A CN 201510052257A CN 104617890 B CN104617890 B CN 104617890B
Authority
CN
China
Prior art keywords
node
radio frequency
grid
electric capacity
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510052257.6A
Other languages
English (en)
Other versions
CN104617890A (zh
Inventor
戴若凡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201510052257.6A priority Critical patent/CN104617890B/zh
Publication of CN104617890A publication Critical patent/CN104617890A/zh
Application granted granted Critical
Publication of CN104617890B publication Critical patent/CN104617890B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

本发明的调整射频放大器线性度的电路设计，包括：主放大晶体管、其栅极连接第一节点，漏极连接第二节点，源极连接第三节点；补偿电路，所述补偿电路包括：第一PMOS晶体管，其源极连接第四节点，漏极连接所述第二节点，栅极与所述第一节点之间串联第一电容，其栅极与所述第一电容之间并联第一电阻；第一NMOS晶体管，其源极连接所述第三节点，其漏极连接所述第二节点，其栅极与所述第一节点之间串联第二电容，其栅极与所述第二电容之间并联第二电阻；其中，所述第一节点并联连接射频输入端和第一偏置电位，所述第三节点通过第一电感接地。本发明中，可以对主放大晶体管的饱和区和线性区的三阶跨导进行补偿，从而改善射频放大器的大小信号的线性度。

Description

调整射频放大器线性度的电路设计
技术领域
本发明涉及通信技术领域，尤其涉及一种调整射频放大器线性度的电路设计。
背景技术
射频功率放大器是无线通信基站系统中的关键部件，其性能将直接影响通信产品的成本、性能、体积、稳定性等指标。射频功率放大器的效率和线性度是学者们近年来研究最多的两个指标。
现有技术中，射频放大器的跨导补偿电路图参考图1所示，补偿电路包括放大晶体管MMT和补偿晶体管MAT，放大晶体管MMT和补偿晶体管MAT的栅极分别通过电容CMT和CAT连接射频输入端，放大晶体管MMT的栅极与电容CMT之间并联电阻RMT，补偿晶体管MAT的栅极与电容CAT之间并联电阻RAT，放大晶体管MMT的源极通过电感L接地，电阻RMT和电阻RAT分别连接偏置电位VMT和VAT。补偿晶体管MAT的漏极电流即为射频放大器的输出电流。
通常射频放大器的非线性主要来自于放大晶体管MAT的三阶跨导，因此，在放大晶体管MAT并联弱反型区的补偿晶体管MAT，调整偏置电压VMT和VAT以及放大晶体管MAT和补偿晶体管MAT的尺寸，使得放大晶体管MAT和补偿晶体管MAT的三阶跨导大小近似相等符号相反，从而实现放大晶体管MA和补偿晶体管MAT的三阶跨导近似为0，从而改善线性度。
射频放大器MMT+MAT的三阶跨导(G3)参考图2所示，从图2中可以看出，补偿晶体管MAT对射频放大信号的有效补偿直流偏置范围小，因此，仅有助于改善小信号的线性度，对于大信号的线性度压缩点无改善作用。
发明内容
本发明的目的在于，提供一种调整射频放大器线性度的电路设计。对射频信号的三阶跨导的非线性进行补偿。
为解决上述技术问题，本发明提供一种调整射频放大器线性度的电路设计，包括：
主放大晶体管，其栅极连接第一节点，漏极连接第二节点，源极连接第三节点；
第一补偿电路，所述第一补偿电路包括：
第一PMOS晶体管，其源极连接第四节点，漏极连接所述第二节点，栅极与所述第一节点之间串联第一电容，其栅极与所述第一电容之间并联第一电阻；
第一NMOS晶体管，其源极连接所述第三节点，其漏极连接所述第二节点，其栅极与所述第一节点之间串联第二电容，其栅极与所述第二电容之间并联第二电阻；
其中，所述第一节点处并联连接射频输入端和第一偏置电位，所述第三节点通过第一电感接地。
可选的，所述调整射频放大器线性度的电路设计还包括第二补偿电路，所述第二补偿电路包括：
第二PMOS晶体管，其源极连接所述第四节点，漏极连接所述第二节点，其栅极与所述第一节点之间连接第三电容，其栅极与所述第三电容之间并联第三电阻；
第二NMOS晶体管，其源极连接所述第三节点，其漏极连接所述第二节点，其栅极与所述第一节点之间连接第四电容，其栅极与所述第四电容之间并联第四电阻。
可选的，所述主放大晶体管为NMOS晶体管。
可选的，所述射频输入端与所述第一节点之间串联第二电感和第五电容。
可选的，所述第一偏置电位与所述第一节点之间串联第五电阻。
可选的，所述第四节点与所述第二节点之间串联第二放大晶体管，所述第二放大晶体管的栅极连接第二偏置电位，源极连接所述第二节点，漏极与所述第四节点之间串联第三电感，且漏极与所述第三电感之间并联第六电容。
可选的，所述第二放大晶体管与所述第二偏置电位之间串联第六电阻。
可选的，所述第六电容连接射频输出端。
可选的，所述第四节点连接第一电源端。
可选的，所述第二放大晶体管为NMOS晶体管。
本发明提供的调整射频放大器线性度的电路设计中，第一PMOS晶体管和第二PMOS晶体管对主放大晶体管的饱和区工作范围进行补偿，第一NMOS晶体管和第二NMOS晶体管对主放大晶体管的线性区工作范围进行补偿，从而有效的拓展射频电路的线性度补偿范围，显著改善射频放大器的大小信号的线性度。
附图说明
图1为现有技术中射频放大器的补偿电路图；
图2为现有技术中射频放大器的三阶跨导波形图；
图3为本发明一实施例中射频放大器的补偿电路图；
图4为本发明一实施例中射频放大器的三阶跨导波形图；
图5为本发明中小信号非线性度的仿真结果；
图6为本发明中大信号非线性度的仿真结果。
具体实施方式
下面将结合示意图对本发明的调整射频放大器线性度的电路设计进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
本发明的核心思想在于，提供一种调整射频放大器线性度的电路设计，第一PMOS晶体管、第一NMOS晶体管、第二PMOS晶体管以及第二NMOS晶体管和主放大晶体管并联，利用第一PMOS晶体管与第一NMOS晶体管，以及第二PMOS晶体管和第二NMOS晶体管的非线性对称特性以及非线性正负特性，通过控制第一PMOS晶体管、第一NMOS晶体管、第二PMOS晶体管以及第二NMOS晶体管的偏置电压及其尺寸，从而实现对主放大晶体管进行三阶跨导非线性度补偿。并且，第一PMOS晶体管和第二PMOS晶体管对主放大晶体管的饱和区工作范围进行补偿，第一NMOS晶体管和第二NMOS晶体管对主放大晶体管的线性区工作范围进行补偿，从而有效的拓展线性度补偿范围，显著改善射频放大器的大小信号线性度。
下文结合图3-图6对本发明的调整射频放大器线性度的电路设计进行具体说明。
本发明的调整射频放大器线性度的电路图参考图3所示，包括：
主放大晶体管M1、所述主放大晶体管M1的栅极连接第一节点A，漏极连接第二节点B，源极连接第三节点C。在本实施例中，所述主放大晶体管为NMOS晶体管
第一补偿电路10，所述第一补偿电路10包括：
第一PMOS晶体管Mp1，所述第一PMOS晶体管Mp1的源极连接第四节点D，漏极连接所述第二节点B，栅极与所述第一节点A之间串联第一电容C1，栅极与所述第一电容C1之间并联第一电阻R1，所述第一电阻R1连接偏置电位Vp1；
第一NMOS晶体管Mn1，所述第一NMOS晶体管Mn1的源极连接所述第三节点C，漏极连接所述第二节点B，栅极与所述第一节点A之间串联第二电容C2，栅极与所述第二电容C2之间并联第二电阻R2，所述第二电阻R2连接偏置电位Vn1；
在本实施例中，较佳的，调整射频放大器的电路设计还包括第二补偿电路20，所述第二补偿电路20包括：
第二PMOS晶体管Mp2，所述第二PMOS晶体管Mp2的源极连接所述第四节点D，漏极连接所述第二节点B，其栅极与所述第一节点A之间连接第三电容C3，其栅极与所述第三电容C3之间并联第三电阻R3，所述第三电阻R3连接偏置电位Vp2；
第二NMOS晶体管Mn2，所示第二NMOS晶体管Mn2的源极连接所述第三节点C，其漏极连接所述第二节点B，其栅极与所述第一节点A之间连接第四电容C4，其栅极与所述第四电容C4之间并联第四电阻R4，所述第四电阻R4连接偏置电位Vn2。
其中，所述第一节点A处并联连接射频输入端RFin和第一偏置电位V1，所述射频输入端RFin与所述第一节点A之间串联第二电感L2和第五电容C5。所述第一偏置电位V1与所述第一节点A之间串联第五电阻R5。所述第三节点C通过第一电感L1接地。
在本实施例中，所述第四节点D与所述第二节点B之间还串联第二放大晶体管M2，所述第二放大晶体管M2为NMOS晶体管，用于射频放大器的信号放大。所述第二放大晶体管M2的栅极连接第二偏置电位V2，源极连接所述第二节点B，漏极与所述第四节点D之间串联第三电感L3，且漏极与所述第三电感L3之间并联第六电容C6。所述第二放大晶体管M2与所述第二偏置电位V2之间串联第六电阻R6，所述第六电容C6连接射频输出端RFout，所述第四节点D连接第一电源端VDD。在本实施例中，射频输入端RFin输入信号，而第二节点B的电流Iout为射频输出的电流的大小，在本发明中，频输入端RFin的输入信号可以用电压信号Vin或者功率信号Pin表示，而需要对Iout的三阶跨导进行补偿。
参考图4所示，第一PMOS晶体管Mp1、第二PMOS晶体管Mp2、第一NMOS晶体管Mn1、第二NMOS晶体管Mn2、主放大晶体管M1以及射频输出电流Iout的三阶跨导(G3)随射频输入端的输入电压Vin的变化参考图4中所示，其中用M1+Mp1+Mn1+Mp2+Mn2表示整个射频电路的三阶跨导。从图4中可以看出，第一PMOS晶体管Mp1与第一NMOS晶体管Mn1的三阶跨导的峰值及正负特性关于主放大晶体管M1的偏置电压附近对称，同样的，第二PMOS晶体管Mp2与第二NMOS晶体管Mn2的三阶跨导的峰值以及正负特性关于主放大晶体管M1的偏置附近对称。因此，通过控制第一PMOS晶体管、第一NMOS晶体管、第二PMOS晶体管以及第二NMOS晶体管的偏置电压及其尺寸，可以对主放大晶体管M1的三阶跨导进行补偿，相对于现有技术中图2中的三阶跨导非线性的范围，本发明的补偿电路将有效补偿范围扩展了近三倍，使得补偿不仅可以改善电路中的小信号非线性度，同时可以改善电路中的大信号的非线性度。
需要说明的是，正负对称是指基于同一射频输入信号，第一NMOS晶体管Mn1与第一PMOS晶体管Mp1，或者第二NMOS晶体管Mn2与第二PMOS晶体管Mp2的电流方向是正负反向的，而在图4中，第一PMOS晶体管Mp1和第二PMOS晶体管Mp2的三阶跨导可以理解为经过符号变换之后于同一图中以显示叠加补偿效果。
在本实施例中，所述第一PMOS晶体管Mp1和所述第二PMOS晶体管Mp2对主放大晶体管M1的饱和区的工作状态进行补偿，所述第一NMOS晶体管Mn1和所述第二NMOS晶体管Mn2对主放大晶体管M1的线性区的工作状态进行补偿。因此，本发明可以仅包括第一PMOS晶体管Mp1和第二PMOS晶体管Mp2，不包括第一NMOS晶体管Mn1和第二NMOS晶体管Mn2，用于射频放大器中的饱和区的三阶跨导补偿。
另外，在本发明中，补偿电路中可以仅包括第一补偿电路，不包括第二补偿电路，或者还可以包括更多级的补偿电路，每一级的补偿电路包括一PMOS晶体管和一NMOS晶体管，并且每一级补偿电路的与第一补偿电路或者第二补偿电路的连接关系相同，以实现射频放大器对不同信号的线性度进行补偿。一般的，小信号(输入功率较小)工作时主放大晶体管M1工作在饱和区，不会进入线性区，只有工作在大信号(输入功率较大)时，主放大晶体管M1才有可能进入线性区，才需要对线性区的三阶跨导进行补偿。
小信号非线性度的仿真结果参考图5所示，一般的，在对小信号进行仿真模拟时，输入基波，从输入信号中得出三阶波的信号，三阶波线性区的延长线与基波线性区的延长线的交点IIP3的值越大，说明三阶线性度越好。从图中可以看出，相对于现有技术中的射频放大器的输入三阶交调点比IIP3为3.5dBm，本发明的射频放大器的输入三阶交调点比IIP3’为12.5dBm，因此，小信号非线性度具有有效提升。
大信号非线性度的仿真结果参考图6所示，一般的，在对大信号进行仿真模拟时，射频增益下降1dB时对应的输入功率用CP1dB表示，CP1dB的数值越大表示三阶波的线性度越好。曲线a表示现有技术中大信号非线性度的仿真结果，曲线b表示本发明中大信号非线性度的仿真结果，从图6中可以看出，相对于现有技术中的射频放大器输入1dB的压缩点CP1dB为-5dBm，本发明的射频放大器输入1dB的压缩点CP1dB’为3dBm，因此，大信号非线性度同样得到有效提升。
综上所述，本发明提供的调整射频放大器线性度的电路设计，利用第一补偿电路和第二补偿电路，可以对射频放大器的饱和区和线性区进行三阶跨导补偿，并且对大小信号的线性度都具有有效提升，从而有效改善射偏放大器的线性度。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (9)

1.一种调整射频放大器线性度的电路结构，其特征在于，包括：
主放大晶体管，其栅极连接第一节点，漏极连接第二节点，源极连接第三节点；
第一补偿电路，所述第一补偿电路包括：
第一PMOS晶体管，其源极连接第四节点，漏极连接所述第二节点，栅极与所述第一节点之间串联第一电容，其栅极与所述第一电容之间并联第一电阻；
第一NMOS晶体管，其源极连接所述第三节点，其漏极连接所述第二节点，其栅极与所述第一节点之间串联第二电容，其栅极与所述第二电容之间并联第二电阻；
其中，所述第一节点处并联连接射频输入端和第一偏置电位，所述第三节点通过第一电感接地；
所述调整射频放大器线性度的电路结构还包括第二补偿电路，所述第二补偿电路：
第二PMOS晶体管，其源极连接所述第四节点，漏极连接所述第二节点，其栅极与所述第一节点之间连接第三电容，其栅极与所述第三电容之间并联第三电阻；
第二NMOS晶体管，其源极连接所述第三节点，其漏极连接所述第二节点，其栅极与所述第一节点之间连接第四电容，其栅极与所述第四电容之间并联第四电阻。
2.如权利要求1所述的调整射频放大器线性度的电路结构，其特征在于，所述主放大晶体管为NMOS晶体管。
3.如权利要求1所述的调整射频放大器线性度的电路结构，其特征在于，所述射频输入端与所述第一节点之间串联第二电感和第五电容。
4.如权利要求1所述的调整射频放大器线性度的电路结构，其特征在于，所述第一偏置电位与所述第一节点之间串联第五电阻。
5.如权利要求1-4任意一项所述的调整射频放大器线性度的电路结构，其特征在于，所述第四节点与所述第二节点之间串联第二放大晶体管，所述第二放大晶体管的栅极连接第二偏置电位，源极连接所述第二节点，漏极与所述第四节点之间串联第三电感，且漏极与所述第三电感之间并联第六电容。
6.如权利要求5所述的调整射频放大器线性度的电路结构，其特征在于，所述第二放大晶体管与所述第二偏置电位之间串联第六电阻。
7.如权利要求5所述的调整射频放大器线性度的电路结构，其特征在于，所述第六电容连接射频输出端。
8.如权利要求5所述的调整射频放大器线性度的电路结构，其特征在于，所述第四节点连接第一电源端。
9.如权利要求5所述的调整射频放大器线性度的电路结构，其特征在于，所述第二放大晶体管为NMOS晶体管。
CN201510052257.6A 2015-01-31 2015-01-31 调整射频放大器线性度的电路设计 Active CN104617890B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510052257.6A CN104617890B (zh) 2015-01-31 2015-01-31 调整射频放大器线性度的电路设计

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510052257.6A CN104617890B (zh) 2015-01-31 2015-01-31 调整射频放大器线性度的电路设计

Publications (2)

Publication Number Publication Date
CN104617890A CN104617890A (zh) 2015-05-13
CN104617890B true CN104617890B (zh) 2017-10-17

Family

ID=53152214

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510052257.6A Active CN104617890B (zh) 2015-01-31 2015-01-31 调整射频放大器线性度的电路设计

Country Status (1)

Country Link
CN (1) CN104617890B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017166109A1 (zh) * 2016-03-30 2017-10-05 武汉芯泰科技有限公司 一种低噪声放大器
CN109104161A (zh) * 2018-08-20 2018-12-28 上海华虹宏力半导体制造有限公司 类e类射频功率放大器
CN114759886B (zh) * 2022-06-16 2022-10-28 西安博瑞集信电子科技有限公司 一种射频放大电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101911476A (zh) * 2007-11-29 2010-12-08 高通股份有限公司 高线性互补放大器
CN103618504A (zh) * 2013-12-18 2014-03-05 上海艾为电子技术有限公司 放大器电路及其控制电路和控制方法
CN104104337A (zh) * 2014-07-04 2014-10-15 重庆邮电大学 消除宽带cmos lna电路噪声的装置和方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101911476A (zh) * 2007-11-29 2010-12-08 高通股份有限公司 高线性互补放大器
CN103618504A (zh) * 2013-12-18 2014-03-05 上海艾为电子技术有限公司 放大器电路及其控制电路和控制方法
CN104104337A (zh) * 2014-07-04 2014-10-15 重庆邮电大学 消除宽带cmos lna电路噪声的装置和方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
一个利用线性区MOS管补偿的射频放大器;曹克 等;《固体电子学研究与进展》;20060228;第26卷(第1期);第2页右栏第15行-第3页左栏第7行、图1 *

Also Published As

Publication number Publication date
CN104617890A (zh) 2015-05-13

Similar Documents

Publication Publication Date Title
CN104539242B (zh) 电流复用低噪声放大器
CN104779920B (zh) 基于闭环功率控制的共源共栅射频功率放大器
CN105141265A (zh) 一种增益提升的运算跨导放大器
Son et al. A 109 GHz CMOS power amplifier with 15.2 dBm Psat and 20.3 dB gain in 65-nm CMOS technology
CN101826844A (zh) 一种功率放大器和基于功率放大器的信号放大方法
CN102983817B (zh) 一种高增益的宽带低噪声放大器
CN104124924A (zh) 一种线性化共栅cmos低噪声放大器电路
CN104617890B (zh) 调整射频放大器线性度的电路设计
CN104362988A (zh) 一种用于功放线性化的电路
CN105227142A (zh) 一种低压折叠式共源共栅跨导放大器
CN103219952A (zh) 一种采用噪声抵消技术的宽带低噪声放大器
Veldandi et al. An ultra-low-voltage bulk-driven analog voltage buffer with rail-to-rail input/output range
CN104242830A (zh) 基于有源电感的可重配置超宽带低噪声放大器
US9369091B2 (en) Dual feedback low noise amplifier
CN207442795U (zh) 适用于低噪声、宽动态范围的高带宽跨阻放大器
US9214904B2 (en) Differential power amplifier using mode injection
CN104184460A (zh) 一种射频负载驱动电路
KR101590605B1 (ko) 무선 송수신기용 선형 전력증폭기
US20140240044A1 (en) Dual path operational amplifier
EP2582042B1 (en) A low-noise amplifier circuit
CN105356852B (zh) 一种cmos上变频无源混频器
CN111193477A (zh) 一种复合放大器
TWI551040B (zh) 多區間操作之功率放大器
CN102882476A (zh) 高频带宽放大电路
KR101387975B1 (ko) 저잡음 증폭기

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant