CN103956978B - 一种超宽带cmos低噪声放大器自动化设计方法及cmos lna设备 - Google Patents

Abstract

本发明提供一种超宽带低噪声放大器设计方法，属于射频与微波集成电路领域。该设计方法包括：输入超宽带CMOS LNA设计指标，建立通用电感源级负反馈双增益超宽带CMOS LNA结构，基于线性功率限制最佳噪声系数的矢量空间算法计算CMOS LNA电路输入品质因素Q_s和驱动电压V_od；调用Cadence软件对电路进行仿真和参数微调，从而实现整个宽带CMOS LNA电路器件参数的预估，为后续仿真和参数微调提供初始输入。本发明使得超宽带CMOS LNA的设计，变得更加自动化和智能化，打破了传统RFIC设计的复杂过程，提供了较为便利的设计方法。

Description

一种超宽带CMOS低噪声放大器自动化设计方法及CMOS LNA 设备

技术领域

本发明涉及半导体技术，尤其涉及超宽带(UWB，Ultra Wideband)无线传输系统，特别是UWB CMOS(互补金属氧化物半导体，Complementary Metal-Oxide-SemiconductorTransistor)低噪声放大器(LNA，Low Noise Amplifier)自动化设计的方法。

背景技术

UWB无线传输系统作为宽带技术载体之一，具有低成本、低功耗、低复杂性、抗干扰性强、安全性高及传输速率高等优点。主要应用于室内通信、高速无线局域网(LAN，LocalArea Network)、家庭网络、安全检测、位置测定、雷达等领域。LNA作为该系统必不可少的一个模块，在整个系统工作中起到了至关重要的作用，能够在整个超宽带频带内接收微弱信号，并保证高信噪比前提下对信号进行放大。然而，随着无线通信技术的日益快速发展，对具备不同性能的LNA产品提出了巨大的需求量。目前，快速的设计方法、缩短不同LNA产品的设计周期，是满足需求量巨大LNA的解决方案。

对集成电路(IC，Integrated Circuit)设计来说，设计方法和高水平的计算机辅助设计(CAD，Computer-Aided Design)工具是成功的关键。对于普通的数字VLSI(超大规模集成电路，Very Large Scale Integrated Circuites)设计，有包括从综合、模拟、版图设计、验证、测试生成等在内的一系列工具来支持整个设计过程。但是对于射频集成电路(RFIC，Radio Frequency Integrated Circuit)设计，目前尚不具备一整套完善的CAD工具，主要的前端设计工具是电路级的模拟或仿真。通常的电路模拟使用的是以SPICE仿真模型为代表的模拟技术，它支持多种仿真。但由于对RFIC的特点，用这类电路模拟技术存在很多困难。因而，随着EDA(电子自动化设计，Electronic Design Automation)/CAD工具的不断进步，虽然为数字IC提供了自动化更高和综合能力更强的设计功能。然而，由于射频/模拟IC的性能易于受到寄生参数及设计、工艺和环境的影响，导致射频/模拟IC自动化设计的发展受到严重的阻碍。目前，随着电路规模和功能不断的扩大，对射频/模拟IC自动化设计也带来了巨大的需求。通过自动化的设计方案可以有效提高设计效率，缩短产品设计周期。

发明内容

本发明针对现有技术中存在的上述问题，提出一种UWB CMOS LNA自动化设计的方法，为UWB CMOS LNA提供自动化设计的标准流程，采用电感源级负反馈的双增益超宽带CMOS LNA通用结构和基于线性功率限制最佳噪声系数的矢量空间算法，实现超宽带CMOSLNA的自动化设计解决方案。

本发明提出一种超宽带CMOS LNA自动设计的标准流程，包括：输入CMOS LNA设计指标，获取工艺参数；建立短沟道MOSFETs(金属氧化物半导体场效应晶体管，MetallicOxide Semiconductor Field Effect Transistor)的一阶静态器件方程库，对CMOS LNA的电路性能进行估算，完成晶体管参数的大信号和小信号分析，计算相关信息；建立通用电感源级负反馈的双增益超宽带CMOS LNA电路结构，调用基于噪声和线性功率最佳的矢量空间算法，获得CMOS LNA电路的关键参数；将通用电感源级负反馈的双增益超宽带CMOS LNA电路结构和得到的关键参数导入Cadence模块，Cadence模块进行相应的仿真设计。

所述设计指标包括：工作频率、增益、噪声系数和输入三阶交调截点；所述工艺参数包括：栅氧化层的厚度(T_ox)、单位面积的栅氧化层电容(C_ox)、载流子迁移率(μ_o)、阈值电压(V_to)和饱和电压(V_sat)；所述相关信息包括：漏电流(I_D)、晶体管跨导(g_m)及二阶和三阶晶体管非线性。所述通用电感源级负反馈双增益超宽带CMOS LNA结构的单端LNA结构包括：输入级宽带匹配网络、放大结构和输出级，输入级宽带匹配网络采用并联电容C_p、串联电感L_g和由NMOS管M₁、栅源等效电容C_gs共同构成的输入宽带π型匹配网络，放大结构由NMOS管M₁、NMOS管M₃构成共源共栅结构，共源共栅结构输出端采用电阻R_d和电感L_d并联的电感峰化技术，提高并平坦带宽内的增益，共源共栅结构输入端连接输入级宽带匹配网络，源级采用电感L_s形成负反馈，差分结构的增益由输出级的PMOS管M₅的开关电压V_switch控制，通过开关电压V_switch的改变控制输出阻抗的变化，从而控制电路增益。所述调用基于噪声和线性功率最佳的矢量空间算法，获得CMOS LNA电路的关键参数包括计算输入品质因素Q_s和驱动电压V_od，具体包括：将电路的噪声系数NF与Q_s和V_od的相关性，及线性度IIP₃与Q_s和V_od的相关性分别表示为两个矢量空间：ξ₁{NF，V_od，Q_s}、ξ₂{IIP₃，V_od，Q_s}；定义CMOS LNA电路电流消耗I_d与Q_s和V_od的关系矢量空间为：ξ₃{I_d，V_od，Q_s}；获得ξ₁、ξ₂子空间分别为：ξS₁{NF<NFs，V_od，Q_s}，ξS₂{IIP₃>IIP₃s，V_od，Q_s}；将空间ξ₁与空间ξS₂取交集得到子空间ξS₃{NF，Q_sIIP₃，V_odIIP₃}，将子空间ξS₁与子空间ξS₃相交得到满足最佳噪声系数和线性度的Q_s和V_od子空间为ξTS＝ξS₁∩ξS₃；将ξTS子空间与ξ₃空间相交，得到最佳噪声系数子空间ξ_opt＝ξ₃∩ξTS，在ξ_opt空间中选择电流最小的点，得到最佳Q_s和V_od值，其中NFs、IIP₃s分别为目标噪声系数和三阶交调截点参数。根据关键参数Q_s和V_od，得到NMOS管M₁或M₂的跨导g_m和栅源等效电容C_gs的值，从而确定NMOS管M₁或M₂的尺寸。根据单端LNA结构的输入阻抗： $Z_{\mathrm{in}}=\frac{g_m{L}_s}{C_{\mathrm{gs}}+2C_{\mathrm{gd}}+C_p}+s(L_s+L_g)+\frac{1}{s(C_{\mathrm{gs}}+2C_{\mathrm{gd}}+C_p)}$ 计算出电感L_s的值；根据中心频率公式：计算电感L_g的值，其中，C_gs＝C_p。

本发明还提出一种通用电感源级负反馈双增益超宽带CMOS LNA结构，包括：两个完全相同的单端LNA差分连接，其中，单端LNA结构包括：输入级宽带匹配网络、放大结构和输出级，输入级宽带匹配网络采用并联电容C_p、串联电感L_g和由NMOS管M₁、栅源等效电容C_gs共同构成的输入宽带π型匹配网络，放大结构由NMOS管M₁、NMOS管M₃构成共源共栅结构，共源共栅结构输出端采用电阻R_d和电感L_d并联的电感峰化技术，提高并平坦带宽内的增益，共源共栅结构输入端连接输入级宽带匹配网络，源级采用电感L_s形成负反馈，差分结构的增益由输出级的PMOS管M₅的开关电压V_switch控制，通过开关电压V_switch的改变控制输出阻抗的变化，从而控制电路增益。

本发明还建立工艺参数文件库包括CMOS LNA设计中所有用到的集成电路工艺参数的集合，包括：电路的电源电压(V_dd)、栅氧化层的厚度(T_ox)、载流子迁移率(μ_o)、阈值电压(V_to)和饱和电压(V_sat)等。目标电路特性参数文件库包括CMOS LNA目标电路设计参数的集合，包括：工作频率、功耗、增益、噪声系数、输入二阶交调截点(IIP2)和输入三阶交调截点(IIP3)等，这些参数是决定CMOS LNA性能的主要指标。

本发明对UWB CMOS LNA的设计，采用自动化的设计方法。打破了传统的设计流程，有效提高了射频集成电路中LNA电路的设计效率，缩短产品设计周期。

附图说明

图1是本发明超宽带CMOS LNA自动化设计流程图；

图2是本发明带电感源级负反馈的双增益超宽带CMOS LNA通用结构；

图3是本发明ξ₁{NF，V_od，Q_s}矢量空间图；

图4是本发明ξS₁{NF<NFs，V_od，Q_s}矢量空间图；

图5是本发明ξS₂{IIP₃>IIP₃s，V_od，Q_s}矢量空间图；

图6是本发明ξS₃{NF，Q_sIIP₃，V_odIIP₃}矢量空间图；

图7是本发明ξTS＝ξS₁∩ξS₃矢量空间图；

图8是本发明ξ_opt＝ξ₃∩ξTS矢量空间图。

具体实施方式

图1所示为本发明超宽带CMOS LNA自动化设计方法，该标准化设计流程包括：(1)输入包括工作频率、增益、噪声系数和输入三阶交调截点等CMOS LNA设计指标，获取栅氧化层的厚度(T_ox)、单位面积的栅氧化层电容(C_ox)、载流子迁移率(μ_o)、阈值电压(V_to)和饱和电压(V_sat)等工艺参数；根据输入的CMOS LNA指标和获取的工艺参数，设计CMOS LNA的电路结构和电路参数，包括：1、建立短沟道MOSFETs的一阶静态器件方程库，对CMOS LNA的电路性能进行估算，完成晶体管参数的大信号和小信号分析，计算漏电流(I_D)、晶体管跨导(g_m)及二阶和三阶晶体管非线性等即时信息；2、建立通用电感源级负反馈的双增益超宽带CMOSLNA电路结构，用于自动化设计LNA原理电路时调用；3、调用基于噪声和线性功率最佳的矢量空间算法，得到电路的关键参数的Q_s和V_od值。

(2)将得到的CMOS LNA的原理电路及相应参数形成的文件导入Cadence模块，结合CMOS LNA的设计指标通过对相应电路元件的参数进行微调，并利用RF SPICE仿真模型进行优化仿真。

(3)版图设计和参数提取的后仿真，重复进行版图设计和参数提取的后仿真，直到设计的版图满足输入CMOS LNA指标。

图2所示为本发明构造的通用电感源级负反馈双增益超宽带CMOS LNA单元，该CMOS LNA单元是一种增益可变的超宽带差分电感源级负反馈结构。该通用电感源级负反馈双增益超宽带CMOS LNA单元包括两个完全相同的单端LNA差分连接。对于单端LNA结构而言，由输入级宽带匹配网络11、放大结构12和输出级13组成。输入级宽带匹配网络是实现工作频带内输入阻抗匹配的部分，放大结构是完成信号放大的部分，输出级是信号输出部分。其中，放大级宽带匹配网络由NMOS管M₁(121)、NMOS管M₃(122)构成共源共栅放大器结构，共源共栅结构有效抑制密勒效应提高电路的反向隔离度，同时共栅管能够有效提高输出阻抗从而提高电路增益；共源共栅结构输出端采用电阻R_d(132)和电感L_d(133)并联的电感峰化技术，提高并平坦了带宽内的增益。输入端采用并联电容C_p(112)、串联电感L_g(111)和由共源NMOS管M₁(121)栅源等效电容C_gs，共同构成的输入宽带π型匹配网络，提供宽带的输入匹配。源级采用电感L_s(141)形成的负反馈，有效提高线性度并减小噪声系数。整个差分结构的增益由PMOS管M₅(131)的开关电压V_switch控制，通过开关电压V_switch的改变控制输出阻抗的变化，从而控制电路的增益。

对于超宽带CMOS LNA而言，重要指标包括：增益、噪声系数、线性度(IIP₃、IIP₂)等。其中，对于差分LNA而言，可以有效的抑制偶次交调产物，从而IIP₂对线性度的影响不大。所要关注的指标包括：功耗、增益(G_LNA)、噪声系数(F)和三阶交调截点(IIP₃)。

对于单端电感源级负反馈LNA而言，由NMOS管引入的噪声系数，可以根据下面的公式获取：

$F=F_{\min }+\left[\frac{\mathrm{\&gamma;}}{\mathrm{\&alpha;}\&bull;g_m{R}_s}\right][1-\frac{Q_{\mathrm{opt}}}{Q_s}]---\left(1\right)$

$F_{\min }=1+\frac{2}{\sqrt{5}}\frac{\mathrm{\&omega;}}{{\mathrm{\&omega;}}_T}\sqrt{\mathrm{\&gamma;\&delta;}(1-{\left|c\right|}^2)}---\left(2\right)$

$g_m={\mathrm{\&mu;}}_0{C}_{\mathrm{ox}}\frac{W}{L}{V}_{\mathrm{od}}---\left(3\right)$

$Q_{\mathrm{opt}}=\frac{G_{\mathrm{opt}}}{\mathrm{\&omega;}{C}_{\mathrm{gs}}}=\mathrm{\&alpha;}\sqrt{\frac{\mathrm{\&delta;}}{5\mathrm{\&gamma;}}(1-{\left|c\right|}^2)}---\left(4\right)$

$Q_s=\frac{1}{\mathrm{\&omega;}{C}_{\mathrm{gs}}{R}_s}---\left(5\right)$

其中，F_min代表最小噪声系数；γ、δ和c分别代表漏极、栅极和关联噪声系数；Q_s代表输入品质因素；Q_opt代表最佳输入品质因素；变量α代表短沟道效益引起的跨导退化；R_s代表源电阻；C_gs代表NMOS管121或221栅源等效电容；G_opt代表最小噪声系数对应的最佳源导纳；ω、ω_T分别代表工作频率和截止频率；V_od代表过驱动电压。根据功率限制的最小噪声系数条件可得，Q_s的最佳值为Q_sp＝4.5，而且Q_s的值越大，对于越小的晶体管和越小的功率会引入越大的噪声系数。然而，Q_sp的值只能保证在功率限制条件下的最优噪声系数，而不能保证电路的线性度。

噪声系数由三部分因素限制，它们分别是：由工艺技术决定的噪声常数、NMOS管121或221的尺寸(直接影响C_gs的值)和过驱动电压。然而，LNA电路线性度由NMOS管121或221的线性度和Q_s定义。对于短沟道CMOS晶体管而言，其线性度主要取决于过驱动电压和沟道长度(由管子宽度决定)。

由伏尔特拉级数可得，短沟道CMOS晶体管的输入三阶交调截点电压的平方由公式表达为：

${V_{{\mathrm{IIP}}_3}}^2=\frac{16}{3}\frac{v_{\mathrm{sat}}L}{{\mathrm{\&mu;}}_0}{V}_{\mathrm{od}}(1+\frac{{\mathrm{\&mu;}}_0{V}_{\mathrm{od}}}{4v_{\mathrm{sat}}L}){(1+\frac{{\mathrm{\&mu;}}_0{V}_{\mathrm{od}}}{2v_{\mathrm{sat}}L})}^2---\left(6\right)$

其中，V_IIP3代表NMOS管121或221栅-源端的输入电压，也即是输入三阶交调截点电压；L为NMOS管的长度。由公式(6)可知，V_od的值越大线性度越好，然而由于短沟道效应变弱的影响使得V_od变小，从而减小了LNA电路的线性度。而且对于小的功率限制，要求过驱动电压V_od也要小。因此，可增加一个适应因子K，当V_od较大时K＝1，当V_od较小时K＝0.9。则公式(6)调整为：

${V_{{\mathrm{IIP}}_3}}^2=\frac{16}{3}\frac{v_{\mathrm{sat}}L}{{\mathrm{\&mu;}}_0{Q_s}^2}{V}_{\mathrm{od}}(1+\frac{{\mathrm{\&mu;}}_0{V}_{\mathrm{od}}}{4v_{\mathrm{sat}}L}){(1+\frac{{\mathrm{\&mu;}}_0{V}_{\mathrm{od}}}{2v_{\mathrm{sat}}L})}^2{K}^2---\left(7\right)$

因此，LNA电路线性度将主要取决于输入品质因素Q_s和驱动电压V_od的值。Q_s和V_od的值确定后，就能得到NMOS管121或221跨导g_m和栅源等效电容C_gs的值，从而就能确定NMOS管121或221的器件尺寸。由于共源共栅结构具有相同的管子尺寸，从而结构中的其他管子尺寸也得到了确定。此时，单端LNA结构的输入阻抗为：

$Z_{\mathrm{in}}=\frac{g_m{L}_s}{C_{\mathrm{gs}}+2C_{\mathrm{gd}}+C_p}+s(L_s+L_g)+\frac{1}{s(C_{\mathrm{gs}}+2C_{\mathrm{gd}}+C_p)}---\left(8\right)$

其中，C_gd为晶体管栅-漏等效电容，S为拉普拉斯算子。因此，当公式第一项为纯电阻且与输入匹配电阻相等时，就能计算出L_s的值。同时，由于输入端为宽带π型匹配网络，可得C_gs＝C_p。此时，根据中心频率公式能够计算出电感L_g的值。中心频率公式为：

${\mathrm{\&omega;}}_0=\frac{1}{\sqrt{2(L_s+L_g)(C_{\mathrm{gs}}+C_{\mathrm{gd}})}}---\left(9\right)$

单端LNA的增益可以由如下公式表示，

G_LNA＝Q_s·g_mR_out (10)

其中，R_out的值由PMOS管131或231的开关电压154(V_switch)决定，从而LNA的增益可以根据V_switch值进行调整。

上述带电感源级负反馈的双增益超宽带CMOS LNA结构，根据设计者输入的增益、噪声系数IIP₃等指标，完成整个宽带CMOS LNA电路参数的设计，为后续的Cadence模块仿真和参数微调提供合理参数的输入。

其中，可采用基于线性功率限制最佳噪声系数的矢量空间算法确定Q_s和V_od的值。从公式(1)-(7)可以得知，LNA电路的噪声系数和线性度直接与Q_s和V_od的值相关，其具体的关系如下公式表示为：

$\mathrm{NF}=10\log \{1+\frac{2}{\sqrt{5}}\frac{\mathrm{\&omega;}}{{\mathrm{\&omega;}}_T}\sqrt{\mathrm{\&gamma;\&delta;}(1-{\left|c\right|}^2)}+\frac{\mathrm{L\&gamma;}}{\mathrm{\&alpha;}\&bull;{\mathrm{\&mu;}}_0{C}_{0x}{\mathrm{WV}}_{\mathrm{od}}{R}_s}[1-\frac{\mathrm{\&alpha;}}{Q_s}\sqrt{\frac{\mathrm{\&delta;}}{5\mathrm{\&gamma;}}(1-{\left|c\right|}^2)}\left]\right\}---\left(11\right)$

$V_{{\mathrm{IIP}}_3}=\sqrt{\frac{16v_{\mathrm{sat}}L{V}_{\mathrm{od}}}{3{\mathrm{\&mu;}}_0}(1+\frac{{\mathrm{\&mu;}}_0{V}_{\mathrm{od}}}{4v_{\mathrm{sat}}L})}(1+\frac{{\mathrm{\&mu;}}_0{V}_{\mathrm{od}}}{2v_{\mathrm{sat}}L})K{Q}_s---\left(12\right)$

根据公式(11)-(12)将电路的噪声系数和线性度与Q_s和V_od的相关性，表示成为与V_od和Q_s相关的两个矢量空间。分别为：ξ₁{NF，V_od，Q_s}，ξ₂{IIP₃，V_od，Q_s}。其中，NF为噪声系数；W为NMOS管的宽度。空间ξ₁是根据公式(11)得到的NF与V_od和Q_s的三维空间关系，其相应的图形化表示如图3所示；空间ξ₂是根据公式(12)得到的IIP₃与V_od和Q_s的三维空间关系。定义LNA电路电流消耗与Q_s和V_od值的关系矢量空间为：ξ₃{I_d，V_od，Q_s}。对于UWB CMOS LNA的设计，要求NF<NFs，IIP₃>IIP₃s，其中NFs、IIP₃s分别为目标噪声系数和三阶交调截点参数。因此，由空间ξ₁、ξ₂得到满足设计指标的子空间表示为：ξS₁{NF<NFs，V_od，Q_s}，ξS₂{IIP₃>IIP₃s，V_od，Q_s}。其中，空间ξS₁是在空间ξ₁基础上满足NF<NFs限定条件求和而得到的子空间，其相应的图形化表示如图4所示。ξS₂是由空间ξ₂满足IIP₃>IIP₃s限定条件求和而得到的子空间，其相应的图形化表示如图5所示。为了使算法更加简便，将上述四个矢量空间进行整合，由ξS₂得到满足条件IIP₃>IIP₃s的Q_s和V_od值，分别为：Q_sIIP₃和V_odIIP₃。从而将空间ξ₁与空间ξS₂取交集得到一个子空间ξS₃{NF，Q_sIIP₃，V_odIIP₃}，如图6所示。此时，将子空间ξS₁与子空间ξS₃相交得到满足最佳噪声系数和线性度的Q_s和V_od子空间，记为ξTS＝ξS₁∩ξS₃，如图7所示。从子空间ξTS我们可以得知满足最佳噪声系数和线性度的Q_s和V_od子空间，为了是LNA电路满足最低功率消耗，需要将ξTS子空间与ξ₃{I_d，V_od，Q_s}空间相交，得到现行功率限制的最佳噪声系数子空间，记为ξ_opt＝ξ₃∩ξTS，如图8所示。在ξ_opt空间中选择电流最小的点，作为满足功率限制的最佳噪声系数的Q_s和V_od值，从而得到最佳Q_s和V_od值。

本发明提出了超宽带CMOS LNA自动化设计的标准流程、通用电感源级负反馈的双增益超宽带CMOS LNA结构及一种基于线性功率限制最佳噪声系数的矢量空间算法来实现电路参数设计的方法。

Claims (5)

1.一种超宽带CMOS低噪声放大器自动设计方法，其特征在于，输入CMOS LNA设计指标，获取工艺参数；建立短沟道MOSFETs的一阶静态器件方程库，对CMOS LNA的电路性能进行估算，完成晶体管参数的大信号和小信号分析，计算相关信息；建立通用电感源级负反馈的双增益超宽带CMOS LNA电路结构，调用基于噪声和线性功率最佳的矢量空间算法，获得CMOSLNA电路的关键参数；将通用电感源级负反馈的双增益超宽带CMOS LNA电路结构和得到的关键参数导入Cadence模块，完成电路的仿真设计；

所述调用基于噪声和线性功率最佳的矢量空间算法，获得CMOSLNA电路的关键参数包括计算输入品质因素Q_s和驱动电压V_od，具体包括：将电路的噪声系数NF与Q_s和V_od的相关性，及线性度IIP₃与Q_s和V_od的相关性分别表示为两个矢量空间：ξ₁{NF，V_od，Q_s}、ξ₂{IIP₃，V_od，Q_s}；定义CMOS LNA电路电流消耗I_d与Q_s和V_od的关系矢量空间为：ξ₃{I_d，V_od，Q_s}；获得ξ₁、ξ₂子空间分别为：ξS₁{NF<NFs，V_od，Q_s}，ξS₂{IIP₃>IIP₃s，V_od，Q_s}；将空间ξ₁与空间ξS₂取交集得到子空间ξS₃{NF，Q_sIIP₃，V_odIIP₃}，将子空间ξS₁与子空间ξS₃相交得到满足最佳噪声系数和线性度的Q_s和V_od子空间为ξTS＝ξS₁∩ξS₃；将ξTS子空间与ξ₃空间相交，得到最佳噪声系数子空间ξ_opt＝ξ₃∩ξTS，在ξ_opt空间中选择电流最小的点，得到最佳Q_s和V_od值，其中NFs、IIP₃s分别为目标噪声系数和三阶交调截点参数。

2.根据权利要求1所述的方法，其特征在于，所述设计指标包括：工作频率、增益、噪声系数和输入三阶交调截点；所述工艺参数包括：栅氧化层的厚度、单位面积的栅氧化层电容、载流子迁移率、阈值电压和饱和电压；所述相关信息包括：漏电流、晶体管跨导及二阶和三阶晶体管非线性。

3.根据权利要求1所述的方法，其特征在于，所述通用电感源级负反馈双增益超宽带CMOS LNA结构的单端LNA结构包括：输入级宽带匹配网络、放大结构和输出级，输入级宽带匹配网络采用并联电容C_p、串联电感L_g和由NMOS管M₁、栅源等效电容C_gs共同构成的输入宽带π型匹配网络，放大结构由NMOS管M₁、NMOS管M₃构成共源共栅结构，共源共栅结构输出端采用电阻R_d和电感L_d并联的电感峰化技术，提高并平坦带宽内的增益，共源共栅结构输入端连接输入级宽带匹配网络，源级采用电感L_s形成负反馈，差分结构的增益由输出级的PMOS管M₅的开关电压V_switch控制，通过开关电压V_switch的改变控制输出阻抗的变化，从而控制电路增益。

4.根据权利要求1所述的方法，其特征在于，根据关键参数Q_s和V_od，得到NMOS管M₁或M₂的跨导g_m和栅源等效电容C_gs的值，从而确定NMOS管的尺寸。

5.根据权利要求4所述的方法，其特征在于，根据单端LNA结构的输入阻抗：计算电感L_s的值；根据中心频率公式：计算电感L_g的值，其中，C_gs＝C_p，C_gd为晶体管栅-漏等效电容，S为拉普拉斯算子。