CN105720936A - 一种基于自偏置共源共栅结构的跨导放大器 - Google Patents

Abstract

本发明提供一种基于自偏置共源共栅结构的跨导放大器，包括PMOS输入管M1、M2、M3和M4构成的自偏置共源共栅输入级结构，NMOS管M5、M6、M7和M8构成的自偏置共源共栅第一级负载结构，NMOS管M9和PMOS管M10构成的第二级共源放大器结构，NMOS管M11、M12和PMOS管M13构成的偏置电路结构，放大器补偿电容C_C，放大器负载电容C_L，基准电流源Iref和提供恒流源功能的PMOS管M0。本发明还提供一种采用NMOS管作为输入管的自偏置共源共栅结构的跨导放大器。本发明第一级放大器的输入管和负载管均采用了自偏置共源共栅结构，提高了第一级放大器的输出阻抗，增加了第一级放大器的直流增益；第一级放大器的MOS管的衬底电压由放大器偏置电路提供；补偿电容Cc的连接方式，实现了更高的质量因数。

Description

一种基于自偏置共源共栅结构的跨导放大器

技术领域

本发明属于模拟或数模混合集成电路技术领域，具体涉及一种基于自偏置共源共栅结构的跨导放大器。

背景技术

近年来，随着集成电路制造技术的不断发展，对低功耗模拟集成电路的需要逐渐增加，为了适应低功耗的要求，电源电压进一步降低。针对这一趋势，为了保证放大器的工作性能，发展出来一些提高跨导放大器增益的结构，其中，自偏置共源共栅结构就是一种。在这种结构下，通过调节MOS管的衬底电压，改变MOS管的阈值电压，从而改变MOS管的跨导和输出阻抗，这样，跨导放大器就可以获得比常规结构更高的增益。传统结构下，如果需要改变MOS管的阈值电压，采用的方法包括使用低阈值管或为MOS管提供额外偏置电压，但这会增加工艺或者电路设计的复杂度；另一方面，传统的补偿方式，很难在放大器实现高增益的同时，提高单位增益带宽。因此，传统的几种结构，很难满足高性能跨导放大器的要求。

为了更详细的描述上述技术问题，本申请先来分析两种传统结构跨导放大器的工作原理和优缺点。请参考图1所示的结构1，其给出了一种传统两级跨导放大器原理图，由于当采用PMOS管作为输入管时，具有匹配性优良和低噪声等优点，所以在非高速低噪声应用的场合通常采用PMOS管作为跨导放大器的输入管。结构1中，输入信号VIP和VIN从PMOS输入管M1和M2的栅极输入，PMOS管M1和M2和NMOS管M3和M4都工作在饱和区，从而使得第一级放大器能提供较大的直流增益，第二级共源放大器由NMOS管M5和PMOS管M6构成，这种结构在保持一定增益的同时，能够提供较大的输出摆幅。电容C_C和电阻R_C构成一个RC补偿结构，使得放大器在保持稳定的情况下，能够获得一定的单位增益带宽。在图1所示的结构下，放大器增益表达式为：

Gain_[1]＝g_m1,2·(r_o2||r_o4)·g_m5·(r_o5||r_o6)(1)

图1结构的优点是电路结构简单，但是，本申请的发明人研究发现，由于采用RC补偿，要获得一个低频的左半平面零点需要很大的补偿电阻RC；同时，由于标准工艺下，电阻的阻值一致性较差，很难获得相对固定的左半平面零点。

请参考图2所示的结构2，其给出了一种自偏置共源共栅跨导放大器原理图，在结构2中，PMOS输入管M1、M2、M3和M4构成了自偏置共源共栅输入级结构，同时，由PMOS管M0、M8、M9和M10构成恒流源结构。该结构的特点在于，通过专门设置PMOS管M3和M4以及PMOS管M8和M10的衬底电压来改变其阈值电压，从而实现提高其输出阻抗的目的。下面分析其工作原理，以图2中输入级PMOS管为例，将PMOS管M1和M3的沟道宽度设计成和图1中PMOS管M1的宽度相同，同时将PMOS管M1和M3的沟道长度之和设计成和图1中PMOS管M1的长度相同，这样，图1中的输入管M1与图2中的输入管M1和M3所占版图面积相同。在图2所示的结构中，PMOS管M2和M4、M8和M9等其他几处自偏置共源共栅结构MOS管尺寸采用同样的设计方法，通过前面所提到的方法，使得PMOS管M3和M4的阈值电压小于M1和M2的阈值电压，分析半边电路，在一定的输入电压VIN/VIP之下：

VIN+|Vthp3|＜V_S3＜VIN+|Vthp1|(2)

其中，Vthp3和Vthp1分别为PMOS管M3和M1的阈值电压，V_S3为PMOS管M3的源极电压，如果设置合适的阈值电压和输入电压，使得式(2)得到满足，那么PMOS管M1和M3都可以工作在饱和区。

下面分析在式(2)得到满足的情况下，自偏置共源共栅结构的输出阻抗，其小信号等效电路图如图3所示，对其列节点KCL方程如下：

$\frac{V-Vx}{r_{o3}}+g_{m3}\·(\mathrm{\Δ}Vin-\mathrm{\Δ}Vx)=\frac{Vx}{r_{o1}}+g_{m1}\·\mathrm{\Δ}Vin=I---\left(3\right)$

解上述方程可得：

Req＝g_m3·r_o1·r_o3+r_o1+r_o3≈g_m3·r_o1·r_o3(4)

因此，图2所示结构的增益表达式为：

Gain_[2]＝g_m1,2·((g_m3·r_o3·r_o1)||r_o5)·g_m7·((g_m8·r_o8·r_o9)||r_o7)(5)

由(5)式可知，图2所示放大器相比于图1所示放大器，其直流增益有一定程度的提高。但是，本申请的发明人研究发现，图2所示电路结构需要专门使用低阈值管，或者提供一个偏置电压VCM，这会增加工艺或者电路复杂度；另一方面，图2所示放大器结构仍然采用RC补偿方式，其补偿效果有限。

发明内容

针对现有技术存在的技术问题，本发明提供一种基于自偏置共源共栅结构的跨导放大器，该结构在不增加工艺或者电路复杂度的情况下，进一步提高放大器直流增益，同时可以获得更大的单位增益带宽，从而实现更高的质量因数，可以有效解决传统结构存在的问题。

为了实现上述目的，本发明采用如下技术方案：

一种基于自偏置共源共栅结构的跨导放大器，包括PMOS输入管M1、M2、M3和M4构成的自偏置共源共栅输入级结构，NMOS管M5、M6、M7和M8构成的自偏置共源共栅第一级负载结构，NMOS管M9和PMOS管M10构成的第二级共源放大器结构，NMOS管M11、M12和PMOS管M13构成的偏置电路结构，放大器补偿电容C_C，放大器负载电容C_L，基准电流源Iref和提供恒流源功能的PMOS管M0；其中，

所述PMOS输入管M1和M2的源极接PMOS管M0的漏极，PMOS输入管M1和M3的栅极接输入信号VIN，PMOS输入管M2和M4的栅极接输入信号VIP，PMOS输入管M1的漏极接PMOS输入管M3的源极，PMOS输入管M2的漏极接PMOS输入管M4的源极，PMOS输入管M3和M4的衬底接偏置电压Vp，该偏置电压Vp由放大器偏置电路中栅漏相连的PMOS管M13的栅压提供；

所述NMOS管M5的栅极和漏极均与NMOS管M6、M7、M8的栅极以及PMOS输入管M3的漏极连接，NMOS管M6的漏极接PMOS输入管M4的漏极，NMOS管M5的源极接NMOS管M7的漏极，NMOS管M6的源极接NMOS管M8的漏极，NMOS管M7和M8的源极接地，NMOS管M5和M6的衬底接偏置电压Vn，该偏置电压Vn由放大器偏置电路中栅漏相连的NMOS管M11的栅压提供；

所述PMOS管M10、M0、M13的源极接电源电压vdd，PMOS管M10的栅极接PMOS管M0和M13的栅极，PMOS管M10的漏极、补偿电容Cc的一端、NMOS管M9的漏极和负载电容C_L的一端相互连接形成一个连接节点，且该连接节点为所述跨导放大器的输出端Vout，补偿电容Cc的另一端接PMOS输入管M2的漏极，负载电容C_L的另一端和NMOS管M9的源极接地，NMOS管M9的栅极接PMOS输入管M4的漏极；

所述PMOS管M13的漏极接NMOS管M12的漏极，NMOS管M12的栅极接基准电流源Iref的一端以及NMOS管M11的栅极和漏极，NMOS管M11和M12的源极接地，基准电流源Iref的另一端接电源电压vdd。

本发明提供的基于自偏置共源共栅结构的跨导放大器，第一级放大器的输入管和负载管均采用了自偏置共源共栅结构，和传统结构相比，明显提高了第一级放大器的输出阻抗，增加了第一级放大器的直流增益；第一级放大器的PMOS管M3和M4以及NMOS管M5和M6的衬底电压由放大器偏置电路提供，不需要外加偏置电压；另外，补偿电容Cc的连接方式，使得放大器的传输函数会产生一个左半平面的零点，可以用这个左半平面的零点来补偿传输函数的第一个非主极点，因此在保持较大相位裕度的同时，大幅度提高了放大器的单位增益带宽，从而实现更高的质量因数。

进一步，所述PMOS输入管M1和M3的沟道长度之比为1：4，所述NMOS管M5和M7的沟道长度之比为1：4。

进一步，所述补偿电容Cc的电容值为2～4pF。

本发明还公开一种采用NMOS管作为输入管的基于自偏置共源共栅结构的跨导放大器，包括NMOS输入管M1、M2、M3和M4构成的自偏置共源共栅输入级结构，PMOS管M5、M6、M7和M8构成的自偏置共源共栅第一级负载结构，NMOS管M9和PMOS管M10构成的第二级共源放大器结构，NMOS管M11、M12和PMOS管M13构成的偏置电路结构，放大器补偿电容C_C，放大器负载电容C_L，基准电流源Iref和提供恒流源功能的PMOS管M0；其中，

所述NMOS输入管M1和M2的源极接地，NMOS输入管M1和M3的栅极接输入信号VIN，NMOS输入管M2和M4的栅极接输入信号VIP，NMOS输入管M1的漏极接NMOS输入管M3的源极，NMOS输入管M2的漏极接NMOS输入管M4的源极，NMOS输入管M3和M4的衬底接偏置电压Vn，该偏置电压Vn由放大器偏置电路中栅漏相连的NMOS管M11的栅压提供；

所述PMOS管M5的栅极和漏极均与PMOS管M6、M7、M8的栅极以及NMOS输入管M3的漏极连接，PMOS管M6的漏极接NMOS输入管M4的漏极，PMOS管M5的源极接PMOS管M7的漏极，PMOS管M6的源极接PMOS管M8的漏极，PMOS管M7和M8的源极接PMOS管M0的漏极，PMOS管M5和M6的衬底接偏置电压Vp，该偏置电压Vp由放大器偏置电路中栅漏相连的PMOS管M13的栅压提供；

所述PMOS管M10的源极接电源电压vdd，PMOS管M10的漏极、补偿电容Cc的一端、NMOS管M9的漏极和负载电容C_L的一端相互连接形成一个连接节点，且该连接节点为所述跨导放大器的输出端Vout，PMOS管M10的栅极接NMOS输入管M4的漏极，补偿电容Cc的另一端接PMOS输入管M2的漏极，负载电容C_L的另一端和NMOS管M9的源极接地，NMOS管M9的栅极接NMOS输入管M12的栅极；

所述PMOS管M0和M13的源极接电源电压vdd，PMOS管M0的栅极接PMOS管M13的栅极和漏极，PMOS管M13的漏极接NMOS管M12的漏极，NMOS管M12的栅极接基准电流源Iref的一端以及NMOS管M11的栅极和漏极，NMOS管M11和M12的源极接地，基准电流源Iref的另一端接电源电压vdd。

进一步，所述NMOS输入管M1和M3的沟道长度之比为1：4，所述PMOS管M5和M7的沟道长度之比为1：4。

进一步，所述补偿电容Cc的电容值为2～4pF。

附图说明

图1为传统两级跨导放大器原理图。

图2为传统自偏置共源共栅跨导放大器原理图。

图3为图2自偏置共源共栅结构小信号等效电路示意图。

图4为本发明提供的一种基于自偏置共源共栅结构的跨导放大器原理图。

图5为图4基于自偏置共源共栅结构的跨导放大器小信号等效电路。

图6为图4基于自偏置共源共栅跨导放大器交流特性随补偿电容Cc变化趋势示意图。

图7为图1、图2和图4三种结构交流特性仿真结果对比示意图。

图8为本发明提供的另一种基于自偏置共源共栅结构的跨导放大器原理图。

具体实施方式

为了使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体图示，进一步阐述本发明。

请参考图4所示，本发明提供一种基于自偏置共源共栅结构的跨导放大器，包括PMOS输入管M1、M2、M3和M4构成的自偏置共源共栅输入级结构，NMOS管M5、M6、M7和M8构成的自偏置共源共栅第一级负载结构，NMOS管M9和PMOS管M10构成的第二级共源放大器结构，NMOS管M11、M12和PMOS管M13构成的偏置电路结构，放大器补偿电容C_C，放大器负载电容C_L，基准电流源Iref和提供恒流源功能的PMOS管M0；其中，

所述PMOS输入管M1、M2、M3和M4构成自偏置共源共栅结构，提供较高输出阻抗的同时保持较大的跨导，PMOS管M1和M3串联，PMOS管M2和M4串联，PMOS输入管M1和M2的源极接PMOS管M0的漏极，PMOS输入管M1和M3的栅极接输入信号VIN，PMOS输入管M2和M4的栅极接输入信号VIP，PMOS输入管M1的漏极接PMOS输入管M3的源极，PMOS输入管M2的漏极接PMOS输入管M4的源极，PMOS输入管M3和M4的衬底接偏置电压Vp，该偏置电压Vp由放大器偏置电路中栅漏相连的PMOS管M13的栅压提供；

所述NMOS管M5、M6、M7和M8构成自偏置共源共栅结构提供高的输出阻抗，NMOS管M5和M7串联，NMOS管M6和M8串联，NMOS管M5的栅极和漏极均与NMOS管M6、M7、M8的栅极以及PMOS输入管M3的漏极连接，NMOS管M6的漏极接PMOS输入管M4的漏极，NMOS管M5的源极接NMOS管M7的漏极，NMOS管M6的源极接NMOS管M8的漏极，NMOS管M7和M8的源极接地，NMOS管M5和M6的衬底接偏置电压Vn，该偏置电压Vn由放大器偏置电路中栅漏相连的NMOS管M11的栅压提供；

所述PMOS管M10、M0、M13的源极接电源电压vdd，PMOS管M10的栅极接PMOS管M0和M13的栅极，PMOS管M10的漏极、补偿电容Cc的一端、NMOS管M9的漏极和负载电容C_L的一端相互连接形成一个连接节点，且该连接节点为所述跨导放大器的输出端Vout，补偿电容Cc的另一端接PMOS输入管M2的漏极，负载电容C_L的另一端和NMOS管M9的源极接地，NMOS管M9的栅极接PMOS输入管M4的漏极；

所述PMOS管M13的漏极接NMOS管M12的漏极，NMOS管M12的栅极接基准电流源Iref的一端以及NMOS管M11的栅极和漏极，NMOS管M11和M12的源极接地，基准电流源Iref的另一端接电源电压vdd。

本发明提供的基于自偏置共源共栅结构的跨导放大器，第一级放大器的输入管和负载管均采用了自偏置共源共栅结构，和传统结构相比，明显提高了第一级放大器的输出阻抗，增加了第一级放大器的直流增益；第一级放大器的PMOS管M3和M4以及NMOS管M5和M6的衬底电压由放大器偏置电路提供，不需要外加偏置电压；另外，补偿电容Cc的连接方式，使得放大器的传输函数会产生一个左半平面的零点，可以用这个左半平面的零点来补偿传输函数的第一个非主极点，因此在保持较大相位裕度的同时，大幅度提高了放大器的单位增益带宽，从而实现更高的质量因数。

分析半边电路，将图4中PMOS管M1和M3的沟道宽度均设计成和图1中PMOS管M1的宽度相同，同时将图4中PMOS管M1和M3的沟道长度之和设计成和图1中PMOS管M1的长度相同；另一方面，将图4中NMOS管M5和M7的沟道宽度均设计成和图1中NMOS管M3的宽度相同，同时将图4中NMOS管M5和M7的沟道长度之和设计成和图1中NMOS管M3的长度相同；这样，图1中的输入管M1和负载管M3与图4中的输入管M1和M3以及负载管M5和M7所占版图面积相同。根据对图2所示结构的分析可知，如果合理的分配图4中串联PMOS管M1和M3以及NMOS管M5和M7的沟道长度，图4中放大器的直流增益可表示为：

Gain_[proposed]＝g_m1,2·((g_m3·r_o1·r_o3)||(g_m5·r_o5·r_o7))·g_m9·(r_o9||r_o10)(6)

由(6)式可知，图4所示基于自偏置共源共栅结构的跨导放大器结构的直流增益，明显大于图2所示结构。作为一种合理分配图4中串联PMOS管M1和M3以及NMOS管M5和M7沟道长度的具体实施方式，所述PMOS输入管M1和M3的沟道长度之比为1：4，所述NMOS管M5和M7的沟道长度之比也为1：4。

下面来分析图4所示结构的补偿方式，仍然分析半边电路，图4所示结构的小信号等效电路原理图如图5所示，对其列KCL节点方程如下：

$\left\{\begin{array}{c}\frac{\mathrm{\Δ}Vx}{r_{o1}}+g_{m1}\·\mathrm{\Δ}Vin+\frac{\mathrm{\Δ}Vx-\mathrm{\Δ}Vy}{r_{o3}}-g_{m3}\·(\mathrm{\Δ}Vin-\mathrm{\Δ}Vx)+(\mathrm{\Δ}Vx-\mathrm{\Δ}Vo)\·sCc=0\\ \frac{\mathrm{\Δ}Vy-\mathrm{\Δ}Vx}{r_{o3}}+\frac{\mathrm{\Δ}Vy}{g_{m5}\·r_{o5}\·r_{o7}}+g_{m3}\·(\mathrm{\Δ}Vin-\mathrm{\Δ}Vx)=0\\ (\mathrm{\Δ}Vo-\mathrm{\Δ}Vx)\·sCc+\frac{\mathrm{\Δ}Vo}{r_{o10}}+g_{m9}\·\mathrm{\Δ}Vy+\frac{\mathrm{\Δ}Vo}{r_{o9}}+\mathrm{\Δ}Vo\·sCL=0\end{array}\right.---\left(7\right)$

方程组(7)中，gm₅·r_o5·r_o7为图4所示结构串联结构NMOS管M5和M7的小信号等效输出阻抗，通过对方程组(7)求解可得，图5所示小信号等效电路传输函数存在一个左半平面零点，其表达式为：

$z\≈-k\frac{g_{m3}}{Cc}---\left(8\right)$

其中，在(8)式中，k为常数，由(8)式可知，本发明所示电路结构的传输函数中，存在一个左半平面零点，这个左半平面零点随着补偿电容Cc的增加会向低频移动，其具体变化趋势如图6所示。从图6中可以看到，随着补偿电容Cc的增加，本发明所示电路结构的幅频特性和相频特性均向上翘起，这说明仿真结果和前面的理论推导是符合的。因此可以用这个左半平面零点来补偿传输函数的第一个非主极点，使得本发明所示电路结构可以获得更大的单位增益带宽。

为了进一步验证本发明的上述优点，现以在0.18μmCMOS工艺下，对上述三种结构进行了仔细的设计，并采用相同的输入/输出管和负载管尺寸，补偿电容Cc都取2pF，负载电容都取15pF，最终三种结构的交流特性仿真结果对比图如图7所示；其中，实线代表的是本发明的交流特性仿真结果，虚线代表的是图2结构的交流特性仿真结果，中心线代表的是图1结构的交流特性仿真结果。从图7中可以看出，本发明与传统结构1和2相比，由于第一级的输入管和负载管均采用自偏置共源共栅结构，本发明的直流增(gain)明显提高，同时由于采用的补偿方式产生了一个左半平面零点，单位增益带宽(Unity-gainbandwidth)明显增加，并且能够获得更大的相位裕度(Phasemargin)；换言之，在获得相同单位增益带宽的情况下，本发明需要使用的补偿电容Cc面积更小，更节省面积。

同时，三种结构的基本参数对照结果如下表1所示，从表1所述仿真结果可以看出，本发明所提出的低自偏置跨导放大器结构，和传统的两种结构相比，在功耗相同的情况下，直流增益(DCgain)至少提高26％，单位增益带宽(Unity-gainbandwidth)至少提高140％，质量因数(FOM)至少提高210％。

表1：

Parameter	结构1	结构2	本发明
				Power supply(V)	1.8	1.8	1.8
Technology(μm)	0.18	0.18	0.18
				Capacitive load(pF)	15	15	15
Unity-gain bandwidth(MHz)	56	60	146
				Phase margin(°)	60	63	71
DC gain(dB)	71	76	96
				Power consumption(μW)	720	720	720
FOM(dB.MHz/μW)	5.5	6.3	19.5

作为一种优选实施例，所述补偿电容Cc的电容值为2～4pF，由此可以在不占据太大芯片面积的情况下，实现较好的补偿效果。

图4所示的结构为PMOS管作为输入管的结构，同理可知，针对本发明的所有分析，同样适用于NMOS管作为输入管的情况，其原理图如图8所示。据此，本发明还公开一种采用NMOS管作为输入管的基于自偏置共源共栅结构的跨导放大器，包括NMOS输入管M1、M2、M3和M4构成的自偏置共源共栅输入级结构，PMOS管M5、M6、M7和M8构成的自偏置共源共栅第一级负载结构，NMOS管M9和PMOS管M10构成的第二级共源放大器结构，NMOS管M11、M12和PMOS管M13构成的偏置电路结构，放大器补偿电容C_C，放大器负载电容C_L，基准电流源Iref和提供恒流源功能的PMOS管M0；其中，

所述NMOS输入管M1和M2的源极接地，NMOS输入管M1和M3的栅极接输入信号VIN，NMOS输入管M2和M4的栅极接输入信号VIP，NMOS输入管M1的漏极接NMOS输入管M3的源极，NMOS输入管M2的漏极接NMOS输入管M4的源极，NMOS输入管M3和M4的衬底接偏置电压Vn，该偏置电压Vn由放大器偏置电路中栅漏相连的NMOS管M11的栅压提供；

所述PMOS管M5的栅极和漏极均与PMOS管M6、M7、M8的栅极以及NMOS输入管M3的漏极连接，PMOS管M6的漏极接NMOS输入管M4的漏极，PMOS管M5的源极接PMOS管M7的漏极，PMOS管M6的源极接PMOS管M8的漏极，PMOS管M7和M8的源极接PMOS管M0的漏极，PMOS管M5和M6的衬底接偏置电压Vp，该偏置电压Vp由放大器偏置电路中栅漏相连的PMOS管M13的栅压提供；

所述PMOS管M10的源极接电源电压vdd，PMOS管M10的漏极、补偿电容Cc的一端、NMOS管M9的漏极和负载电容C_L的一端相互连接形成一个连接节点，且该连接节点为所述跨导放大器的输出端Vout，PMOS管M10的栅极接NMOS输入管M4的漏极，补偿电容Cc的另一端接PMOS输入管M2的漏极，负载电容C_L的另一端和NMOS管M9的源极接地，NMOS管M9的栅极接NMOS输入管M12的栅极；

所述PMOS管M0和M13的源极接电源电压vdd，PMOS管M0的栅极接PMOS管M13的栅极和漏极，PMOS管M13的漏极接NMOS管M12的漏极，NMOS管M12的栅极接基准电流源Iref的一端以及NMOS管M11的栅极和漏极，NMOS管M11和M12的源极接地，基准电流源Iref的另一端接电源电压vdd。

作为具体实施例，图8所示的结构除了采用NMOS管作为输入管外，其相应的电路分析与图4所示的结构类似，在此不再赘述。同理，作为一种合理分配图8中串联NMOS管M1和M3以及PMOS管M5和M7沟道长度的具体实施方式，所述PMOS输入管M1和M3的沟道长度之比为1：4，所述NMOS管M5和M7的沟道长度之比为1：4。作为一种优选实施例，所述补偿电容Cc的电容值为2～4pF，由此可以在不占据太大芯片面积的情况下，实现较好的补偿效果。

以上仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构，直接或间接运用在其他相关的技术领域，均同理在本发明的专利保护范围之内。

Claims (6)

1.一种基于自偏置共源共栅结构的跨导放大器，其特征在于，包括PMOS输入管M1、M2、M3和M4构成的自偏置共源共栅输入级结构，NMOS管M5、M6、M7和M8构成的自偏置共源共栅第一级负载结构，NMOS管M9和PMOS管M10构成的第二级共源放大器结构，NMOS管M11、M12和PMOS管M13构成的偏置电路结构，放大器补偿电容C_C，放大器负载电容C_L，基准电流源Iref和提供恒流源功能的PMOS管M0；其中，

所述PMOS输入管M1和M2的源极接PMOS管M0的漏极，PMOS输入管M1和M3的栅极接输入信号VIN，PMOS输入管M2和M4的栅极接输入信号VIP，PMOS输入管M1的漏极接PMOS输入管M3的源极，PMOS输入管M2的漏极接PMOS输入管M4的源极，PMOS输入管M3和M4的衬底接偏置电压Vp，该偏置电压Vp由放大器偏置电路中栅漏相连的PMOS管M13的栅压提供；

所述NMOS管M5的栅极和漏极均与NMOS管M6、M7、M8的栅极以及PMOS输入管M3的漏极连接，NMOS管M6的漏极接PMOS输入管M4的漏极，NMOS管M5的源极接NMOS管M7的漏极，NMOS管M6的源极接NMOS管M8的漏极，NMOS管M7和M8的源极接地，NMOS管M5和M6的衬底接偏置电压Vn，该偏置电压Vn由放大器偏置电路中栅漏相连的NMOS管M11的栅压提供；

所述PMOS管M10、M0、M13的源极接电源电压vdd，PMOS管M10的栅极接PMOS管M0和M13的栅极，PMOS管M10的漏极、补偿电容Cc的一端、NMOS管M9的漏极和负载电容C_L的一端相互连接形成一个连接节点，且该连接节点为所述跨导放大器的输出端Vout，补偿电容Cc的另一端接PMOS输入管M2的漏极，负载电容C_L的另一端和NMOS管M9的源极接地，NMOS管M9的栅极接PMOS输入管M4的漏极；

所述PMOS管M13的漏极接NMOS管M12的漏极，NMOS管M12的栅极接基准电流源Iref的一端以及NMOS管M11的栅极和漏极，NMOS管M11和M12的源极接地，基准电流源Iref的另一端接电源电压vdd。

2.根据权利要求1所述的基于自偏置共源共栅结构的跨导放大器，其特征在于，所述PMOS输入管M1和M3的沟道长度之比为1：4，所述NMOS管M5和M7的沟道长度之比为1：4。

3.根据权利要求1所述的基于自偏置共源共栅结构的跨导放大器，其特征在于，所述补偿电容Cc的电容值为2～4pF。

4.一种基于自偏置共源共栅结构的跨导放大器，其特征在于，包括NMOS输入管M1、M2、M3和M4构成的自偏置共源共栅输入级结构，PMOS管M5、M6、M7和M8构成的自偏置共源共栅第一级负载结构，NMOS管M9和PMOS管M10构成的第二级共源放大器结构，NMOS管M11、M12和PMOS管M13构成的偏置电路结构，放大器补偿电容C_C，放大器负载电容C_L，基准电流源Iref和提供恒流源功能的PMOS管M0；其中，

所述NMOS输入管M1和M2的源极接地，NMOS输入管M1和M3的栅极接输入信号VIN，NMOS输入管M2和M4的栅极接输入信号VIP，NMOS输入管M1的漏极接NMOS输入管M3的源极，NMOS输入管M2的漏极接NMOS输入管M4的源极，NMOS输入管M3和M4的衬底接偏置电压Vn，该偏置电压Vn由放大器偏置电路中栅漏相连的NMOS管M11的栅压提供；

所述PMOS管M5的栅极和漏极均与PMOS管M6、M7、M8的栅极以及NMOS输入管M3的漏极连接，PMOS管M6的漏极接NMOS输入管M4的漏极，PMOS管M5的源极接PMOS管M7的漏极，PMOS管M6的源极接PMOS管M8的漏极，PMOS管M7和M8的源极接PMOS管M0的漏极，PMOS管M5和M6的衬底接偏置电压Vp，该偏置电压Vp由放大器偏置电路中栅漏相连的PMOS管M13的栅压提供；

所述PMOS管M10的源极接电源电压vdd，PMOS管M10的漏极、补偿电容Cc的一端、NMOS管M9的漏极和负载电容C_L的一端相互连接形成一个连接节点，且该连接节点为所述跨导放大器的输出端Vout，PMOS管M10的栅极接NMOS输入管M4的漏极，补偿电容Cc的另一端接PMOS输入管M2的漏极，负载电容C_L的另一端和NMOS管M9的源极接地，NMOS管M9的栅极接NMOS输入管M12的栅极；

所述PMOS管M0和M13的源极接电源电压vdd，PMOS管M0的栅极接PMOS管M13的栅极和漏极，PMOS管M13的漏极接NMOS管M12的漏极，NMOS管M12的栅极接基准电流源Iref的一端以及NMOS管M11的栅极和漏极，NMOS管M11和M12的源极接地，基准电流源Iref的另一端接电源电压vdd。

5.根据权利要求4所述的基于自偏置共源共栅结构的跨导放大器，其特征在于，所述NMOS输入管M1和M3的沟道长度之比为1：4，所述PMOS管M5和M7的沟道长度之比为1：4。

6.根据权利要求4所述的基于自偏置共源共栅结构的跨导放大器，其特征在于，所述补偿电容Cc的电容值为2～4pF。