CN104467714A - 一种运算放大器电路、运算放大器以及包络跟随电源 - Google Patents

一种运算放大器电路、运算放大器以及包络跟随电源 Download PDF

Info

Publication number
CN104467714A
CN104467714A CN201410553066.3A CN201410553066A CN104467714A CN 104467714 A CN104467714 A CN 104467714A CN 201410553066 A CN201410553066 A CN 201410553066A CN 104467714 A CN104467714 A CN 104467714A
Authority
CN
China
Prior art keywords
pipe
grid
drain electrode
source electrode
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410553066.3A
Other languages
English (en)
Other versions
CN104467714B (zh
Inventor
李志强
萧延彬
张雪
张海英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ruili Flat Core Microelectronics Guangzhou Co Ltd
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201410553066.3A priority Critical patent/CN104467714B/zh
Publication of CN104467714A publication Critical patent/CN104467714A/zh
Application granted granted Critical
Publication of CN104467714B publication Critical patent/CN104467714B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本申请公开了一种运算放大器电路，包括：第一级和第二级，第一级包括：第1至第22MOS管、第1、第2电流源以及第1、第2电容，所述第二级包括漏极相连的PMOS管和NMOS管，该运算放大器的输入级采用交叉耦合对式结构，所述交叉耦合对的负载为共源共栅电流镜，使得该运算放大器的I-V曲线为扩展特性，而非普通差分对的限幅特性，从而使得在静态电流较低的条件下，也能获得较高的压摆率。

Description

一种运算放大器电路、运算放大器以及包络跟随电源
技术领域
本申请涉及模拟电路技术领域，更具体的，本申请涉及一种运算放大器电路、运算放大器以及包络跟随电源。
背景技术
由于3G、4G移动通信中射频输出信号高峰均比导致功率放大器(PA)的效率低下，包络跟踪技术主要用于实现通过调制PA的电源波形以提高PA的效率，进而延长电池寿命。目前，使用包络跟踪技术后，使用4G长期演进(LongTerm Evolution，LTE)制式的手机电池寿命得到明显提高。
目前包络跟踪电源主要采用开关级与线性级并联的技术方案。开关级采用PWM控制的DC-DC结构，线性级采用功率运算放大器。输出信号较低频率的部分由开关级供电，而频率较高的部分由功率运放供电。但是该结构要求线性级的运算放大器在静态电流较低时，其压摆率难以满足需求。
如何使得运算放大器在静态电流较低时，也能获得较高的压摆率成为本领域技术人员亟待解决的技术问题之一。
发明内容
有鉴于此，本申请提出一种运算放大器电路，该运算放大器在静态电流较低时，也能获得较高的压摆率。
一种运算放大器电路，包括：第一级和第二级，所述第一级包括输入级和漏极负载，其中：
所述输入级采用交叉耦合对形式，所述交叉耦合对的负载为共源共栅电流镜；
所述漏极负载为共源共栅负载。
优选的，上述运算放大器电路中，所述输入级包括：第1至第16MOS管、第1、第2电流源；
所述漏极负载包括：第17至第22MOS管和第1、第2电容；
所述第二级包括漏极相连的PMOS管和NMOS管；
其中，所述第1、第2MOS管的栅极用于获取输入电源正极电压，所述第1MOS管的漏极接地、源极与所述第5MOS管的源极相连，所述第2MOS管的漏极与第13MOS管的漏极相连、源极与第7MOS管的源极相连；
所述第3、第4MOS管的栅极用于获取输入电源负极电压，所述第3MOS管的源极与第6MOS管的源极相连、漏极与第14MOS管的漏极相连，所述第4MOS管的源极与第8MOS管的源极相连、漏极接地；
所述第5、第6MOS管的栅极与所述第1电流源的输出端相连，所述第5MOS管的漏极、栅极直接相连，所述第6MOS管的漏极与第9MOS管的漏极相连；
所述第7、第8MOS管的栅极与所述第2电流源的输出端相连，所述第7MOS管的漏极与第10MOS管的漏极相连，所述第8MOS管的漏极、栅极直接相连；
所述第9、第10MOS管的栅极通过第1接口与第1浮动电流源相连，所述第9MOS管的源极与第11MOS管的漏极相连，所述第10MOS管的源极与第12MOS管的漏极相连；
所述第11、第12MOS管的源极用于获取工作电压VDD，所述第11MOS管的栅极与所述第9MOS管的漏极相连，所述第12MOS管的栅极与所述第10MOS管的漏极相连；
所述第13、第14MOS管的栅极通过第2接口与第2浮动电流源相连，所述第13MOS管的源极与第15MOS管的漏极相连，所述第14MOS管的源极与第16MOS管的漏极相连；
所述第15、第16MOS管的源极接地，所述第15MOS管的栅极与所述第13MOS管的漏极相连，所述第16MOS管的栅极与第14MOS管的漏极相连；
所述第17MOS管的漏极与第18MOS管的源极相连，所述第17MOS管的源极用于获取工作电压VDD、栅极与所述第12MOS管的栅极相连，所述第18MOS管的漏极与第21MOS管的源极相连、栅极与所述第10MOS管的栅极相连；
所述第19MOS管的源极和第20MOS管的漏极相连，所述第19MOS管的漏极与第22MOS管的源极相连、栅极与所述第14MOS管的栅极相连，所述第20MOS管的源极接地、栅极与所述第16MOS管的栅极相连；
所述第21MOS管的源极与所述第22MOS管的漏极相连、漏极与所述第22MOS管的源极相连，所述第21MOS管的栅极通过第3接口与第3浮动电流源相连，所述第22MOS管的栅极通过第4接口与第4浮动电流源相连；
所述第二级的PMOS管的源极与工作电压VDD相连、栅极与所述第18MOS管的漏极相连、漏极通过第1电容与所述第18MOS管的源极相连；
所述第二级的NMOS管的源极接地、栅极与所述第19MOS管的漏极相连、漏极通过第2电容与所述第19MOS管的源极相连。
优选的，上述运算放大器电路中，所述第1至第4MOS管为PMOS管，所述第5至第22MOS管为NMOS管。
优选的，上述运算放大器电路中，所述第1至第20MOS管为跨导和输出阻抗相同的MOS管。
一种运算放大器，包括上述任意一项公开的运算放大器电路。
一种包络跟随电源，包括上述公开的运算放大器。
参见本申请上述公开的运算放大器电路，所述运算放大器电路输入级的交叉耦合对的负载采用共源共栅电流镜、所述运算放大器电路的漏极负载采用共源共栅负载。由于所述运算放大器的采用共源共栅电流镜，从而使得本申请上述运算放大器的I-V曲线为扩展特性，而非普通差分对运算放大器所呈现的限幅特性，因此，本申请上述实施例公开的运算放大器在静态电流较低的条件下，也能获得较高的压摆率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本申请实施例公开的运算放大器电路的结构图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本申请公开了一种运算放大器电路，包括：第一级和第二级，所述第一级包括输入级和漏极负载，相比于现有技术中的运算放大器电路，所述运算放大器电路的输入级采用交叉耦合对形式，所述交叉耦合对的负载为共源共栅电流镜，所述运算放大器的电路的漏极负载为共源共栅负载。
相对于现有技术中标准的交叉耦合对电路，本申请上述实施例中的运算放大器的输入级采用交叉耦合对，其I-V曲线为扩展特性，而非普通差分对的限幅特性，从而使得在静态电流较低的条件下，也能获得较高的压摆率。同时也使得该运算放大器的增益增加了一个MOS管的本证增益：gm×ro。
本申请还公开了一种具体的运算放大器具体结构，当然，该运算放大器电路的具体结构只是上述实施例中总体方案的一种具体实施方式，本领域技术人员在参见上一实施例公开的技术方案的基础上，能够得到多种具体的放大器电路的实施方式，本实施例中的方案只是其中的一种，具体的，参见图1，本申请实施例公开的运算放大器电路，所述输入级包括：第1至第16MOS管(M1-M16)、第1、第2电流源(I1、I2)；所述漏极负载包括：第17至第22MOS管(M17-M22)和第1、第2电容(C1、C2)；所述第二级包括漏极相连的PMOS管MP和NMOS管MN；
其中，所述第1MOS管M1、第2MOS管的M2栅极用于获取输入电源正极电压Vin+，所述第1MOS管M1的漏极接地、源极与所述第5MOS管M5的源极相连，所述第2MOS管M2的漏极与第13MOS管M13的漏极相连、源极与第7MOS管M7的源极相连；
所述第3MOS管M3、第4MOS管M4的栅极用于获取输入电源负极电压Vin-，所述第3MOS管M3的源极与第6MOS管M6的源极相连、漏极与第14MOS管M14的漏极相连，所述第4MOS管M4的源极与第8MOS管M8的源极相连、漏极接地；
所述第5MOS管M5、第6MOS管M6的栅极与所述第1电流源I1的输出端相连，所述第5MOS管M5的漏极、栅极直接相连，所述第6MOS管M6的漏极与第9MOS管M9的漏极相连；
所述第7MOS管M7、第8MOS管M8的栅极与所述第2电流源I2的输出端相连，所述第7MOS管M7的漏极与第10MOS管M10的漏极相连，所述第8MOS管M8的漏极、栅极直接相连；
所述第9MOS管M9、第10MOS管M10的栅极通过第1接口Vbias1与第1浮动电流源相连，所述第9MOS管M9的源极与第11MOS管M11的漏极相连，所述第10MOS管M10的源极与第12MOS管M12的漏极相连；
所述第11MOS管M11、第12MOS管M12的源极用于获取工作电压VDD，所述第11MOS管M11的栅极与所述第9MOS管M9的漏极相连，所述第12MOS管M12的栅极与所述第10MOS管M10的漏极相连；
所述第13MOS管M13、第14MOS管M14的栅极通过第2接口Vbias2与第2浮动电流源相连，所述第13MOS管M13的源极与第15MOS管M15的漏极相连，所述第14MOS管M14的源极与第16MOS管M16的漏极相连；
所述第15MOS管M15、第16MOS管M16的源极接地，所述第15MOS管M15的栅极与所述第13MOS管M16的漏极相连，所述第16MOS管M16的栅极与第14MOS管M14的漏极相连；
所述第17MOS管M17的漏极与第18MOS管M18的源极相连，所述第17MOS管M17的源极用于获取工作电压VDD、栅极与所述第12MOS管M12的栅极相连，所述第18MOS管M18的漏极与第21MOS管M21的源极相连、栅极与所述第10MOS管M10的栅极相连；
所述第19MOS管M19的源极和第20MOS管M20的漏极相连，所述第19MOS管M19的漏极与第22MOS管M22的源极相连、栅极与所述第14MOS管M14的栅极相连，所述第20MOS管M20的源极接地、栅极与所述第16MOS管M16的栅极相连；
所述第21MOS管M21的源极与所述第22MOS管M22的漏极相连、漏极与所述第22MOS管M22的源极相连，所述第21MOS管M21的栅极通过第3接口Vbias3与第3浮动电流源相连，所述第22MOS管M22的栅极通过第4接口Vbias4与第4浮动电流源相连；
所述第二级的PMOS管MP的源极与工作电压VDD相连、栅极与所述第18MOS管M18的漏极相连、漏极通过第1电容C1与所述第18MOS管M18的源极相连；
所述第二级的NMOS管MN的源极接地、栅极与所述第19MOS管M19的漏极相连、漏极通过第2电容C2与所述第19MOS管M19的源极相连。
参见本申请上述实施例中的技术方案可见，1、本申请上述实施例中的运算放大器的输入级(M1-M16)采用交叉耦合对，其I-V曲线为扩展特性，而非普通差分对的限幅特性，从而使得在静态电流较低的条件下，也能获得较高的压摆率。2、该运算放大器的输入级负载为共源共栅电流镜(M9-M22)，所述共源共栅管M9-M10、M13-M14、M18-M19的使用，使得该运算放大器的增益增加了一个gm*ro(即MOS管的本征增益)。3、所述共源共栅管M18-M19的使用使该运算放大器在高频信号下，偿电容C1(第一电容)和补偿电容C2(第二电容)相当于短路，因此所述第二级的PMOS管MP与第18MOS管M18、所述NMOS管MN与第19 MOS管M19构成并联负反馈，降低了输出阻抗，间接增加了输出相关的次主极点的频率，因此使得该运放的高速特性明显提高。4、由于第21MOS管M21、第22MOS管M22各自的栅极电压以及第21MOS管M21、第22MOS管M22的静态电流是设计时给定的，则根据MOS管的I-V特性PMOS管MP和NMOS管MN的栅极电压也是给定的，因此该运放的输出级电流也是固定的，运放输出级电流的固定可以提高芯片的一致性。
同时参见本申请上述运算放大器电路，由于所述第21MOS管的栅极通过第3接口Vbias3与第3浮动电流源相连，所述第22MOS管的栅极通过第4接口Vbias4与第4浮动电流源相连，可有效避免该运算放大器第二级的MP管和MN管在大电流输出时出现一个导通而另一个关断的情况，以及MOS管开关过程中导电沟道建立与消失过程中释放、吸收电荷所导致的失真。
可以理解的是，为了使得本申请上述实施例中的运算放大器的输入电压的输入范围最大化，本申请上述实施例中的所述第1至第4MOS管(M1-M4)可为PMOS管。此时所述运算放大器的输入电压最低可以为地电压，所述第5至第22MOS管(M5-M22)为NMOS管。
可以理解的是，本申请上述第1至第20MOS管(M1-M20)的跨导和输出阻抗可以相同，此时，该运算放大器的第一级增益为gm 2×ro 2。
可以理解的是，针对于上述运算放大器电路，本申请公开了一种应用上述任意一项公开的运算放大器电路的运算放大器，所述运算放大器电路的各个器件封装为一整体。
当然，本申请还公开了一种应用上述运算放大器的包络跟随电源，该包络跟随电源相较于现有技术中的包络跟随电源而言，具有更高的压摆率。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (6)

1.一种运算放大器电路，包括：第一级和第二级，所述第一级包括输入级和漏极负载，其特征在于：
所述输入级采用交叉耦合对形式，所述交叉耦合对的负载为共源共栅电流镜；
所述漏极负载为共源共栅负载。
2.根据权利要求1所述的运算放大器电路，其特征在于，所述输入级包括：第1至第16MOS管、第1、第2电流源；
所述漏极负载包括：第17至第22MOS管和第1、第2电容；
所述第二级包括漏极相连的PMOS管和NMOS管；
其中，所述第1、第2MOS管的栅极用于获取输入电源正极电压，所述第1MOS管的漏极接地、源极与所述第5MOS管的源极相连，所述第2MOS管的漏极与第13MOS管的漏极相连、源极与第7MOS管的源极相连；
所述第3、第4MOS管的栅极用于获取输入电源负极电压，所述第3MOS管的源极与第6MOS管的源极相连、漏极与第14MOS管的漏极相连，所述第4MOS管的源极与第8MOS管的源极相连、漏极接地；
所述第5、第6MOS管的栅极与所述第1电流源的输出端相连，所述第5MOS管的漏极、栅极直接相连，所述第6MOS管的漏极与第9MOS管的漏极相连；
所述第7、第8MOS管的栅极与所述第2电流源的输出端相连，所述第7MOS管的漏极与第10MOS管的漏极相连，所述第8MOS管的漏极、栅极直接相连；
所述第9、第10MOS管的栅极通过第1接口与第1浮动电流源相连，所述第9MOS管的源极与第11MOS管的漏极相连，所述第10MOS管的源极与第12MOS管的漏极相连；
所述第11、第12MOS管的源极用于获取工作电压VDD，所述第11MOS管的栅极与所述第9MOS管的漏极相连，所述第12MOS管的栅极与所述第10MOS管的漏极相连；
所述第13、第14MOS管的栅极通过第2接口与第2浮动电流源相连，所述第13MOS管的源极与第15MOS管的漏极相连，所述第14MOS管的源极与第16MOS管的漏极相连；
所述第15、第16MOS管的源极接地，所述第15MOS管的栅极与所述第13MOS管的漏极相连，所述第16MOS管的栅极与第14MOS管的漏极相连；
所述第17MOS管的漏极与第18MOS管的源极相连，所述第17MOS管的源极用于获取工作电压VDD、栅极与所述第12MOS管的栅极相连，所述第18MOS管的漏极与第21MOS管的源极相连、栅极与所述第10MOS管的栅极相连；
所述第19MOS管的源极和第20MOS管的漏极相连，所述第19MOS管的漏极与第22MOS管的源极相连、栅极与所述第14MOS管的栅极相连，所述第20MOS管的源极接地、栅极与所述第16MOS管的栅极相连；
所述第21MOS管的源极与所述第22MOS管的漏极相连、漏极与所述第22MOS管的源极相连，所述第21MOS管的栅极通过第3接口与第3浮动电流源相连，所述第22MOS管的栅极通过第4接口与第4浮动电流源相连；
所述PMOS管的源极与工作电压VDD相连、栅极与所述第18MOS管的漏极相连、漏极通过第1电容与所述第18MOS管的源极相连；
所述NMOS管的源极接地、栅极与所述第19MOS管的漏极相连、漏极通过第2电容与所述第19MOS管的源极相连。
3.根据权利要求2所述的运算放大器电路，其特征在于，所述第1至第4MOS管为PMOS管，所述第5至第22MOS管为NMOS管。
4.根据权利要求3所述的运算放大器电路，其特征在于，所述第1至第20MOS管的跨导和输出阻抗相同的MOS管。
5.一种运算放大器，其特征在于，包括权利要求1-4任意一项公开的运算放大器电路。
6.一种包络跟随电源，其特征在于，包括权利要求5所述的运算放大器。
CN201410553066.3A 2014-10-17 2014-10-17 一种运算放大器电路、运算放大器以及包络跟随电源 Active CN104467714B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410553066.3A CN104467714B (zh) 2014-10-17 2014-10-17 一种运算放大器电路、运算放大器以及包络跟随电源

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410553066.3A CN104467714B (zh) 2014-10-17 2014-10-17 一种运算放大器电路、运算放大器以及包络跟随电源

Publications (2)

Publication Number Publication Date
CN104467714A true CN104467714A (zh) 2015-03-25
CN104467714B CN104467714B (zh) 2017-09-29

Family

ID=52913203

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410553066.3A Active CN104467714B (zh) 2014-10-17 2014-10-17 一种运算放大器电路、运算放大器以及包络跟随电源

Country Status (1)

Country Link
CN (1) CN104467714B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106026937A (zh) * 2016-06-06 2016-10-12 京东方科技集团股份有限公司 两级运算放大器
CN108336981A (zh) * 2018-03-07 2018-07-27 马彪 摆率增强运算跨导放大器
CN108768327A (zh) * 2018-05-30 2018-11-06 湖南国科微电子股份有限公司 运算放大器
CN113870788A (zh) * 2021-10-08 2021-12-31 晟合微电子(肇庆)有限公司 摆率增强电路、通道放大器及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090322429A1 (en) * 2008-06-25 2009-12-31 Texas Instruments Incorporated Variable gain current input amplifier and method
CN101860334A (zh) * 2010-06-17 2010-10-13 复旦大学 一种分隔直流交流通路的循环电流跨导运算放大器
CN103684299A (zh) * 2013-12-31 2014-03-26 苏州市职业大学 一种衬底驱动低电压低功耗运算放大器
CN103762947A (zh) * 2014-01-13 2014-04-30 东南大学 一种交叉耦合输入的低噪声跨导放大器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090322429A1 (en) * 2008-06-25 2009-12-31 Texas Instruments Incorporated Variable gain current input amplifier and method
CN101860334A (zh) * 2010-06-17 2010-10-13 复旦大学 一种分隔直流交流通路的循环电流跨导运算放大器
CN103684299A (zh) * 2013-12-31 2014-03-26 苏州市职业大学 一种衬底驱动低电压低功耗运算放大器
CN103762947A (zh) * 2014-01-13 2014-04-30 东南大学 一种交叉耦合输入的低噪声跨导放大器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
吴金等: "一种低功耗大摆率Class-AB OTA电路设计", 《东南大学学报(自然科学版)》 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106026937A (zh) * 2016-06-06 2016-10-12 京东方科技集团股份有限公司 两级运算放大器
US10404220B2 (en) 2016-06-06 2019-09-03 Boe Technology Group Co., Ltd. Two-stage operational amplifier
CN106026937B (zh) * 2016-06-06 2019-11-26 京东方科技集团股份有限公司 两级运算放大器
CN108336981A (zh) * 2018-03-07 2018-07-27 马彪 摆率增强运算跨导放大器
CN108768327A (zh) * 2018-05-30 2018-11-06 湖南国科微电子股份有限公司 运算放大器
CN113870788A (zh) * 2021-10-08 2021-12-31 晟合微电子(肇庆)有限公司 摆率增强电路、通道放大器及显示装置

Also Published As

Publication number Publication date
CN104467714B (zh) 2017-09-29

Similar Documents

Publication Publication Date Title
CN101697478B (zh) 一种全差分e类功率放大器
CN106330109B (zh) 共源共栅放大电路及功率放大器
CN104467714A (zh) 一种运算放大器电路、运算放大器以及包络跟随电源
CN109274340B (zh) 一种宽带限幅放大器电路
CN103780213A (zh) 一种多级运算放大器
CN105207630B (zh) 一种电流复用高线性度的跨导放大器结构
CN106230392A (zh) 一种偏置节点自适应的高线性包络跟踪功率放大器
CN101166013A (zh) 使用基体-源极交叉耦合的差分放大器
KR101498787B1 (ko) 전력 증폭기
CN104601123A (zh) 用于驱动大负载电容的低功耗三级运算放大器
CN101562449A (zh) 一种基于mos电流模逻辑的高速电流开关驱动器
CN113746442B (zh) 一种低电压高线性共源共栅放大器
CN101938256A (zh) 全集成双频带可配置射频功率放大器
US20140266390A1 (en) Transconductance circuit and frequency mixer
CN108599730B (zh) 一种基于紧凑型谐振器的高效率f类堆叠功率放大器
CN103916089B (zh) 一种射频功率放大器及其工作方法
CN206164477U (zh) 电流复用型高频放大器电路
CN101662261A (zh) 一种高线性度折叠混频器
CN104617890A (zh) 调整射频放大器线性度的电路设计
Yoon et al. A fully-integrated dual-mode tunable CMOS RF power amplifier with enhanced low-power efficiency
CN203180852U (zh) 一种集成功率放大器级间信号耦合电路
EP3607657B1 (en) Wideband power amplifier arrangement
CN104506151A (zh) 一种用于医疗电子的运算放大器
Ren et al. A novel stacked class-E-like power amplifier with dual drain output power technique in 0.18 um RFSOI CMOS technology
CN103475322A (zh) 一种输出放大器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20201225

Address after: 510000 601, building a, 136 Kaiyuan Avenue, Huangpu District, Guangzhou City, Guangdong Province

Patentee after: AoXin integrated circuit technology (Guangdong) Co.,Ltd.

Address before: 100029 Beijing city Chaoyang District Beitucheng West Road No. 3

Patentee before: Institute of Microelectronics of the Chinese Academy of Sciences

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220506

Address after: 510000 room 710, Jianshe building, No. 348, Kaifa Avenue, Huangpu District, Guangzhou, Guangdong

Patentee after: Ruili flat core Microelectronics (Guangzhou) Co.,Ltd.

Address before: 510000 601, building a, 136 Kaiyuan Avenue, Huangpu District, Guangzhou City, Guangdong Province

Patentee before: AoXin integrated circuit technology (Guangdong) Co.,Ltd.