CN203180852U

CN203180852U - 一种集成功率放大器级间信号耦合电路

Info

Publication number: CN203180852U
Application number: CN 201320031005
Authority: CN
Inventors: 任军; 张立国
Original assignee: Nationz Technologies Inc
Current assignee: Nationz Technologies Inc
Priority date: 2013-01-21
Filing date: 2013-01-21
Publication date: 2013-09-04
Anticipated expiration: 2023-01-21

Abstract

本实用新型公开了一种集成功率放大器级间信号耦合电路。其采用变压器耦合，包括：第一级放大器、第一变压器、第二级放大器，第一变压器连接在第一级放大器的输出端与第二级放大器的输入端之间。通过上述方式，本实用新型的集成功率放大器级间信号耦合电路通过第一变压器实现信号耦合，可以节省芯片面积、降低成本。

Description

一种集成功率放大器级间信号耦合电路

技术领域

本实用新型涉及无线通信技术领域，特别是涉及一种集成功率放大器级间信号耦合电路。

背景技术

在无线通信系统中，集成功率放大器（Power Amplifier，PA）作为发射机的最后一级模块，对其功率增益和输出功率有一定的要求。为了满足应用要求，集成PA通常采用多级放大器级联的架构来实现高增益，并且由于各个放大级工作在各自偏置电压下，因此现有集成PA的各级之间采用电容耦合的方式来隔离直流工作点，如图1所示。图1只是现有集成PA级间耦合的示意图，其采用的是金属氧化物半导体（MetalOxide Semiconductor，MOS）器件和单端输入单端输出Cascode架构，但其原理同样适用于双极结型晶体管（Bipolar Junction Transistor，BJT）器件、差分输入差分输出架构和无级联共栅（Cascode）管架构。

现有的集成PA的最后一级放大器为了实现较大的输出功率和较高的输出功率效率，最后一级的有源器件尺寸会非常大，如图1中的MOS管M3管尺寸很大，导致最后一级的输入电容会非常大。此外，图1中的电容C2将占用很大的芯片面积，增加了成本。

实用新型内容

本实用新型主要解决的技术问题是提供一种集成功率放大器级间信号耦合电路，可以节省芯片面积、降低成本。

为解决上述技术问题，本实用新型采用的一个技术方案是提供一种集成功率放大器级间信号耦合电路，包括：第一级放大器、第一变压器以及第二级放大器，第一变压器连接在第一级放大器的输出端与第二级放大器的输入端之间，通过第一变压器实现信号耦合。

其中，第一变压器包括：第一初级线圈，与第一级放大器的输出端连接；第一次级线圈，与第二级放大器的输入端连接。

其中，第一级放大器包括电容、第一MOS管以及第二MOS管，电容一端与第一MOS管的栅极连接，另一端与信号输入端连接，第一MOS管漏极与第二MOS管源极连接，第一MOS管的源极接地，第二MOS管漏极为第一级放大器的输出端，信号输入端为第一级放大器的输入端。

其中，第二级放大器包括第三MOS管、第四MOS管以及电感，第三MOS管漏极与第四MOS管源极连接，第三MOS管的源极接地，第四MOS管的源极与电感的一端连接，电感的另一端与第一参考电压连接，第三MOS管的栅极为第二级放大器的输入端。

其中，第一初级线圈的异名端与第二MOS管漏极连接，第一初级线圈的同名端与第一参考电压连接，第一次级线圈的异名端与第三MOS管的偏置电压连接，第一次级线圈的同名端与第三MOS管的栅极连接。

本实用新型采用的另一个技术方案是第一级放大器包括第二变压器、第一MOS管以及第二MOS管，第一MOS管漏极与第二MOS管源极连接，第一MOS管的源极接地，第二MOS管漏极为第一级放大器的输出端，第一MOS管的栅极为第一级放大器的输入端，第二变压器连接在信号输入端与第一MOS管的栅极之间。

其中，第二变压器包括：第二初级线圈，与信号输入端连接；第二次级线圈，与第一MOS管的栅极连接。

其中，第二初级线圈的同名端与第二参考电压连接，第二初级线圈的异名端与信号输入端连接，第二次级线圈的同名端与第一MOS管的栅极连接，第二次级线圈的异名端与第一MOS管的偏置电压连接。

本实用新型采用的另一个技术方案是第一级放大器包括第三变压器、第五MOS管、第六MOS管、第七MOS管以及第八MOS管，第三变压器的初级线圈的同名端与信号输入端连接，第三变压器的初级线圈的异名端接地，第五MOS管的栅极与第三变压器的次级线圈的同名端连接，第六MOS管的栅极与第三变压器的次级线圈的异名端连接，第五MOS管和第六MOS管的源极接地，第五MOS管的漏极与第七MOS管的源极连接，第六MOS管的漏极与第八MOS管的源极连接，第七MOS管和第八MOS管的漏极为第一放大器的输出端，第七MOS管的漏极与第一初级线圈的同名端连接，第八MOS管的漏极与第一初级线圈的异名端连接。

第二级放大器包括第四变压器、第九MOS管、第十MOS管、第十一MOS管以及第十二MOS管，第九MOS管和第十MOS管的栅极为第二放大器的输入端，第九MOS管的栅极与第一次级线圈的同名端连接，第十MOS管与第一次级线圈的异名端连接，第九MOS管和第十MOS管的源极接地，第九MOS管的漏极与第十一MOS管的源极连接，第十MOS管的漏极与第十二MOS管的源极连接，第十一MOS管的漏极与第四变压器初级线圈的同名端连接，第十一MOS管的漏极与第四变压器初级线圈的异名端连接，第四变压器次级线圈的异名端接地，第四变压器次级线圈的同名端为第二级放大器的信号输出端。

本实用新型的有益效果是：区别于现有技术的情况，本实用新型的集成功率放大器间信号耦合电路通过第一变压器实现信号耦合，可以节省芯片面积、降低芯片成本。

附图说明

图1是现有集成功率放大器示意图；

图2是本实用新型第一实施例的集成功率放大器电路示意图；

图3是本实用新型第二实施例的集成功率放大器电路示意图；

图4是本实用新型第三实施例的集成功率放大器电路示意图

具体实施方式

请参见图2，图2是本实用新型第一实施例的集成功率放大器电路示意图。如图2所示，本实施例的集成功率放大器电路10包括：第一级放大器11、第一变压器13以及第二级放大器12，第一变压器13连接在第一级放大器11的输出端与第二级放大器12的输入端之间，通过第一变压器13实现信号耦合。

在本实施例中，第一变压器13包括第一初级线圈130以及第一次级线圈131。其中，第一初级线圈130与第一级放大器11的输出端连接，第一次级线圈131与第二级放大器12的输入端连接。

在本实施例中，第一级放大器11包括电容102、第一MOS管110以及第二MOS管111。电容102一端与第一MOS管110的栅极连接，另一端与信号输入端101连接，第一MOS管110的漏极与第二MOS管111的源极连接，第一MOS管110的源极接地，第二MOS管111的漏极为第一级放大器11的输出端，信号输入端101为第一级放大器11的输入端。

在本实施例中，第二级放大器12包括第三MOS管120、第四MOS管121以及电感122。第三MOS管120的漏极与第四MOS管121的源极连接，第三MOS管120的源极接地，第四MOS管121的源极通过电感122与第一参考电压VDD连接，第三MOS管120的栅极为第二级放大器12的输入端。

在本实施例中，第一初级线圈130的异名端132与第二MOS管111的漏极连接，第一初级线圈130的同名端133与第一参考电压VDD连接，第一次级线圈131的异名端135与第三MOS管120的偏置电压V1连接，第一次级线圈131的同名端134与第三MOS管120的栅极连接。

在本实施例中，集成功率放大器电路10还包括：第一电阻103、第二电阻104以及匹配网络105。第一MOS管110的栅极通过第一电阻103与第一MOS管110的偏置电压V2连接，第四MOS管121的漏极依次经过匹配网络105和第二电阻104接地。

以下详细说明本实施例的集成功率放大器电路10的工作原理：

第一级放大器11的信号通过第一变压器13的第一初级线圈130，然后通过互感的方式耦合到第一变压器13的第一次级线圈131，第一次级线圈131的同名端134接第三MOS管120的输入端，第一次级线圈131的异名端135接第三MOS管120的偏置电压V1，由此将信号传递到了第二级放大器12的输入端，实现了级间的信号耦合。这种耦合架构一方面省去了的大电容，另一方面片上变压器的面积与片上电感近似，因此可以节省不少面积，并消除了采用耦合电容带来的工艺上的寄生电容影响。

在本发明的其他实施例中，本领域的普通技术人员完全可以用BJT器件、差分输入差分输出架构和无Cascode管架构代替本实施例中的MOS器件和单端输入单端输出Cascode架构来实现相同的功能。

请参见图3，图3是本实用新型第二实施例的集成功率放大器电路示意图。本实施例将片上变压器耦合方式应用在第一级放大器输入端，其在第一实施例所揭示的集成功率放大器电路10的基础上进行详细描述。如图3所示，第一级放大器21包括第二变压器22、第一MOS管210以及第二MOS管211，其中，第二变压器22包括第二初级线圈220和第二次级线圈221。第一MOS管210漏极与第二MOS管211源极连接，第一MOS管210的源极接地，第二MOS管211漏极为第一级放大器21的输出端，第二初级线圈220的同名端223与第二参考电压GND连接，第二初级线圈220的异名端222与信号输入端201连接，第二次级线圈221的同名端224与第一MOS管210的栅极连接，第二次级线圈221的异名端225与第一MOS管210的偏置电压V2连接。本实施例其它部分与第一实施例相同，在此不在赘述。

请参见图4，图4是本实用新型第三实施例的集成功率放大器电路示意图。本实施例将片上变压器耦合方式应用于差分输入差分输出架构中。如图4所示，本实施例的集成功率放大器电路30包括：第一级放大器31、第一变压器33以及第二级放大器32，第一变压器33连接在第一级放大器31的输出端与第二级放大器32的输入端之间，通过第一变压器33实现信号耦合。

在本实施例中，第一级放大器31包括第三变压器314、第五MOS管310、第六MOS管311、第七MOS管312以及第八MOS管313，第三变压器314的初级线圈315的同名端318与信号输入端34连接，第三变压器314的初级线圈315的异名端317接地，第五MOS管310的栅极与第三变压器314的次级线圈316的同名端319连接，第六MOS管311的栅极与第三变压器314的次级线圈316的异名端3110连接，第五MOS管310和第六MOS管311的源极接地，第五MOS管310的漏极与第七MOS管312的源极连接，第六MOS管311的漏极与第八MOS管313的源极连接，第七MOS管312和第八MOS管313的漏极为第一放大器31的输出端，第七MOS管312的漏极与第一初级线圈330的同名端333连接，第八MOS管313的漏极与第一初级线圈330的异名端332连接。

在本实施例中，第二级放大器32包括第四变压器324、第九MOS管320、第十MOS管321、第十一MOS管322以及第十二MOS管323，第九MOS管320和第十MOS管321的栅极为第二放大器32的输入端，第九MOS管320的栅极与第一次级线圈331的同名端334连接，第十MOS管321与第一次级线圈331的异名端335连接，第九MOS管320和第十MOS管321的源极接地，第九MOS管320的漏极与第十一MOS管322的源极连接，第十MOS管321的漏极与第十二MOS管323的源极连接，第十一MOS管322的漏极与第四变压器324初级线圈324的同名端328连接，第十二MOS管323的漏极与第四变压器324初级线圈325的异名端327连接，第四变压器324次级线圈326的异名端3210接地，第四变压器324次级线圈326的同名端329为第二级放大器32的输出端。

在本实施例中，第一变压器33次级线圈331中间有抽头，连接第五MOS管310和第六MOS管311的偏置电压V2。第三变压器314初级线圈315和次级线圈316中间都有抽头，其中，第三变压器314初级线圈315中间的抽头连接第一参考电压VDD，第三变压器314次级线圈316中间的抽头连接第九MOS管320和第十MOS管321的偏置电压V1。第四变压器324初级线圈325中间有抽头，连接第一参考电压VDD。

在本实施例中，集成功率放大器电路30还包括：第二电阻36、以及匹配网络35。第四变压器324次级线圈326的同名端329依次经过匹配网络35和第二电阻36接地。

以下详细说明本实施例的集成功率放大器电路30的工作原理：

信号输入端34的信号输入第三变压器314初级线圈315，然后通过互感的方式耦合到第三变压器314次级线圈316，第三变压器31次级线圈316的同名端连接第五MOS管310栅极，第三变压器314次级线圈316的异名端连接第六MOS管311栅极，由此将信号传递到了第五MOS管310栅极和第六MOS管311栅极组成的输入端，实现了信号的单端转差分功能。第七MOS管312和第八MOS管313的漏极为第一放大器31的输出端经第一变压器33的初级线圈330通过互感的方式将信号耦合到第一变压器33的次级线圈331，即第二级放大器32的输入端。第十一MOS管322的漏极和第十二MOS管323的漏极组成的输出端经第四变压器324初级线圈325通过互感的方式将信号耦合到第四变压器324次级线圈326，实现了差分转单端的功能。这种耦合架构一方面省去了的大电容，另一方面片上变压器的面积与片上电感近似，因此可以节省不少面积，并消除了采用耦合电容带来的工艺上的寄生电容影响。

值得注意的是，第一变压器13、第二变压器22、第三变压器314和第四变压器324可以通过CMOS、砷化镓（GaAs）、BJT、硅锗双极互补金属氧化半导体（SiGe BiCMOS）工艺以及集成无源器件（integratedproduct development，IPD）工艺实现的片上变压器。

综上所述，本实用新型的第一级放大器输入端、第一级放大器和第二级放大器之间以及第二级放大器输出端通过变压器实现信号耦合，可以节省芯片面积、降低芯片成本。

以上所述仅为本实用新型的实施例，并非因此限制本实用新型的专利范围，凡是利用本实用新型说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本实用新型的专利保护范围内。

Claims

1.一种集成功率放大器级间信号耦合电路，其特征在于，所述电路包括：第一级放大器、第一变压器以及第二级放大器，所述第一变压器连接在所述第一级放大器的输出端与所述第二级放大器的输入端之间，所述第一级放大器和所述第二级放大器通过所述第一变压器实现信号耦合。

2.根据权利要求1所述的电路，其特征在于，所述第一变压器包括：

第一初级线圈，与所述第一级放大器的输出端连接；

第一次级线圈，与所述第二级放大器的输入端连接。

3.根据权利要求2所述的电路，其特征在于，所述第一级放大器包括电容、第一MOS管以及第二MOS管，所述电容一端与所述第一MOS管的栅极连接，另一端与信号输入端连接，所述第一MOS管漏极与所述第二MOS管源极连接，所述第一MOS管的源极接地，所述第二MOS管漏极为所述第一级放大器的输出端，所述信号输入端为所述第一级放大器的输入端。

4.根据权利要求3所述的电路，其特征在于，所述第二级放大器包括第三MOS管、第四MOS管以及电感，所述第三MOS管漏极与所述第四MOS管源极连接，所述第三MOS管的源极接地，所述第四MOS管的源极与所述电感的一端连接，所述电感的另一端与第一参考电压连接，所述第三MOS管的栅极为所述第二级放大器的输入端。

5.根据权利要求4所述的电路，其特征在于，所述第一初级线圈的异名端与所述第二MOS管漏极连接，所述第一初级线圈的同名端与所述第一参考电压连接，所述第一次级线圈的异名端与所述第三MOS管的偏置电压连接，所述第一次级线圈的同名端与所述第三MOS管的栅极连接。

6.根据权利要求2所述的电路，其特征在于，所述第一级放大器包括第二变压器、第一MOS管以及第二MOS管，所述第一MOS管漏极与所述第二MOS管源极连接，所述第一MOS管的源极接地，所述第二MOS管漏极为所述第一级放大器的输出端，所述第二变压器连接在所述信号输入端与所述第一MOS管的栅极之间。

7.根据权利要求6所述的电路，其特征在于，所述第二变压器包括：

第二初级线圈，与所述信号输入端连接；

第二次级线圈，与所述第一MOS管的栅极连接。

8.根据权利要求7所述的电路，其特征在于，所述第二初级线圈的同名端与第二参考电压连接，所述第二初级线圈的异名端与所述信号输入端连接，所述第二次级线圈的同名端与所述第一MOS管的栅极连接，所述第二次级线圈的异名端与所述第一MOS管的偏置电压连接。

9.根据权利要求2所述的电路，其特征在于，所述第一级放大器包括第三变压器、第五MOS管、第六MOS管、第七MOS管以及第八MOS管，所述第三变压器的初级线圈的同名端与信号输入端连接，所述第三变压器的初级线圈的异名端接地，所述第五MOS管的栅极与所述第三变压器的次级线圈的同名端连接，所述第六MOS管的栅极与所述第三变压器的次级线圈的异名端连接，所述第五MOS管和所述第六MOS管的源极接地，所述第五MOS管的漏极与所述第七MOS管的源极连接，所述第六MOS管的漏极与所述第八MOS管的源极连接，所述第七MOS管和所述第八MOS管的漏极为所述第一放大器的输出端，所述第七MOS管的漏极与所述第一初级线圈的同名端连接，所述第八MOS管的漏极与所述第一初级线圈的异名端连接。

10.根据权利要求1所述的电路，其特征在于，所述第二级放大器包括第四变压器、第九MOS管、第十MOS管、第十一MOS管以及第十二MOS管，所述第九MOS管和所述第十MOS管的栅极为所述第二放大器的输入端，所述第九MOS管的栅极与所述第一次级线圈的同名端连接，所述第十MOS管与所述第一次级线圈的异名端连接，所述第九MOS管和所述第十MOS管的源极接地，所述第九MOS管的漏极与所述第十一MOS管的源极连接，所述第十MOS管的漏极与所述第十二MOS管的源极连接，所述第十一MOS管的漏极与所述第四变压器初级线圈的同名端连接，所述第十二MOS管的漏极与所述第四变压器初级线圈的异名端连接，所述第四变压器次级线圈的异名端接地，所述第四变压器次级线圈的同名端为所述第二级放大器的输出端。