CN103780213A - 一种多级运算放大器 - Google Patents

Abstract

本发明涉及放大器技术领域，具体涉及一种采用多路径单密勒电容频率补偿方法的多级运算放大器，包括：第一级放大器、第二级放大器、第三级放大器、密勒补偿电容和前馈跨导放大器；所述第一级放大器、第二级放大器和第三级放大器依次串联；所述密勒补偿电容的一端与所述第一级放大器的输出端相连，另一端与所述第三级放大器的输出端相连；所述前馈跨导放大器的输入端与所述第一级放大器的输入端相连，所述前馈跨导放大器的输出端与所述第二级放大器的输出端相连。本发明提供的多级运算放大器只采用一个密勒补偿电容，可以大大节省芯片面积，降低功耗；且前馈跨导放大器的引入消除了第一非主极点带来的影响，进一步增大了运放的带宽，提高了稳定性。

Description

一种多级运算放大器

技术领域

本发明涉及放大器技术领域，具体涉及一种采用多路径单密勒电容频率补偿方法的多级运算放大器。 

背景技术

随着CMOS工艺特征尺寸的不断减小，芯片供电电压的不断降低，传统的单级共源共栅放大器已经不能满足目前低功耗、便携式电子产品对放大器高增益、大带宽和低功耗的要求，必须级联三级或者三级以上的单级放大器才能实现高增益的要求。与此同时，当多级运算放大器需要驱动大负载电容时，如何实现大带宽、低功耗和小面积的要求，需要研究多级运算放大器的频率补偿方法。 

目前，常用的多级运算放大器频率补偿方法为嵌套式密勒电容补偿方法（Nested Miller Compensation，NMC）。NMC技术是两级运放密勒电容频率补偿方法的扩展，密勒补偿电容的大小与负载电容成正比，在驱动大负载电容时，要求两个密勒电容C_m1和C_m2都要很大，才能保证运放的稳定性，这样做的代价是不仅增大了芯片面积，还降低了运放带宽。因此，NMC技术在驱动大负载电容时，很难实现大带宽和节省芯片面积的要求。 

发明内容

本发明的目的在于提供一种能够充分增大带宽、降低功耗，又能节省芯片面积的多级运算放大器。 

为了达到上述目的，本发明采用的技术方案为： 

一种多级运算放大器，包括：第一级放大器、第二级放大器、第三级放大 器、密勒补偿电容和前馈跨导放大器；所述第一级放大器、第二级放大器和第三级放大器依次串联，用于将从所述第一级放大器的输入端输入的信号进行放大；所述密勒补偿电容的一端与所述第一级放大器的输出端相连，另一端与所述第三级放大器的输出端相连，形成前馈通路，用于将所述运算放大器输出节点的一个非主极点与主极点进行分离；所述前馈跨导放大器的输入端与所述第一级放大器的输入端相连，所述前馈跨导放大器的输出端与所述第二级放大器的输出端相连，形成另一个前馈通路，用于产生一个左半平面零点，与所述运算放大器的另一个非主极点进行抵消。 

进一步地，所述第一级放大器包括：由第一PMOS晶体管M₁₁、第二PMOS晶体管M₁₂、第三PMOS晶体管M₁₃和第四PMOS晶体管M₁₄构成的共源共栅差分输入级，由第一NMOS晶体管M₁₅和第二NMOS晶体管M₁₆构成的有源电流镜负载，以及尾电流源第五PMOS晶体管M_1b； 

所述差分输入级中所述第一PMOS晶体管M₁₁和所述第二PMOS晶体管M₁₂的栅极分别与第一差分输入信号V_inn、第二差分输入信号V_inp相连；所述第一PMOS晶体管M₁₁的源极与所述第二PMOS晶体管M₁₂的源极相连，并与所述第五PMOS晶体管M_1b的漏极相连；所述第一PMOS晶体管M₁₁和所述第二PMOS晶体管M₁₂的漏极分别与所述第三PMOS晶体管M₁₃的源极、所述第四PMOS晶体管M₁₄的源极相连；所述第三PMOS晶体管M₁₃的栅极与所述第四PMOS晶体管M₁₄的栅极相连，并与第二偏置电压V_bp2相连；所述第三PMOS晶体管M₁₃和所述第四PMOS晶体管M₁₄的漏极分别与所述第一NMOS晶体管M₁₅的漏极、所述第二NMOS晶体管M₁₆的漏极相连； 

所述有源电流镜负载中所述第一NMOS晶体管M₁₅的栅极与所述第一NMOS晶体管M₁₅的漏极相连，并与所述第二NMOS晶体管M₁₆的栅极相连， 形成NMOS电流镜有源负载；所述第一NMOS晶体管M₁₅的源极与所述第二NMOS晶体管M₁₆的源极相连，并与地信号相连；所述第二NMOS晶体管M₁₆的漏极分别与所述第四PMOS晶体管M₁₄的漏极和所述第一级放大器的输出信号相连； 

所述第五PMOS晶体管M_1b的栅极与第一偏置电压V_bp1相连；所述尾电流源第五PMOS晶体管M_1b的源极与电源信号相连。 

进一步地，所述第二级放大器包括：输入管第三NMOS晶体管M₂₁，由第六PMOS晶体管M₂₃、第七PMOS晶体管M₂₄构成的电流镜，以及负载管第四NMOS晶体管M₂₂； 

所述第三NMOS晶体管M₂₁的栅极与所述第一级放大器的输出信号相连，所述输入管第三NMOS晶体管M₂₁的源极与地信号相连，所述输入管第三NMOS晶体管M₂₁的漏极与所述第六PMOS晶体管M₂₃的漏极相连； 

所述第六PMOS晶体管M₂₃的漏极与所述第六PMOS晶体管M₂₃的栅极相连，并与所述第七PMOS晶体管M₂₄的栅极相连，形成PMOS电流镜；所述第六PMOS晶体管M₂₃的源极与所述第七PMOS晶体管M₂₄的源极相连，并与电压信号相连；所述第七PMOS晶体管M₂₄的漏极与所述第四NMOS晶体管M₂₂的漏极相连，并与所述第二级放大器的输出信号相连； 

所述第四NMOS晶体管M₂₂的栅极与所述第一级放大器中所述第一NMOS晶体管M₁₅的栅极、第二NMOS晶体管M₁₆的栅极相连；所述第四NMOS晶体管M₂₂的源极与地信号相连；所述第四NMOS晶体管M₂₂的漏极与所述第七PMOS晶体管M₂₄的漏极相连，并与所述第二级放大器的输出信号相连。 

进一步地，所述第三级放大器包括输入管第八PMOS晶体管M_L和负载电阻R_L； 

所述第八PMOS晶体管M_L的栅极与所述第二级放大器的输出信号相连；所述第八PMOS晶体管M_L的源极与电源信号相连；所述第八PMOS晶体管M_L的漏极与所述负载电阻R_L的一端相连，并与所述第三级放大器的输出信号相连；所述负载电阻R_L的另一端与地信号相连。 

进一步地，所述前馈跨导放大器包括：由第五NMOS晶体管M_f1和第六NMOS晶体管M_f2构成的差分输入对管，以及尾电流源第七NMOS晶体管M_fb。 

所述差分输入对管中所述第五NMOS晶体管M_f1和所述第六NMOS晶体管M_f2的栅极分别与所述第一差分输入信号V_inn、所述第二差分输入信号V_inp相连；所述第五NMOS晶体管M_f1的源极和所述第六NMOS晶体管M_f2的源极相连，并与所述第七NMOS晶体管M_fb的漏极相连；所述第五NMOS晶体管M_f1和所述第六NMOS晶体管M_f2的漏极分别与所述第二级放大器中的所述第三NMOS晶体管M₂₁的漏极、所述第四NMOS晶体管M₂₂的漏极相连； 

所述第七NMOS晶体管M_fb的栅极与第三偏置电压V_bn相连；所述第七NMOS晶体管M_fb的源极与地信号相连。 

与现有技术方案相比，本发明采用的技术方案产生的有益效果如下： 

本发明提供的多级运算放大器只采用一个密勒补偿电容，可以大大节省芯片面积，降低功耗；且前馈跨导放大器的引入消除了第一非主极点带来的影响，进一步增大了运放的带宽，提高了稳定性。 

附图说明

图1为本发明实施例提供的多级运算放大器的电路结构示意图； 

图2为本发明实施例提供的多级运算放大器的晶体管级实现原理图。 

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清 楚、完整地描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。 

如图1所示，本发明实施例提供一种采用多路径单密勒电容频率补偿方法的多级运算放大器，包括：第一级放大器401、第二级放大器402、第三级放大器403、密勒补偿电容404和前馈跨导放大器405。 

第一级放大器401、第二级放大器402和第三级放大器403依次串联，即第一级放大器401的输入端与输入信号相连，第一级放大器401的输出端与第二级放大器402的输入端相连，第二级放大器402的输出端与第三级放大器403的输入端相连，第三级放大器403的输出端为信号输出端；三级依次串联的放大器用来提供较高的直流增益，以实现对输入信号的放大。 

密勒补偿电容404跨接在第一级放大器401输出端与第三级403放大器输出端之间，即电容404的左端与第一级放大器401的输出端相连，电容404的右端与第三级放大器403的输出端相连。跨接在第一级放大器401输出端和第三级放大器403输出端之间的密勒补偿电容404用来形成一个前馈通路，将主极点与第二非主极点分裂开，提高相位裕度，保证运放的稳定性。 

前馈跨导放大器405跨接在第一级放大器401输入端与第三级放大器403输入端之间，即跨导放大器405的输入端与第一级放大401器的输入端相连，跨导放大器405的输出端与第二级放大器402的输出端相连。跨接在第一级放大器401输入端和第三级放大器403输入端之间的前馈跨导放大器405用来形成另一个前馈通路，产生一个左半平面零点，从而抵消第一非主极点，进一步提高相位裕度，实现运放带宽的进一步提高。 

图2是基于图1的发明原理而实施的采用多路径单密勒电容频率补偿方法 的三级运算放大器电路的晶体管级实现原理图。如图2所示，该实施例包括差分输入单端输出的第一级放大器401、第二级放大器402、第三级放大器403、密勒补偿电容404和差分输入差分输出的前馈跨导放大器405。 

差分输入单端输出的第一级放大器401包括：由第一PMOS晶体管M₁₁、第二PMOS晶体管M₁₂、第三PMOS晶体管M₁₃和第四PMOS晶体管M₁₄构成的共源共栅差分输入级；由第一NMOS晶体管M₁₅和第二NMOS晶体管M₁₆构成的有源电流镜负载；以及尾电流源第五PMOS晶体管M_1b。 

其中，第一PMOS晶体管M₁₁和第二PMOS晶体管M₁₂的栅极分别与第一差分输入信号V_inn、第二差分输入信号V_inp相连；第一PMOS晶体管M₁₁的源极和第二PMOS晶体管M₁₂的源极连接在一起，并与第五PMOS晶体管M_1b的漏极相连；第一PMOS晶体管M₁₁和第二PMOS晶体管M₁₂的漏极分别与第三PMOS晶体管M₁₃的源极、第四PMOS晶体管M₁₄的源极相连； 

第三PMOS晶体管M₁₃的栅极与第四PMOS晶体管M₁₄的栅极相连，并与第二偏置电压V_bp2相连；第三PMOS晶体管M₁₃和第四PMOS晶体管M₁₄的漏极分别与第一NMOS晶体管M₁₅的漏极、第二NMOS晶体管M₁₆的漏极相连； 

第一NMOS晶体管M₁₅的栅极与第一NMOS晶体管M₁₅的漏极相连，并与第二NMOS晶体管M₁₆的栅极相连，形成NMOS电流镜有源负载；第一NMOS晶体管M₁₅的源极与第二NMOS晶体管M₁₆的源极相连，并与地信号相连；第二NMOS晶体管M₁₆的漏极除了与第四PMOS晶体管M₁₄的漏极相连外，还与第一级放大器401的输出信号相连； 

第五PMOS晶体管M_1b的栅极与第一偏置电压V_bp1相连；第五PMOS晶体管M_1b的源极与电源信号相连。 

第二级放大器402包括：输入管第三NMOS晶体管M₂₁；由第六PMOS晶体管M₂₃、第七PMOS晶体管M₂₄构成的电流镜；以及负载管第四NMOS晶体管M₂₂。 

其中，第三NMOS晶体管M₂₁的栅极与第一级放大器401的输出信号相连；第三NMOS晶体管M₂₁的源极与地信号相连；第三NMOS晶体管M₂₁的漏极与第六PMOS晶体管M₂₃的漏极相连； 

第六PMOS晶体管M₂₃的漏极和第六PMOS晶体管M₂₃的栅极相连，并与第七PMOS晶体管M₂₄的栅极相连，形成PMOS电流镜；第六PMOS晶体管M₂₃的源极和第七PMOS晶体管M₂₄的源极相连，并与电压信号相连；第七PMOS晶体管M₂₄的漏极与第四NMOS晶体管M₂₂的漏极相连，并与第二级放大器402的输出信号相连； 

第四NMOS晶体管M₂₂的栅极与第一级放大器401中第一NMOS晶体管M₁₅的栅极、第二NMOS晶体管M₁₆的栅极相连；第四NMOS晶体管M₂₂的源极与地信号相连；第四NMOS晶体管M₂₂的漏极不仅与第七PMOS晶体管M₂₄的漏极相连，还与第二级放大器402的输出信号相连。 

第三级放大器403包括：输入管第八PMOS晶体管M_L；负载电阻R_L。 

其中，第八PMOS晶体管M_L的栅极与第二级放大器402的输出信号相连；第八PMOS晶体管M_L的源极与电源信号相连；第八PMOS晶体管M_L的漏极与负载电阻R_L的一端相连，并与第三级放大器403的输出信号相连； 

负载电阻R_L的一端不仅与第八PMOS晶体管M_L的漏极相连，而且与第三级放大器403的输出信号相连；另一端与地信号相连。 

密勒补偿电容404的一端与第一级放大器401的输出信号相连；另一端与第三级放大器403的输出信号相连。 

前馈跨导放大器405包括：由第五NMOS晶体管M_f1和第六NMOS晶体管M_f2构成的差分输入对管；以及尾电流源第七NMOS晶体管M_fb。 

其中，第五NMOS晶体管M_f1和第六NMOS晶体管M_f2的栅极分别与第一差分输入信号V_inn、第二差分输入信号V_inp相连；第五NMOS晶体管M_f1的源极与第六NMOS晶体管M_f2的源极连接在一起，并与第七NMOS晶体管M_fb的漏极相连；第五NMOS晶体管M_f1和第六NMOS晶体管M_f2的漏极分别与第二级放大器402中的第三NMOS晶体管M₂₁的漏极、第四NMOS晶体管M₂₂的漏极相连； 

第七NMOS晶体管M_fb的栅极与第三偏置电压V_bn相连；第七NMOS晶体管M_fb的源极与地信号相连。 

本发明实施例所提供的多路径单密勒电容频率补偿方法的原理为：为了使多级运算放大器在驱动大负载电容时，能够实现大带宽、低功耗和节省芯片面积，采用了多路径单密勒电容频率补偿方法对多级运放进行频率补偿，提高相位裕度，解决运放的稳定性问题。其中密勒电容的作用是将运放输出节点的非主极点与主极点进行分离，另一条由前馈跨导放大器构成的前馈通路的作用是产生一个左半平面零点，与运放的另一个非主极点进行抵消，从而进一步提高运放的相位裕度，增大运放的带宽，同时降低了功耗，此外，由于只使用了一个密勒补偿电容，较常用的NMC等使用两个密勒补偿电容的频率补偿方法，大大节省了芯片面积。 

如图1所示，假设每一级放大器的跨导是gmi（i=1，2，L），前馈跨导放大器的跨导是gmf；每一级放大器输出节点处的阻抗为Zoi=goi+sCpi（i=1，2，L）；负载电容为C_L；密勒补偿电容为C_m。认为：gmi>>goi，gmL>>gm1,2，C_L,m>>Cpi。可以计算出图1所示三级运放放大器的传递函数为： 

$A_v\left(s\right)=\frac{g_{m1}{g}_{m2}{g}_{\mathrm{mL}}}{g_{o1}{g}_{o2}{g}_{\mathrm{oL}}}\·\frac{1+s\frac{C_m{g}_{\mathrm{mf}}}{g_{m1}{g}_{m2}}-s^2\frac{C_m{C}_{p2}}{g_{m2}{g}_{\mathrm{mL}}}}{(1+s\frac{C_m{g}_{m2}{g}_{\mathrm{mL}}}{g_{o1}{g}_{o2}{g}_{\mathrm{oL}}})(1+s\frac{C_L{g}_{o2}}{g_{m2}{g}_{\mathrm{mL}}}+s^2\frac{C_{p2}{C}_L}{g_{m2}{g}_{\mathrm{mL}}})}---\left(1\right)$

根据传递函数可以计算出经过多路径单密勒电容补偿后的零极点，其中主极点为： 

$p-3\mathrm{dB}=\frac{g_{o1}{g}_{o2}{g}_{\mathrm{oL}}}{g_{m2}{g}_{\mathrm{mL}}{C}_m}---\left(2\right)$

两个非主极点分别为： 

$p_2=\frac{g_{m2}{g}_{\mathrm{mL}}}{g_{o2}{C}_L}---\left(3\right)$

$p_3=\frac{g_{o2}}{C_{p2}}-\frac{g_{m2}{g}_{\mathrm{mL}}}{g_{o2}{C}_L}---\left(4\right)$

两个零点分别为： 

$z_{\mathrm{LHP}}=\frac{g_{m1}{g}_{m2}}{g_{\mathrm{mf}}{C}_m}---\left(5\right)$

$z_{\mathrm{RHP}}\≈\frac{g_{\mathrm{mf}}{g}_{mL}}{g_{m1}{C}_{p2}}---\left(6\right)$

为了使运放稳定，需满足根据式(1)～(3)可以得出密勒电容为： 

$C_m=2\frac{g_{m1}{g}_{o2}}{g_{m2}{g}_{\mathrm{mL}}}{C}_L---\left(7\right)$

可以看出，如果合理设计第二级放大器使g_m2>>g_o2，即使不用满足g_mL>>g_m1，C_m也可以是一个很小的值，因此，采用单密勒电容补偿不仅可以大大节省芯片面积，而且还降低了运放的功耗。 

由式(5)和(6)可以看出，由于另一个前馈通路g_mf的作用，使得补偿后的运放存在一个左边平面零点和一个右半平面零点，左半平面零点在低频处，右半平面零点在高频处，因此可以忽略右半平面零点对频率响应带来的影响。而通过合理选择前馈跨导g_mf的值，可以使z_LHP=p₂，即使左半平面零点与第一非主极点相互抵消，进一步提高相位裕度，增大带宽。 

因此，本发明所提供的多路径单密勒电容频率补偿方法不仅可以节省芯片 面积、降低功耗，而且能够增大运放的带宽，在驱动大负载电容的应用中，可以有效的提高相位裕度、降低功耗以及减小芯片面积。 

以上所述为本发明的最优选实施例，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。 

Claims (5)

1.一种多级运算放大器，其特征在于，所述运算放大器包括：第一级放大器、第二级放大器、第三级放大器、密勒补偿电容和前馈跨导放大器；所述第一级放大器、第二级放大器和第三级放大器依次串联，用于将从所述第一级放大器的输入端输入的信号进行放大；所述密勒补偿电容的一端与所述第一级放大器的输出端相连，另一端与所述第三级放大器的输出端相连，形成前馈通路，用于将所述运算放大器输出节点的一个非主极点与主极点进行分离；所述前馈跨导放大器的输入端与所述第一级放大器的输入端相连，所述前馈跨导放大器的输出端与所述第二级放大器的输出端相连，形成另一个前馈通路，用于产生一个左半平面零点，与所述运算放大器的另一个非主极点进行抵消。

2.如权利要求1所述的多级运算放大器，其特征在于，所述第一级放大器包括：由第一PMOS晶体管M₁₁、第二PMOS晶体管M₁₂、第三PMOS晶体管M₁₃和第四PMOS晶体管M₁₄构成的共源共栅差分输入级，由第一NMOS晶体管M₁₅和第二NMOS晶体管M₁₆构成的有源电流镜负载，以及尾电流源第五PMOS晶体管M_1b；

所述差分输入级中所述第一PMOS晶体管M₁₁和所述第二PMOS晶体管M₁₂的栅极分别与第一差分输入信号V_inn、第二差分输入信号V_inp相连；所述第一PMOS晶体管M₁₁的源极与所述第二PMOS晶体管M₁₂的源极相连，并与所述第五PMOS晶体管M_1b的漏极相连；所述第一PMOS晶体管M₁₁和所述第二PMOS晶体管M₁₂的漏极分别与所述第三PMOS晶体管M₁₃的源极、所述第四PMOS晶体管M₁₄的源极相连；所述第三PMOS晶体管M₁₃的栅极与所述第四PMOS晶体管M₁₄的栅极相连，并与第二偏置电压V_bp2相连；所述第三PMOS晶体管M₁₃和所述第四PMOS晶体管M₁₄的漏极分别与所述第一NMOS晶体管M₁₅的漏极、所述第二NMOS晶体管M₁₆的漏极相连；

所述有源电流镜负载中所述第一NMOS晶体管M₁₅的栅极与所述第一NMOS晶体管M₁₅的漏极相连，并与所述第二NMOS晶体管M₁₆的栅极相连，形成NMOS电流镜有源负载；所述第一NMOS晶体管M₁₅的源极与所述第二NMOS晶体管M₁₆的源极相连，并与地信号相连；所述第二NMOS晶体管M₁₆的漏极分别与所述第四PMOS晶体管M₁₄的漏极和所述第一级放大器的输出信号相连；

所述第五PMOS晶体管M_1b的栅极与第一偏置电压V_bp1相连；所述尾电流源第五PMOS晶体管M_1b的源极与电源信号相连。

3.如权利要求2所述的多级运算放大器，其特征在于，所述第二级放大器包括：输入管第三NMOS晶体管M₂₁，由第六PMOS晶体管M₂₃、第七PMOS晶体管M₂₄构成的电流镜，以及负载管第四NMOS晶体管M₂₂；

所述第三NMOS晶体管M₂₁的栅极与所述第一级放大器的输出信号相连，所述输入管第三NMOS晶体管M₂₁的源极与地信号相连，所述输入管第三NMOS晶体管M₂₁的漏极与所述第六PMOS晶体管M₂₃的漏极相连；

所述第六PMOS晶体管M₂₃的漏极与所述第六PMOS晶体管M₂₃的栅极相连，并与所述第七PMOS晶体管M₂₄的栅极相连，形成PMOS电流镜；所述第六PMOS晶体管M₂₃的源极与所述第七PMOS晶体管M₂₄的源极相连，并与电压信号相连；所述第七PMOS晶体管M₂₄的漏极与所述第四NMOS晶体管M₂₂的漏极相连，并与所述第二级放大器的输出信号相连；

所述第四NMOS晶体管M₂₂的栅极与所述第一级放大器中所述第一NMOS晶体管M₁₅的栅极、第二NMOS晶体管M₁₆的栅极相连；所述第四NMOS晶体管M₂₂的源极与地信号相连；所述第四NMOS晶体管M₂₂的漏极与所述第七PMOS晶体管M₂₄的漏极相连，并与所述第二级放大器的输出信号相连。

4.如权利要求3所述的多级运算放大器，其特征在于，所述第三级放大器包括输入管第八PMOS晶体管M_L和负载电阻R_L；

所述第八PMOS晶体管M_L的栅极与所述第二级放大器的输出信号相连；所述第八PMOS晶体管M_L的源极与电源信号相连；所述第八PMOS晶体管M_L的漏极与所述负载电阻R_L的一端相连，并与所述第三级放大器的输出信号相连；所述负载电阻R_L的另一端与地信号相连。

5.如权利要求4所述的多级运算放大器，其特征在于，所述前馈跨导放大器包括：由第五NMOS晶体管M_f1和第六NMOS晶体管M_f2构成的差分输入对管，以及尾电流源第七NMOS晶体管M_fb。

所述差分输入对管中所述第五NMOS晶体管M_f1和所述第六NMOS晶体管M_f2的栅极分别与所述第一差分输入信号V_inn、所述第二差分输入信号V_inp相连；所述第五NMOS晶体管M_f1的源极和所述第六NMOS晶体管M_f2的源极相连，并与所述第七NMOS晶体管M_fb的漏极相连；所述第五NMOS晶体管M_f1和所述第六NMOS晶体管M_f2的漏极分别与所述第二级放大器中的所述第三NMOS晶体管M₂₁的漏极、所述第四NMOS晶体管M₂₂的漏极相连；

所述第七NMOS晶体管M_fb的栅极与第三偏置电压V_bn相连；所述第七NMOS晶体管M_fb的源极与地信号相连。

Images