CN107666288A - 一种适用于流水线模数转换器的高增益大带宽三级运算放大器 - Google Patents

一种适用于流水线模数转换器的高增益大带宽三级运算放大器 Download PDF

Info

Publication number
CN107666288A
CN107666288A CN201710855650.8A CN201710855650A CN107666288A CN 107666288 A CN107666288 A CN 107666288A CN 201710855650 A CN201710855650 A CN 201710855650A CN 107666288 A CN107666288 A CN 107666288A
Authority
CN
China
Prior art keywords
switching tube
amplification module
control terminal
terminal
amplifying unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710855650.8A
Other languages
English (en)
Other versions
CN107666288B (zh
Inventor
杨银堂
任晓倩
刘术彬
朱樟明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201710855650.8A priority Critical patent/CN107666288B/zh
Publication of CN107666288A publication Critical patent/CN107666288A/zh
Application granted granted Critical
Publication of CN107666288B publication Critical patent/CN107666288B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/14—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of neutralising means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/42—Modifications of amplifiers to extend the bandwidth
    • H03F1/48—Modifications of amplifiers to extend the bandwidth of aperiodic amplifiers
    • H03F1/483—Modifications of amplifiers to extend the bandwidth of aperiodic amplifiers with field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45031—Indexing scheme relating to differential amplifiers the differential amplifier amplifying transistors are compositions of multiple transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45051—Two or more differential amplifiers cascade coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45058—Indexing scheme relating to differential amplifiers the cascode stage of the differential amplifier comprising a reactive element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45344—At least one of the AAC sub-circuits being a current mirror

Abstract

本发明涉及一种适用于流水线模数转换器的高增益大带宽三级运算放大器。该运算放大器包括：第一级放大模块201、第二级放大模块202、第三级放大模块203、第一补偿模块204、第二补偿模块205、第一负载电容CL1、第二负载电容CL2，其中，所述第二级放大模块202包括第一放大单元2021及第二放大单元2022。本发明采用电流抵消技术，一方面可以提高第一级放大器的增益，另一方面可以减少共模反馈电路，减小面积和功耗，并且本发明采用电流镜电路，一方面是能够使其增益提高，另一方面使得第二级放大器的跨导为正值，第三级放大器采用简单的五管全差分运放能够提高输出摆幅。

Description

一种适用于流水线模数转换器的高增益大带宽三级运算放 大器
技术领域
本发明涉及模拟集成电路技术领域，特别是涉及一种适用于流水线模数转换器的高增益大带宽三级运算放大器。
背景技术
半导体和通信工业需求日益增加，加快了模拟集成电路的发展。运算放大器作为模拟集成电路中一个重要的模块广泛应用于带隙基准、模数转换器(A/D转换器)和数据转换器中。
模数转换器(A/D转换器)广泛应用于无线通信系统、雷达等电子信息系统。ADC的速度和精度等性能往往直接决定了整个信息采样系统的核心性能，所以对其性能提出额更高的要求。流水线模数转换器(Pipelined ADC)能兼顾速度和精度的需求，现今大多数的高性能A/D转换器均采用流水线结构。MDAC电路在流水线A/D转换器中扮演着重要的角色，运放电路又是MDAC电路的核心电路模块，高速高精度Pipelined ADC需要高增益大带宽运放。
但是随着MOS器件特征尺寸不断变小，电源电压越来越低，MOS管的本征增益越来越低，在高速高精度流水线A/D转换器中通常采用多级运放结构和增益自举结构，但在TSMC(台积电)65nm工艺下，电源电压1.2V时，增益自举运放结构使得有些管子工作于非饱和区，使得设计稳定性降低。
发明内容
因此，为解决现有技术存在的技术缺陷和不足，本发明提出一种适用于流水线模数转换器的高增益大带宽三级运算放大器。
具体地，本发明一个实施例提出的一种适用于流水线模数转换器的高增益大带宽三级运算放大器，包括：第一级放大模块201、第二级放大模块202、第三级放大模块203、第一补偿模块204、第二补偿电路205、第一负载电容CL1、第二负载电容CL2，其中，所述第二级放大模块202包括第一放大单元2021及第二放大单元2022；
所述第一级放大模块201的正输入端Vip1与负输入端Vin1分别连接至正输入电压端Vip与负输入电压端Vin；
所述第一级放大模块201的正输出端Voutp1与负输出端Voutn1分别连接至所述第一放大单元2021的正输入端Vip21与负输入端Vin21；
所述第一级放大模块201的正输出端Voutp1与负输出端Voutn1分别连接至所述第二放大单元2022的正输入端Vip22与负输入端Vin22；
所述第一放大单元2021的正输出端Voutp2连接至所述第三级放大模块203的正输入端Vip3；
所述第二放大单元2022的负输出端Voutn2连接至所述第三级放大模块203的负输入端Vin3；
所述第一负载电容CL1串接于所述接地端GND与所述第三级放大模块203的正输出端Voutp3之间；
所述第二负载电容CL2串接于所述接地端GND与所述第三级放大模块203的负输出端Voutn3之间。
在本发明的一个实施例中，所述第一补偿模块204包括第二密勒补偿电容Cm2、第八电阻R8和第八电容C8，其中，
所述第二密勒补偿电容Cm2串接于所述第一放大单元2021的正输入端Vip21与所述第三级放大模块203的负输出端Voutn3之间；
所述第八电阻R8及所述第八电容C8串接至所述接地端GND与所述第一放大单元2021的正输出端Voutp2之间。
在本发明的一个实施例中，所述第二补偿模块205包括第一密勒补偿电容Cm1、第七电阻R7和第七电容C7，其中，
所述第一密勒补偿电容Cm1串接于所述第二放大单元2022的负输入端Vin22与所述第三级放大模块203的正输出端Voutp3之间；
所述第七电阻R7及所述第七电容C7串接至所述接地端GND与所述第二放大单元2022的负输出端Voutn2和所述第三级放大模块203的负输入端Vin3串接形成的节点处之间。
在本发明的一个实施例中，所述第一级放大模块201包括：电源端VDD、第一偏置电压端Vb1、第一开关管M1、第二开关管M2、第三开关管M3、第四开关管M4、第五开关管M5、第六开关管M6及第七开关管M7，其中，
所述第一开关管M1、所述第五开关管M5及所述第七开关管M7依次串接于所述电源端VDD和所述接地端GND之间；
所述第一开关管M1的控制端连接至所述第二开关管M2和所述第五开关管M5串接形成的节点处，所述第五开关管M5的控制端连接至所述负输入电压端Vin，所述第七开关管M7的控制端连接至所述第一偏置电压端Vb1；
所述第四开关管M4及所述第六开关管M6依次串接于所述电源端VDD与所述第七开关管M7和所述第五开关管M5串接形成的节点处之间；
所述第四开关管M4的控制端连接至所述第三开关管M3和所述第六开关管M6串接形成的节点处，所述第六开关管M6的控制端连接至正输入电压端Vip；
所述第二开关管M2串接于所述电源端VDD与所述第一开关管M1和所述第五开关管M5串接形成的节点处之间，所述第二开关管M2的控制端连接至所述第三开关管M3和所述第六开关管M6串接形成的节点处；
所述第三开关管M3连接至所述电源端VDD和所述第四开关管M4和所述第六开关管M6串接形成的节点处之间，所述第三开关管M3的控制端连接至所述第二开关管M2和所述第五开关管M5串接形成的节点处。
在本发明的一个实施例中，所述第一开关管M1、所述第二开关管M2、所述第三开关管M3及所述第四开关管M4是PMOS管，所述第五开关管M5、所述第六开关管M6及所述第七开关管M7是NMOS管。
在本发明的一个实施例中，所述第一放大单元2021包括：电源端VDD、第二偏置电压端Vb2、第八开关管M8、第九开关管M9、第十开关管M10、第十一开关管M11和第十二开关管M12，其中，
所述第十二开关管M12、所述第八开关管M8及所述第十开关管M10依次串接于所述电源端VDD与所述接地端GND之间；
所述第八开关管M8的控制端连接至所述第一级放大模块201的负输出端Voutn1；
所述第十开关管M10的控制端与所述第十一开关管M11的控制端均连接至所述第九开关管M9和所述第十一开关管M11串接形成的节点处；
所述第十二开关管M12的控制端电连接至所述第二偏置电压端Vb2；
所述第九开关管M9及所述第十一开关管M11依次串接于所述第十二开关管M12和所述第八开关管M8串接形成的节点处与所述接地端GND之间；
所述第九开关管M9的控制端连接至所述第一级放大模块201的正输出端Voutp1。
在本发明的一个实施例中，所述第八开关管M8、所述第九开关管M9及所述第十二开关管M12是PMOS管，所述第十开关管M10及所述第十一开关管M11是NMOS管。
在本发明的一个实施例中，所述第二放大单元2022包括：电源端VDD、第二偏置电压端Vb2、第十三开关管M13、第十四开关管M14、第十五开关管M15、第十六开关管M16及第十七开关管M17，其中，
所述第十七开关管M17、所述第十四开关管M14及所述第十六开关管M16依次串接于所述电源端VDD与所述接地端GND之间；
所述第十四开关管M14的控制端连接至所述第一级放大模块201的正输出端Voutp1；
所述第十六开关管M16的控制端与所述第十五开关管M15的控制端均连接至所述第十三开关管M13和所述第十五开关管M15串接形成的节点处；
所述第十七开关管M17的控制端连接至所述第二偏置电压端Vb2；
所述第十三开关管M13及所述第十五开关管M15依次串接于所述第十七开关管M17和所述第十四开关管M14串接形成的节点处与所述接地端GND之间；
所述第十三开关管M13的控制端连接至所述第一级放大模块201的负输出端Voutn1。
在本发明的一个实施例中，所述第十三开关管M13、所述第十四开关管M14及所述第十七开关管M17是PMOS管，所述第十五开关管M15及所述第十六开关管M16是NMOS管。
在本发明的一个实施例中，所述第三级放大模块203包括：电源端VDD、第三偏置电压端Vb3、反馈电压端vcmfb、第十八开关管M18、第十九开关管M19、第二十开关管M20，第二十一开关管M21和第二十二开关管M22，其中，
所述第十九开关管M19、所述第十八开关管M18及所述第二十开关管M20依次串接于所述电源端VDD与所述接地端GND之间；
所述第十八开关管M18的控制端连接至所述第一放大单元2021的正输出端Voutp2；
所述第十九开关管M19的控制端连接至所述反馈电压端vcmfb，所述第二十开关管M20的控制端连接至所述第三偏置电压端Vb3；
所述第二十二开关管M22及所述第二十一开关管M21依次串接于所述电源端VDD与所述第十八开关管M18和所述第二十开关管M20串接形成的节点处之间；
所述第二十一开关管M21的控制端连接至所述第二放大单元2022的负输出端Voutn2；
所述第二十二开关管M22的控制端连接至所述反馈电压端vcmfb。
本发明实施例，具备如下优点：
1、本发明设计的第一级放大器采用电流抵消技术，一方面可以提高第一级放大器的增益，另一方面可以减少共模反馈电路，减小面积和功耗。
2.本发明设计的电路采用IAC(阻抗可调式补偿，Impedance AdaptingCompensation)补偿方式，即在第二级放大器输出端加电阻R与电容C的串联电路，这种方式可以消除次级点对稳定性的影响，同时，第一级放大器的输出端与第三级的输出端之间接密勒补偿电容，产生极点分裂，使得输出极点离原点更远，提高了电路的稳定性，增加了带宽。
3.本发明设计的第二级放大器采用电流镜电路，一方面是能够使其增益提高，另一方面使得第二级放大器的跨导为正值，第三级放大器采用简单的五管全差分运放能够提高输出摆幅。
通过以下参考附图的详细说明，本发明的其它方面和特征变得明显。但是应当知道，该附图仅仅为解释的目的设计，而不是作为本发明的范围的限定，这是因为其应当参考附加的权利要求。还应当知道，除非另外指出，不必要依比例绘制附图，它们仅仅力图概念地说明此处描述的结构和流程。
附图说明
下面将结合附图，对本发明的具体实施方式进行详细的说明。
图1为本发明实施例提供的一种适用于流水线模数转换器的高增益大带宽三级运算放大器的电路结构示意图；
图2为本发明实施例提供的一种适用于流水线模数转换器的高增益大带宽三级运算放大器的三级运放的电路结构示意图；
图3为本发明实施例提供的一种适用于流水线模数转换器的高增益大带宽三级运算放大器的三级运放等效电路示意图；
图4a为本发明实施例提供的一种适用于流水线模数转换器的高增益大带宽三级运算放大器的三级运放开环仿真增益宽带示意图；
图4b为本发明实施例提供的一种适用于流水线模数转换器的高增益大带宽三级运算放大器的三级运放建立时间仿真结果示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
实施例一
请参见图1和图2，图1为本发明实施例提供的一种适用于流水线模数转换器的高增益大带宽三级运算放大器的电路结构示意图；图2为本发明实施例提供的一种适用于流水线模数转换器的高增益大带宽三级运算放大器的三级运放的电路结构示意图。
该多级运算放大器包括：第一级放大模块201、第二级放大模块202、第三级放大模块203、第一补偿模块204、第二补偿电路205、第一负载电容CL1、第二负载电容CL2，其中，第二级放大模块202包括第一放大单元2021及第二放大单元2022；
第一级放大模块201的正输入端Vip1与第一负输入电压Vin1分别连接至正输入电压端Vip与负输入电压端Vin；第一级放大模块201的正输出端Voutp1与负输出端Voutn1分别连接至第一放大单元2021的正输入端Vip21与负输入电压Vin21；第一级放大模块201的正输出端Voutp1与负输出端Voutn1分别连接至所述第二放大单元2022的正输入端Vip22与负输入端Vin22；第一放大单元2021的正输出端Voutp2连接至第三级放大模块203的正输入端Vip3；第二放大单元2022的负输出端Voutn2连接至第三级放大模块203的负输入端Vin3；第一负载电容CL1串接于接地端GND与第三级放大模块203的正输出端Voutp3之间；第二负载电容CL2串接于接地端GND与第三级放大模块203的负输出端Voutn3之间。
优选地，第一补偿模块204包括第二密勒补偿电容Cm2、第八电阻R8和第八电容C8，其中，第二密勒补偿电容Cm2串接于第一放大单元2021的正输入端Vip21与第三级放大模块203的输出端Voutn3之间；第八电阻R8及第八电容C8串接至接地端GND与第一放大单元2021的正输出端Voutp2之间。
优选地，第二补偿模块205包括第一密勒补偿电容Cm1、第七电阻R7和第七电容C7，其中，第一密勒补偿电容Cm1串接于第二放大单元2022的负输入端Vin22与第三级放大模块203的正输出端Voutp3之间；第七电阻R7及第七电容C7串接至接地端GND与第二放大单元2022的负输出端Voutn2和第三级放大模块203的负输入端Vin3串接形成的节点处之间。
可选地，如图2所示，第一级放大模块201包括：电源端VDD、第一偏置电压端Vb1、第一开关管M1、第二开关管M2、第三开关管M3、第四开关管M4、第五开关管M5、第六开关管M6及第七开关管M7，其中，
第一开关管M1、第五开关管M5及第七开关管M7依次串接于电源端VDD和接地端GND之间；第一开关管M1的控制端连接至第二开关管M2和第五开关管M5串接形成的节点处，第五开关管M5的控制端连接至负输入电压端Vin，第七开关管M7的控制端连接至第一偏置电压端Vb1；第四开关管M4及第六开关管M6依次串接于电源端VDD与第七开关管M7和第五开关管M5串接形成的节点处之间；第四开关管M4的控制端连接至第三开关管M3和第六开关管M6串接形成的节点处，第六开关管M6的控制端连接至正输入电压端Vip；第二开关管M2串接于电源端VDD与第一开关管M1和第五开关管M5串接形成的节点处之间，第二开关管M2的控制端连接至第三开关管M3和第六开关管M6串接形成的节点处；第三开关管M3连接至电源端VDD和第四开关管M4和第六开关管M6串接形成的节点处之间，第三开关管M3的控制端连接至第二开关管M2和第五开关管M5串接形成的节点处。
优选地，第一开关管M1、第二开关管M2、第三开关管M3和第四开关管M4是PMOS管，第五开关管M5、第六开关管M6、第七开关管M7是NMOS管。
可选地，如图2所示，第一放大单元2021包括：电源端VDD、第二偏置电压端Vb2、第八开关管M8、第九开关管M9、第十开关管M10、第十一开关管M11和第十二开关管M12，其中，第十二开关管M12、第八开关管M8及第十开关管M10依次串接于电源端VDD与接地端GND之间；第八开关管M8的控制端连接至第一级放大模块201的负输出端Voutn1；第十开关管M10的控制端与第十一开关管M11的控制端均连接至第九开关管M9和第十一开关管M11串接形成的节点处；第十二开关管M12的控制端电连接至第二偏置电压端Vb2；第九开关管M9及第十一开关管M11依次串接于第十二开关管M12和第八开关管M8串接形成的节点处与接地端GND之间；第九开关管M9的控制端连接至第一级放大模块201的正输出端Voutp1。
优选地，第八开关管M8、第九开关管M9及第十二开关管M12是PMOS管，第十开关管M10及第十一开关管M11是NMOS管。
可选地，如图2所示，第二放大单元2022包括：电源端VDD、第二偏置电压端Vb2、第十三开关管M13、第十四开关管M14、第十五开关管M15、第十六开关管M16及第十七开关管M17，其中，第十七开关管M17、第十四开关管M14及第十六开关管M16依次串接于电源端VDD与接地端GND之间；第十四开关管M14的控制端连接至第一级放大模块201的正输出端Voutp1；第十六开关管M16的控制端与第十五开关管M15的控制端均连接至第十三开关管M13和第十五开关管M15串接形成的节点处；第十七开关管M17的控制端连接至第二偏置电压端Vb2；第十三开关管M13及第十五开关管M15依次串接于第十七开关管M17和第十四开关管M14串接形成的节点处与接地端GND之间；第十三开关管M13的控制端连接至第一级放大模块201的负输出端Voutn1。
优选地，第十三开关管M13、第十四开关管M14及第十七开关管M17是PMOS管，第十五开关管M15及第十六开关管M16是NMOS管。
可选地，如图2所示，第三级放大模块203包括：电源端VDD、第三偏置电压端Vb3、反馈电压端vcmfb、第十八开关管M18、第十九开关管M19、第二十开关管M20，第二十一开关管M21和第二十二开关管M22，其中，第十九开关管M19、第十八开关管M18及第二十开关管M20依次串接于电源端VDD与接地端GND之间；第十八开关管M18的控制端连接至第一放大单元2021的正输出端Voutp2；第十九开关管M19的控制端连接至反馈电压端vcmfb，第二十开关管M20的控制端连接至第三偏置电压端Vb3；第二十二开关管M22及第二十一开关管M21依次串接于电源端VDD与第十八开关管M18和第二十开关管M20串接形成的节点处之间；第二十一开关管M21的控制端连接至第二放大单元2022的负输出端Voutn2；第二十二开关管M22的控制端连接至反馈电压端vcmfb。
本实施例的第一级放大器采用电流抵消技术，一方面可以提高第一级放大器的增益，另一方面可以减少共模反馈电路，减小面积和功耗。本实施例的电路采用IAC补偿方式，即在第二级放大器输出端加电阻R与电容C的串联电路，这种方式可以消除次级点对稳定性的影响，同时，第一级放大器的输出端与第三级的输出端之间接密勒补偿电容，产生极点分裂，使得输出极点离原点更远，提高了电路的稳定性，增加了带宽。本实施例的第二级放大器采用电流镜电路，一方面是能够使其增益提高，另一方面使得第二级放大器的跨导为正值，第三级放大器采用简单的五管全差分运放能够提高输出摆幅。
实施例二
请再次参见图1和图2，并同时参加图3、图4a和图4b，图3为本发明实施例提供的一种适用于流水线模数转换器的高增益大带宽三级运算放大器的三级运放开环仿真增益宽带示意图，图4a为本发明实施例提供的一种适用于流水线模数转换器的高增益大带宽三级运算放大器的三级运放建立时间仿真结果示意图，图4b为本发明实施例提供的一种适用于流水线模数转换器的高增益大带宽三级运算放大器的三级运放建立时间仿真结果示意图。本实施例在上述实施例的基础上对本发明的多级运算放大器的电路进行详细描述。具体如下：
如图1所示，本发明实施例提供的多级运算放大器的电路为一个开环反馈回路。该多级运算放大器主要由第一级放大模块201、第二级放大模块202、第三级放大模块203、第一补偿模块204、第二补偿电路205、第一负载电容CL1、第二负载电容CL2，其中，第二级放大模块202包括第一放大单元2021及第二放大单元2022。
具体的电路连接关系如下：
第一级放大模块201的正输入端Vip1与负输入端Vin1分别连接至正输入电压端Vip与负输入电压端Vin，第一级放大模块201的正输出端Voutp1分别连接至第一放大单元2021的正输入端Vip21及第二放大单元2022的正输入端Vip22，第一级放大模块201的负输出端Voutn1分别连接至第一放大单元2021的负输入Vin21及第二放大单元2022的负输入端Vin22，第一放大单元2021的正输出端Voutp2连接至第三级放大模块203的正输入端Vip3，第二放大单元2022的负输出端Voutn2连接至第三级放大模块203的负输入端Vin3，第三级放大模块203的正输出端Voutp3连接至第一负载电容CL1的一端，第一负载电容CL1的另一端连接至接地端GND，第三级放大模块203的负输出端Voutn3连接至第二负载电容CL2的一端，第二负载电容CL2的另一端连接至接地端GND。
第一密勒补偿电容Cm1的一端连接至第一级放大模块201的负输出端Voutn1与第二放大单元2022的负输入端Vin22相连形成的节点处，另一端连接至第三级放大模块203的正输出端Voutp3与第一负载电容CL1一端相连形成的节点处。
第二密勒补偿电容Cm2的一端连接至第一级放大模块201的正输出端Voutp1与第一放大单元2021的正输入端Vip21相连形成的节点处，另一端连接至第三级放大模块203的负输出端Voutn3与第二负载电容CL2一端相连形成的节点处。
第一电阻R1与第一电容C1并接后的一端连接至第一级放大模块201的负输出端Voutn1与第二放大单元2022的负输入端Vin22相连形成的节点处，另一端连接至接地端GND。
第二电阻R2与第二电容C2并接后的一端连接至第一级放大模块201的正输出端Voutp1与第一放大单元2021的正输入端Vip21相连形成的节点处，另一端连接至接地端GND。
第三电阻R3与第三电容C3并接后的一端连接至第二放大单元2022的负输出端Voutn2与第三级放大模块203的负输入端Vin3相连形成的节点处，另一端连接至接地端GND。
第四电阻R4与第四电容C4并接后的一端连接至第一放大单元2021的正输出端Voutp2与第三级放大模块203的正输入端Vip3相连形成的节点处，另一端连接至接地端GND。
第五电阻R5与第五电容C5并接后的一端连接至第三级放大模块203的正输出端Voutp3与第一负载电容CL1一端相连形成的节点处，另一端连接至接地端GND。
第六电阻R6与第六电容C6并接后的一端连接至第三级放大模块203的负输出端Voutn3与第二负载电容CL2一端相连形成的节点处，另一端连接至接地端GND。
第七电阻R7的一端连接至第二放大单元2022的负输出端Voutn2与第三级放大模块203的负输入端Vin3相连形成的节点处，另一端连接至第七电容C7的一端，第七电容C7的另一端连接至接地端GND。
第八电阻R8的一端连接至第一放大单元2021的正输出端Voutp2与第三级放大模块203的正输入端Vip3相连形成的节点处，另一端连接至第八电容C8的一端，第八电容C8的另一端连接至接地端GND。
其中第一放大单元2021和第二放大单元2022为电流源做负载的双端输入，单端输出的运算放大器，第三级放大模块203为五管差分运算放大器，电阻R1-R6为寄生电阻，电容C1-C6为寄生电容。
如图2所示，在该电路图中，节点Vip和Vin分别为运放的正输入电压和负输入电压，节点VDD和GND分别接电源端和接地端。
该实施例的第一级放大模块201包括：第一开关管M1、第二开关管M2、第三开关管M3、第四开关管M4、第五开关管M5、第六开关管M6、第七开关管M7，开关管M1-M4是PMOS管，开关管M5-M7是NMOS管，其中，
第一开关管M1的栅极接到第一开关管M1的漏极、第二开关管M2的漏极、第三开关管M3的栅极、第五开关管M5的漏极、第九开关管M9的栅极与第二密勒补偿电容Cm2的一端相连形成的节点处，第一开关管M1的源极接到电源端VDD。
第二开关管M2的栅极接到第三开关管M3的漏极、第四开关管M4的漏极、第四开关管M4的栅极、第六开关管M6的漏极、第十三开关管M13的栅极和第一密勒补偿电容Cm1的一端相连形成的节点处，第二开关管M2的源极接到电源端VDD，第三开关管M3的源极接到电源端VDD，第四开关管M4的源极接到电源端VDD。
第五开关管M5的栅极接到负输入电压Vin，源极接到第六开关管M6的源极和第七开关管M7的漏极相连形成的节点处，第六开关管M6的栅极接到正输入端Vip，第七开关管M7的栅极接到第一偏置电压端Vb1，源极接到接地端GND。
其中，第一开关管M1、第二开关管M2、第三开关管M3和第四开关管M4管共同组成电流抵消管，第五开关管M5和第六开关管M6是输入对管，一方面可以提高第一级放大模块201的增益，另一方面可以减少共模反馈电路，减小面积和功耗。
该实施例的第一放大单元2021包括：第八开关管M8、第九开关管M9、第十开关管M10、第十一开关管M11和第十二开关管M12，开关管M8、M9、M12是PMOS管，开关管M10、M11是NMOS管，其中，
第八开关管M8的栅极接到第一级放大模块201的负输出端Voutn1，漏极接到第十开关管M10的漏极与第十八开关管M18的栅极相连形成的节点处，源极接到第十二开关管M12的漏极与第九开关管M9的源极相连形成的节点处。
第九开关管M9的漏极接到第十开关管M10的栅极、第十一开关管M11的栅极与第十一开关管M11的漏极相连形成的节点处，第十开关管M10的源极接到第十一开关管M11的源极与接地端GND相连形成的节点处。
第十二开关管M12的栅极接到第二偏置电压端Vb2，源极接到电源端VDD。
该实施例的第二放大单元2022包括：第十三开关管M13、第十四开关管M14、第十五开关管M15、第十六开关管M16、第十七开关管M17，开关管M13、M14、M17是PMOS管，开关管M15、M16是NMOS管，其中，
第十三开关管M13的漏极接到第十五开关管M15的漏极、第十五开关管M15的栅极与第十六开关管M16的栅极相连形成的节点处，源极接到第十四开关管M14的源极与第十七开关管M17的漏极相连形成的节点处。
第十四开关管M14的栅极接到第一级放大模块201的正输出端Voutp1，漏极接到第十六开关管M16的漏极与第二十一开关管M11的栅极相连形成的节点处。
第十五开关管M15的源极接到第十六开关管M16的源极与接地端GND相连形成的节点处。
第十七开关管M17的栅极接到第二偏置电压端Vb2，源极接到电源端VDD。
该实施例的第三级放大模块203包括：第十八开关管M18、第十九开关管M19、第二十开关管M20、第二十一开关管M21、第二十二开关管M22，开关管M19、M22是PMOS管，开关管M18、M20、M21是NMOS管，其中，
第十八开关管M18的栅极接到第八开关管M8的漏极与第十开关管M10的漏极相连形成的节点处，漏极接到第十九开关管M19的漏极与第二密勒补偿电容Cm2的一端相连形成的节点处，第十八开关管M18的源极接到第二十开关管M20的漏极与第二十一开关管M21的源极相连形成的节点处。
第十九开关管M19的栅极接到反馈电压端vcmfb，源极接到电源端VDD。
第二十开关管M20的栅极接到第三偏置电压端Vb3，源极接到接地端GND。
第二十一开关管M21的栅极接到第十四开关管M14的漏极与第十六开关管M16的漏极相连形成的节点处，漏极接到第二十二开关管M22的漏极与第一密勒补偿电容Cm1的一端相连形成的节点处。
第二十二开关管M22的栅极接到反馈电压端vcmfb，源极接到电源端VDD。
该实施例的第一补偿模块204包括第二密勒补偿电容Cm2、第八电容C8和第八电阻R8，其中，
第二密勒补偿电容Cm2的一端接到第十九开关管M19的漏极与第十八开关管M18的漏极相连形成的节点处，另一端接到第一开关管M1的漏极、第一开关管M1的栅极、第二开关管M2的漏极、第三开关管M3的栅极、第五开关管M5的漏极与第九开关管M9的栅极相连形成的节点处。
第八电阻R8的一端接到第八开关管M8的漏极、第十开关管M10的漏极与第十八开关管M18的栅极相连形成的节点处，另一端接到第八电容C8的一端，第八电容C8的另一端接到接地端GND。
该实施例的第二补偿模块205包括第一密勒补偿电容Cm1、第七电容C7和第七电阻R7，其中，
第一密勒补偿电容Cm1的一端接到第二十二开关管M22的漏极与第二十一开关管M21的漏极相连形成的节点处，另一端接到第二开关管M2的栅极、第三开关管M3的漏极、第四开关管M4的漏极、第四开关管M4的栅极、第六开关管M6的漏极与第十三开关管M13的栅极相连形成的节点处。
第七电阻R7的一端接到第十四开关管M14的漏极、第十六开关管M16的漏极与第二十一开关管M21的栅极相连形成的节点处，另一端接到第七电容C7的一端，第七电容C7的另一端接到接地端GND。
该实施例的第一负载电容CL1的一端接到第二十二开关管M22的漏极与第二十一开关管M21的漏极相连形成的节点处，另一端接到接地端GND；第二负载电容CL2的一端接到第十九开关管M19的漏极与第十八开关管M18的漏极相连形成的节点处，另一端接到接地端GND。
如图3所示，将本发明提出的运算放大器转换成相应的等效电路，对该运算放大器的稳定性进行分析。
根据基尔霍夫电流定律，列出节点方程如下：
其中，gm1、gm2和gm3分别为第一级放大模块、第二级放大模块和第三级放大模块的跨导，s为频域。
根据节点方程计算可得该运放的传输函数，可写为：
其中，Adc代表运算放大器的直流增益，p-3dB代表运算放大器的主极点；
gm1R1,gm2R2,gm3R3》1 (4)
Cm》C1,C》C2 (5)
Cm,C《C1 (6)
由公式(1)-(6)可得:
Adc＝gm1·gm2·gm3·R1·R2·R3 (13)
由式(7)-(9)得到三个次极点位置，由公式(13)、(14)可得增益带宽积为w0＝2πGBW＝Adc·p-3dB＝gm1/Cm，为了使得运算放大器能稳定工作，应使得w1《w2《w3，而由等式(10)-(12)以及传输函数分子方程可得三个零点，分别为公式(15)-(17)所示：
公式(15)-(17)只要满足公式(18)、(19)所示的条件，则Z2和Z3就位于很高的频率处，不会影响运算放大器的稳定性，只有Z1位于较低频率处与第一非主极点形成零极点对时，才会影响电路的稳定性大信号的建立，所以要是电路稳定，则应使得放大器的相位裕度不小于60°，即
也即
由此可得密勒补偿电容Cm为：
如图4a和图4b所示，对图中的仿真结果进行分析，仿真结果显示该电路增益大于84dB,在负载电容为600fF时，闭环18dB处带宽为1.33GHz，且该电路在精度要求为0.0488％时，建立时间为1.7ns，满足所设计流水线模数转换器MDAC模块要求。
综上所述，本文中应用了具体个例对本发明实施例提供的一种适用于流水线模数转换器的高增益大带宽三级运算放大器的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制，本发明的保护范围应以所附的权利要求为准。

Claims (10)

1.一种适用于流水线模数转换器的高增益大带宽三级运算放大器，其特征在于，包括：第一级放大模块(201)、第二级放大模块(202)、第三级放大模块(203)、第一补偿模块(204)、第二补偿模块(205)、第一负载电容(CL1)、第二负载电容(CL2)，其中，所述第二级放大模块(202)包括第一放大单元(2021)及第二放大单元(2022)；
所述第一级放大模块(201)的正输入端(Vip1)与负输入端(Vin1)分别电连接至正输入电压端(Vip)与负输入电压端(Vin)；
所述第一级放大模块(201)的正输出端(Voutp1)与负输出端(Voutn1)分别连接至所述第一放大单元(2021)的正输入端(Vip21)与负输入端(Vin21)；
所述第一级放大模块(201)的正输出端(Voutp1)与负输出端(Voutn1)分别连接至所述第二放大单元(2022)的正输入端(Vip22)与负输入端(Vin22)；
所述第一放大单元(2021)的正输出端(Voutp2)连接至所述第三级放大模块(203)的正输入端(Vip3)；
所述第二放大单元(2022)的负输出端(Voutn2)连接至所述第三级放大模块(203)的负输入端(Vin3)；
所述第一负载电容(CL1)串接于接地端(GND)与所述第三级放大模块(203)的正输出端(Voutp3)之间；
所述第二负载电容(CL2)串接于所述接地端(GND)与所述第三级放大模块(203)的负输出端(Voutn3)之间。
2.根据权利要求1所述的运算放大器，其特征在于，所述第一补偿模块(204)包括第二密勒补偿电容(Cm2)、第八电阻(R8)和第八电容(C8)，其中，
所述第二密勒补偿电容(Cm2)串接于所述第一放大单元(2021)的正输入端(Vip21)与所述第三级放大模块(203)的负输出端(Voutn3)之间；
所述第八电阻(R8)及所述第八电容(C8)串接至所述接地端(GND)与所述第一放大单元(2021)的正输出端(Voutp2)之间。
3.根据权利要求1所述的运算放大器，其特征在于，所述第二补偿模块(205)包括第一密勒补偿电容(Cm1)、第七电阻(R7)和第七电容(C7)，其中，所述第一密勒补偿电容(Cm1)串接于所述第二放大单元(2022)的负输入端(Vin22)与所述第三级放大模块(203)的正输出端(Voutp3)之间；
所述第七电阻(R7)及所述第七电容(C7)串接至所述接地端(GND)与所述第二放大单元(2022)的负输出端(Voutn2)和所述第三级放大模块(203)的负输入端(Vin3)串接形成的节点处之间。
4.根据权利要求1所述的运算放大器，其特征在于，所述第一级放大模块(201)包括：电源端(VDD)、第一偏置电压端(Vb1)、第一开关管(M1)、第二开关管(M2)、第三开关管(M3)、第四开关管(M4)、第五开关管(M5)、第六开关管(M6)及第七开关管(M7)，其中，
所述第一开关管(M1)、所述第五开关管(M5)及所述第七开关管(M7)依次串接于所述电源端(VDD)与所述接地端(GND)之间；
所述第一开关管(M1)的控制端连接至所述第二开关管(M2)和所述第五开关管(M5)串接形成的节点处，所述第五开关管(M5)的控制端输入所述负输入电压端(Vin)，所述第七开关管(M7)的控制端输入所述第一偏置电压端(Vb1)；
所述第四开关管(M4)及所述第六开关管(M6)依次串接于所述电源端(VDD)与所述第七开关管(M7)和所述第五开关管(M5)串接形成的节点处之间；
所述第四开关管(M4)的控制端连接至所述第三开关管(M3)和所述第六开关管(M6)串接形成的节点处，所述第六开关管(M6)的控制端连接至所述正输入电压端(Vip)；
所述第二开关管(M2)串接于所述电源端(VDD)与所述第一开关管(M1)和所述第五开关管(M5)串接形成的节点处之间，所述第二开关管(M2)的控制端连接至所述第三开关管(M3)和所述第六开关管(M6)串接形成的节点处；
所述第三开关管(M3)连接至所述电源端(VDD)与所述第四开关管(M4)和所述第六开关管(M6)串接形成的节点处之间，所述第三开关管(M3)的控制端连接至所述第二开关管(M2)和所述第五开关管(M5)串接形成的节点处。
5.根据权利要求4所述的运算放大器，其特征在于，所述第一开关管(M1)、所述第二开关管(M2)、所述第三开关管(M3)及所述第四开关管(M4)是PMOS管，所述第五开关管(M5)、所述第六开关管(M6)及所述第七开关管(M7)是NMOS管。
6.根据权利要求1所述的运算放大器，其特征在于，所述第一放大单元(2021)包括：电源端(VDD)、第二偏置电压端(Vb2)、第八开关管(M8)、第九开关管(M9)、第十开关管(M10)、第十一开关管(M11)和第十二开关管(M12)，其中，
所述第十二开关管(M12)、所述第八开关管(M8)及所述第十开关管(M10)依次串接于所述电源端(VDD)与所述接地端(GND)之间；
所述第八开关管(M8)的控制端连接至所述第一级放大模块(201)的负输出端(Voutn1)；
所述第十开关管(M10)的控制端与所述第十一开关管(M11)的控制端均连接至所述第九开关管(M9)和所述第十一开关管(M11)串接形成的节点处；
所述第十二开关管(M12)的控制端连接至所述第二偏置电压端(Vb2)；
所述第九开关管(M9)及所述第十一开关管(M11)依次串接于所述第十二开关管(M12)和所述第八开关管(M8)串接形成的节点处与所述接地端(GND)之间；
所述第九开关管(M9)的控制端连接至所述第一级放大模块(201)的正输出端(Voutp1)。
7.根据权利要求6所述的运算放大器，其特征在于，所述第八开关管(M8)、所述第九开关管(M9)及所述第十二开关管(M12)是PMOS管，所述第十开关管(M10)及所述第十一开关管(M11)是NMOS管。
8.根据权利要求1所述的运算放大器，其特征在于，所述第二放大单元(2022)包括：电源端(VDD)、第二偏置电压端(Vb2)、第十三开关管(M13)、第十四开关管(M14)、第十五开关管(M15)、第十六开关管(M16)及第十七开关管(M17)，其中，
所述第十七开关管(M17)、所述第十四开关管(M14)及所述第十六开关管(M16)依次串接于所述电源端(VDD)与所述接地端(GND)之间；
所述第十四开关管(M14)的控制端连接至所述第一级放大模块(201)的正输出端(Voutp1)；
所述第十六开关管(M16)的控制端与所述第十五开关管(M15)的控制端均连接至所述第十三开关管(M13)和所述第十五开关管(M15)串接形成的节点处；
所述第十七开关管(M17)的控制端连接至所述第二偏置电压端(Vb2)；
所述第十三开关管(M13)及所述第十五开关管(M15)依次串接于所述第十七开关管(M17)和所述第十四开关管(M14)串接形成的节点处与所述接地端(GND)之间；
所述第十三开关管(M13)的控制端连接至所述第一级放大模块(201)的负输出端(Voutn1)。
9.根据权利要求8所述的运算放大器，其特征在于，所述第十三开关管(M13)、所述第十四开关管(M14)及所述第十七开关管(M17)是PMOS管，所述第十五开关管(M15)及所述第十六开关管(M16)是NMOS管。
10.根据权利要求1所述的运算放大器，其特征在于，所述第三级放大模块(203)包括：电源端(VDD)、第三偏置电压端(Vb3)、反馈电压端(vcmfb)、第十八开关管(M18)、第十九开关管(M19)、第二十开关管(M20)，第二十一开关管(M21)和第二十二开关管(M22)，其中，
所述第十九开关管(M19)、所述第十八开关管(M18)及所述第二十开关管(M20)依次串接于所述电源端(VDD)与所述接地端(GND)之间；
所述第十八开关管(M18)的控制端连接至所述第一放大单元(2021)的正输出端(Voutp2)；
所述第十九开关管(M19)的控制端连接至所述反馈电压端(vcmfb)，所述第二十开关管(M20)的控制端连接至所述第三偏置电压端(Vb3)；
所述第二十二开关管(M22)及所述第二十一开关管(M21)依次串接于所述电源端(VDD)与所述第十八开关管(M18)和所述第二十开关管(M20)串接形成的节点处之间；
所述第二十一开关管(M21)的控制端连接至所述第二放大单元(2022)的负输出端(Voutn2)；
所述第二十二开关管(M22)的控制端连接至所述反馈电压端(vcmfb)。
CN201710855650.8A 2017-09-20 2017-09-20 一种适用于流水线模数转换器的高增益大带宽三级运算放大器 Active CN107666288B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710855650.8A CN107666288B (zh) 2017-09-20 2017-09-20 一种适用于流水线模数转换器的高增益大带宽三级运算放大器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710855650.8A CN107666288B (zh) 2017-09-20 2017-09-20 一种适用于流水线模数转换器的高增益大带宽三级运算放大器

Publications (2)

Publication Number Publication Date
CN107666288A true CN107666288A (zh) 2018-02-06
CN107666288B CN107666288B (zh) 2021-02-02

Family

ID=61097861

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710855650.8A Active CN107666288B (zh) 2017-09-20 2017-09-20 一种适用于流水线模数转换器的高增益大带宽三级运算放大器

Country Status (1)

Country Link
CN (1) CN107666288B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109309481A (zh) * 2018-09-27 2019-02-05 西安电子科技大学 基于阻尼因子频率补偿和直流失调消除的三级运算放大器
CN111049522A (zh) * 2019-12-20 2020-04-21 西安电子科技大学 基于伪随机码的随机化通道校准方法和系统
CN114039602A (zh) * 2022-01-10 2022-02-11 宜矽源半导体南京有限公司 一种支持高压输入的高精度共模转换电路
CN114614776A (zh) * 2022-05-12 2022-06-10 绍兴圆方半导体有限公司 两级运算放大电路、运算放大器及电子设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0746093A1 (en) * 1995-05-30 1996-12-04 Sharp Kabushiki Kaisha Operational amplifier
CN101471665A (zh) * 2007-12-26 2009-07-01 中国科学院微电子研究所 采用多级放大器部分复用技术的模数转换器电路
CN101917169A (zh) * 2010-08-05 2010-12-15 复旦大学 高带宽低功耗频率补偿三级运算放大器
CN103780213A (zh) * 2013-12-24 2014-05-07 南京中科微电子有限公司 一种多级运算放大器
CN105932971A (zh) * 2016-04-14 2016-09-07 中国电子科技集团公司第二十四研究所 一种驱动宽范围容性负载的三级运算放大器
CN105991135A (zh) * 2015-03-16 2016-10-05 株式会社东芝 放大电路及管线型模拟/数字变换电路
US20160308497A1 (en) * 2015-04-20 2016-10-20 Freescale Semiconductor, Inc. Low drop out voltage regulator and method therefor

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0746093A1 (en) * 1995-05-30 1996-12-04 Sharp Kabushiki Kaisha Operational amplifier
CN101471665A (zh) * 2007-12-26 2009-07-01 中国科学院微电子研究所 采用多级放大器部分复用技术的模数转换器电路
CN101917169A (zh) * 2010-08-05 2010-12-15 复旦大学 高带宽低功耗频率补偿三级运算放大器
CN103780213A (zh) * 2013-12-24 2014-05-07 南京中科微电子有限公司 一种多级运算放大器
CN105991135A (zh) * 2015-03-16 2016-10-05 株式会社东芝 放大电路及管线型模拟/数字变换电路
US20160308497A1 (en) * 2015-04-20 2016-10-20 Freescale Semiconductor, Inc. Low drop out voltage regulator and method therefor
CN105932971A (zh) * 2016-04-14 2016-09-07 中国电子科技集团公司第二十四研究所 一种驱动宽范围容性负载的三级运算放大器

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
TEJINDER SINGH SANDHU 等: "A Distortion-Compensated Charge Transfer Amplifier for a 1.66-MHz Cyclic Pipeline ADC", 《IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS II: EXPRESS BRIEFS》 *
XIAOHONG PENG 等: "Impedance Adapting Compensation for Low-Power Multistage Amplifiers", 《IEEE JOURNAL OF SOLID-STATE CIRCUITS》 *
赵磊 等: "一种高性能BiCMOS差分参考电压源", 《西安电子科技大学学报》 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109309481A (zh) * 2018-09-27 2019-02-05 西安电子科技大学 基于阻尼因子频率补偿和直流失调消除的三级运算放大器
CN111049522A (zh) * 2019-12-20 2020-04-21 西安电子科技大学 基于伪随机码的随机化通道校准方法和系统
CN111049522B (zh) * 2019-12-20 2023-12-22 西安电子科技大学 基于伪随机码的随机化通道校准方法和系统
CN114039602A (zh) * 2022-01-10 2022-02-11 宜矽源半导体南京有限公司 一种支持高压输入的高精度共模转换电路
CN114039602B (zh) * 2022-01-10 2022-04-12 宜矽源半导体南京有限公司 一种支持高压输入的高精度共模转换电路
CN114614776A (zh) * 2022-05-12 2022-06-10 绍兴圆方半导体有限公司 两级运算放大电路、运算放大器及电子设备

Also Published As

Publication number Publication date
CN107666288B (zh) 2021-02-02

Similar Documents

Publication Publication Date Title
US9634685B2 (en) Telescopic amplifier with improved common mode settling
CN107666288A (zh) 一种适用于流水线模数转换器的高增益大带宽三级运算放大器
CN106788434B (zh) 一种源极跟随器缓冲电路
CN101741329B (zh) 互补输入的循环折叠增益自举跨导运算放大器
CN101800550B (zh) 一种用于高速流水线模数转换器的输入缓冲器电路
CN101741328A (zh) 互补输入的循环折叠跨导运算放大器
CN106953606B (zh) 全差分放大器及应用其的余量增益电路
CN110289838B (zh) 一种比较器及模数转换器
CN105958948A (zh) 一种低功耗宽范围跨导运算放大器
CN201846315U (zh) 一种数字可变增益放大器
CN105227142A (zh) 一种低压折叠式共源共栅跨导放大器
CN110798203A (zh) 纳米级cmos工艺下高线性度单位增益电压缓冲器
CN104660184B (zh) 应用于低功耗lcd的自偏置甲乙类输出缓冲放大器
WO2022027750A1 (zh) 一种比较器及模数转换器
CN101098123B (zh) 一种低压低功耗伪两级Class-AB OTA电路
Wang et al. Design of a gain-boosted telescopic fully differential amplifier with CMFB circuit
CN104702268B (zh) 电压缓冲电路及具有其的驱动负载随时序切换的电路
CN103368542A (zh) 一种高精度延时小的连续时间比较器
CN106656078B (zh) 带电感双电源供电的运算放大器及模数转换器
CN210724750U (zh) 纳米级cmos工艺下高线性度单位增益电压缓冲器
CN103684299A (zh) 一种衬底驱动低电压低功耗运算放大器
CN107888194A (zh) 一种用于流水线模数转换器的运算放大器
Kai et al. A 168 dB high gain folded cascode operational amplifier for Delta-Sigma ADC
CN209593406U (zh) 一种适用于12位流水线adc中的新型运算放大电路
CN112398452A (zh) 一种应用于流水线模数转换器的运算放大电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant