CN101741329B - 互补输入的循环折叠增益自举跨导运算放大器 - Google Patents

Abstract

互补输入的循环折叠增益自举运算跨导放大器，属于运算放大器技术领域。其特征在于：包括互补输入循环折叠差分输入电路和共源共栅自举电路。所述共源共栅自举电路包括辅助运算放大器Nboost和Pboost，所述辅助运算放大器Nboost为由P型输入晶体管构成折叠运算跨导放大器，所述辅助运算放大器Pboost为由N型输入晶体管构成折叠运算跨导放大器。本发明通过采用互补输入的循环折叠跨导并结合共源共栅自举电路结构，得到了高单位增益带宽的增益自举运算放大器，大大提高了自举运算放大器的工作速度。

Description

互补输入的循环折叠增益自举跨导运算放大器

技术领域

本发明属于微电子学与固体电子学领域的超大规模集成电路设计，涉及一种新型增益自举放大器电路，可以用于模数转换电路，滤波器等模拟信号处理电路的设计。

背景技术

本发明涉及诸如高速模数转换器等高性能开关电容电路中高速增益自举运算放大器的设计。运算放大器是很多模拟电路最重要的模块之一，广泛应用于模数转换电路，滤波器等模拟信号处理电路中。通常决定了高性能开关电容电路能够达到的精度、速度和功耗等指标。在开关电容电路中，负载通常为纯电容性质，此时单级运算跨导放大器OTA功耗优于多级的运算放大器，并且带有增益自举结构的单级运算放大器可以提供非常高的增益。因此，传统的折叠式增益自举OTA放大器获得了广泛的应用。但是，传统的折叠式增益自举OTA放大器具有速度慢、功耗大等缺点。一方面，集成电路的工作速度日益提高；另一方面，目前消费电子领域，以电池为电力的移动便携设备要求电路的功耗尽可能低，从而延长移动便携设备的使用时间。

针对上述情况，本发明提出了一种具有互补输入的循环折叠增益自举OTA。

发明内容

为了克服现有折叠式增益自举OTA速度慢、功耗大的不足，本发明设计了新型互补循环折叠增益自举OTA。本发明目的在于提高增益自举OTA的单位增益带宽GBW，以提高运算放大器的工作速度，并降低增益自举OTA的功耗。

使用本发明，可以提高诸如高性能模数转换器的高性能开关电容的速度，或者降低功耗。

本发明的特征在于，

含有：N型互补输入支路、P型互补输入支路，和所述N型互补输入支路相连的偏置电压晶体管部分、偏置尾电流晶体管部分和共源共栅晶体管部分，和所述P型互补输入支路互补相连的偏置电压晶体管部分、偏置尾电流晶体管部分和共源共栅晶体管部分，和所述N型互补输入支路的共源共栅晶体管部分相连的辅助放大器Nboost，以及和所述P型互补输入支路的共源共栅晶体管部分相连的辅助放大器Pboost，其中：

P型互补输入支路，含有：第一PMOS管M1a、第二PMOS管M1b、第三PMOS管M2b和第四PMOS管M2a，其中：第一PMOS管M1a的栅极、第二PMOS管M 1b的栅极都与两个全差分输入信号中的一个负输入信号VINN相连，第三PMOS管M2b的栅极、第四PMOS管M2a的栅极都与所述输入的两个全差分输入信号中的另一个正输入信号VINP相连；所述偏置电压晶体管部分采用一个第五PMOS管M0，漏极同时与所述第一至第四共四个PMOS管M1a、M1b、M2b、M2a的源极相连，该第五PMOS管M0的栅极输入第一偏置电压Vbp1；第一NMOS管M3a、第二NMOS管M3b、第三NMOS管M4b、第四NMOS管M4a四个共地的NMOS管组成了所述P型互补输入支路的偏置尾电流晶体管部分，其中：第一NMOS管M3a的栅极和第二NMOS管M3b的栅极互连后再与所述第三PMOS管M2b的漏极相连，第三NMOS管M4b的栅极与第四NMOS管M4a的栅极互连后再与所述第二PMOS管M 1b的漏极相连；第五NMOS管M5、第六NMOS管M6、第七NMOS管M11、第八NMOS管M 12这四个NMOS管共同构成了所述P型互补输入支路的共源共栅晶体管部分，其中：第五NMOS管M5的源极同时与所述第一PMOS管M1a的漏极、第一NMOS管M3a的漏极相连，第六NMOS管M6的源极同时与所述第四PMOS管M2a的漏极、第四NMOS管M4a的漏极连接，第七NMOS管M11的源极和所述第二NMOS管M3b的漏极相连，第八NMOS管M12的源极和所述第三NMOS管M4b的漏极相连，第七NMOS管M11的漏极和所述第三PMOS管M2b的漏极相连，第八NMOS管M12的漏极和所述第二PMOS管M1b的漏极相连，第七NMOS管M11的栅极和第八NMOS管M12的栅极互连后接第二偏置电压Vbn2；

N型互补输入电路，含有第九NMOS管M14a、第十NMOS管M14b、第十一NMOS管M15b、第十二NMOS管M15a共四个NMOS管，其中：第九NMOS管M14a、第十NMOS管M14b这两个NMOS管的栅极都连接到所述负输入信号VINN，第十一NMOS管M15b、第十二NMOS管M15a这两个NMOS管的栅极都连到所述正输入信号VINP；所述N型互补输入支路的偏置电压晶体管部分是一个第十三NMOS管M13，其源极接地，漏极同时和所述第九NMOS管M14a，第十NMOS管M14b，第十一NMOS管M15b，第十二NMOS管M15a的漏极相连，而该偏置电压晶体管部分的第十三NMOS管M13的栅极接共模控制信号VCMFB；所述N型互补输入支路的偏置尾电流管部分由第六PMOS管M9a、第七PMOS管M9b、第八PMOS管M10b、第九PMOS管M10a这四个PMOS管构成，其中：所述四个PMOS管M9a、M9b、M10b、M10a的源极都连到电源电压VDD；所述N型互补输入支路的共源共栅晶体管部分由第十PMOS管M7、第十一PMOS管M8、第十二PMOS管M16、第十三PMOS管M17这四个PMOS管M7、M8、M16、M17构成，其中：第十PMOS管M7的源极同时和所述第六PMOS管M9a的漏极、第九NMOS管M14a的漏极相连，第十一PMOS管M8的源极同时和所述第九PMOS管M10a的漏极、第十二NMOSM15a的漏极相连，第十二PMOS管M16的漏极同时和所述第六PMOS管M9a的栅极、第七PMOS管M9b的栅极以及所述第十一NMOS管M15b的漏极相连，第十三PMOS管M17的漏极同时和所述第八PMOS管M10b的栅极、第九PMOS管M10a的栅极以及所述第十NMOS管M14b的漏极相连，第十二PMOS管M16的栅极和第十三PMOS管M17栅极都连接到第三偏置电压Vbp2，

第十PMOS管M7和所述第五NMOS管M5的漏极相连，产生正差分输出信号VOUTP，第十一PMOS管M8和所述第六NMOS管M6的漏极相连，产生负差分输出信号VOUTN，所述正差分输出信号VOUTP和负差分输出信号VOUTN这两个差分信号共同构成全差分输出，

辅助放大器，包含：Pboost放大器和Nboost放大器，其中：

Pboost放大器，含有：四个PMOS管：第十四PMOS管M21、第十五PMOS管M23、第十六PMOS管M22和第十七PMOS管M24，八个NMOS管：第十四NMOS管M27、第十五NMOS管M29、第十六NMOS管M28、第十七NMOS管M30、第十八NMOS管M25、第十九NMOS管M26、第二十NMOS管M270和第二十一NMOS管M31，其中：

第十四PMOS管M21和第十六PMOS管M22，这两者的栅极相连后接第四偏置电压PVbp1，源极相连后接电源电压VDD，

第十五PMOS管M23和第十七PMOS管M24，这两者的栅极相连后接第五偏置电压PVpb2，

第十四NMOS管M27和第十六NMOS管M28，这两者的栅极相连后接第六偏置电压PVbn2，第十四NMOS管M27和第十五PMOS管M23这两者的漏极相连后，产生P型辅助放大器Pboost的正输出信号POUTP，输出到所述第十一PMOS管M8的栅极，第十六NMOS管M28和第十七PMOS管M24这两者的漏极相连后产生P型辅助放大器Pboost的负输出信号POUTN，输出到第十PMOS管M7的栅极，

第十五NMOS管M29、第十七NMOS管M30以及第二十一NMOS管M31，这三者的栅极相连后接第七偏置电压PVbn1，源极接地，第十五NMOS管M29的漏极和第十四NMOS管M27的源极相连，第十七NMOS管M30的漏极和第十六NMOS管M28的源极相连，

第十八NMOS管M25、第十九NMOS管M26和第二十NMOS管M270，这三者的源极相连后接所述第二十一NMOS管M31的漏极，第十八NMOS管M25的漏极同时和所述第十四PMOS管M21的漏极、第十五PMOS管M23的源极相连，第十八NMOS管M25的栅极为P型辅助放大器Pboost负正输入信号PINN来自所述第十一PMOS管M8的源极，第十九NMOS管M26的漏极接所述电源电压VDD，而栅极为P型辅助放大器Pboost的正输入信号PINP来自所述第十PMOS管M7的源极，第二十NMOS管M270的漏极同时和所述第十六PMOS管M22的漏极、第十七PMOS管M24的源极相连，而栅极接第八偏置电压PVCM，

Nboost放大器，含有：八个PMOS管：第十八PMOS管M41、第十九PMOS管M44、第二十PMOS管M43、第二十一PMOS管M45、第二十二PMOS管M46、第二十三PMOS管M47、第二十四PMOS管M48以及第二十五PMOS管M42，四个NMOS管：第二十二NMOS管M49、第二十三NMOS管M51、第二十四NMOS管M50以及第二十五NMOS管M52，其中：

第二十三NMOS管M51和第二十五NMOS管M52，这两者的源极共地，栅极相连后接第九偏置电压NVbn1，第二十二NMOS管M49和第二十四NMOS管M50，这两者的栅极相连后接第十偏置电压NVbn2，第十九PMOS管M44和第二十一PMOS管M45，这两者的栅极先相连后接第十一偏置电压NVbp2，第十九PMOS管M44的漏极和第二十二NMOS管M49的漏极相连后产生N型辅助放大器Nboost的正输出信号NOUTP，送到所述第六NMOS管M6的栅极，第二十一PMOS管M45的漏极和第二十四NMOS管M50的漏极相连后产生N型辅助放大器Nboost的负输出信号NOUTN，送到所述第五NMOS管M5的栅极，第十八PMOS管M41、第二十五PMOS管M42、第二十PMOS管M43，这三者的源极互连后接所述电源电压VDD，栅极互连后接第十二偏置电压NVbp1，第十八PMOS管M41的漏极和第十九PMOS管M44的源极相连，第二十PMOS管M43的漏极和第二十一PMOS管M45的源极相连，第二十二PMOS管M46、第二十三PMOS管M47和第二十四PMOS管M48，其中，这三者的源极相连后接所述第二十五PMOS管M42的漏极，第二十二PMOS管M46的漏极同时和第二十二NMOS管M49的源极、第二十三NMOS管M51的漏极相连，该第二十二PMOS管M46的栅极的N型辅助放大器Nboost负输入信号NINN来自所述第四NMOS管M4a的漏极，第二十三PMOS管M47的栅极的N型辅助放大器Nboost正输入信号NINP来自所述第一NMOS管M3a的漏极，

第二十三PMOS管M47的漏极接地，栅极的输入信号来自第一PMOS管M1a的漏极，第二十四PMOS管M48的漏极同时和所述第二十四NMOS管M50的源极、第二十五NMOS管M52的漏极相连，该第二十四PMOS管M48的栅极的输入信号为第十三偏置电压NVCM；

所述互补输入的循环折叠增益自举跨导运算放大器还包含一个共模反馈电路，该共模反馈电路含有全差分输出信号的输入支路和共模反馈控制子电路，其中：

全差分输出信号的输入支路，是一个由第一电阻R1和第二电阻R2串接构成的串联支路，第一电阻R1的非串联端接负差分输出信号VOUTN，第二电阻R2的非串联端接正差分输出信号VOUTP，

共模反馈控制子电路，含有：第二十六PMOS管M118和两条相互并联的晶体管串联支路，其中：

第一条晶体管串联支路，依次由第二十七PMOS管M119和第二十六NMOS管M121串接而成，其中：第二十七PMOS管M119的栅极接所述第一电阻R1和第二电阻R2的串接中点，第二十六NMOS管M121的栅极和漏极相连后接共模控制信号VCMFB，

第二条晶体串联支路，由第二十八PMOS管M120和第二十七NMOS管M122串联而成，其中，第二十八PMOS管M120的栅极接共模输入电压VCM，第二十七NMOS管M 122的栅极和漏极相连，

所述第二十六NMOS管M121和第二十七NMOS管M122的源极共地，第二十六PMOS管M118，源极接所述电源电压VDD，漏极接第二十七PMOS管M119、第二十八PMOS管M120这两管的源极。

本发明的有益效果是：在CADENCE平台进行SPICE仿真，仿真结果表明，在50pF电容负载，9mA总电流下，单位增益带宽为217.1MHz，直流增益95.95dB，相位裕度70.26dB。

附图说明

图1.本发明互补输入的循环折叠增益自举OTA的电路图。

图2.根据实例实施的共模反馈电路的电路图。

具体实施方式

本发明的技术解决方案参阅图1。图1为一个互补输入的循环折叠增益自举OTA，与常规增益自举OTA不同，其采用了N型MOS管与P型MOS管支路互补输入，并且两个支路都采用了由Rida S.Assaad和Jose Silva-Martinez在IEEE固态电路杂志在2009年9月第9卷第2535-2542页的文章“The Recycling Folded Cascode：A General Enhancement of the Folded Cascode Amplifier”中报道的循环折叠OTA结构。

图1中晶体管M1a、M1b、M2a、M2b为P型输入器件，M14a、M14b、M15a、M15b为N型输入器件。VINP、VINN为全差分输入信号，VINP加到M2a、M2b和M15a、M15b的栅极，VINN加到M1a、M1b和M14a、M14b的栅极。晶体管M0为P型输入支路M1a、M1b、M2a、M2b提供偏置电流，M13为N型输入支路M14a、M14b、M15a、M15b提供偏置电流。与此同时，M13提供一个路径，以通过在共模反馈电路中产生的信号VCMFB控制输出VOUTP、VOUTN的共模分量。晶体管M3a、M3b和M4a、M4b为P输入分支的偏置尾电流晶体管，M5、M6和M11、M12为P输入分支的共源共栅晶体管对。晶体管M9a、M9b和M10a、M10b为N输入分支的偏置尾电流晶体管。M7、M8和M16、M17为N输入分支的共源共栅晶体管对。VOUTP和VOUTN为全差分输出。Vbp1为晶体管M0的偏置电压，Vpb2为晶体管M7、M8、M16、M17的偏置电压。Vbn2为晶体管M5、M6、M11、M12的偏置电压。VDD和GND分别具有1.8V和0V的电源电压。

与仅有P型输入器件的Rida S.Assaad循环折叠OTA相比，本发明互补循环折叠OTA增加了N型输入器件支路，并且N型输入器件支路与P型输入器件支路的共源共栅晶体管M5、M6和M7、M8共用了相同的电流。因此更充分的利用了的各个支路的电流，有效的提高了运放的单位增益带宽GBW，以提高运放的工作速度。并且由于增加共源共栅自举电路Nboost和Pboost，提高了放大器的增益。

辅助放大器Pboost的输入PINP、PINN连接至节点24、27，输出POUTP、POUTN连接至节点61、60，PVCM、PVbp1、PVbp2、PVbn1和PVbn1为固定的偏置电压。辅助放大器Nboost的输入NINP、NINN连接至节点14、17，输出NOUTP、NOUTN连接至节点63、62，NVCM、PVCM、NVbp1、NVbp2、NVbn1、NVbn1、PVbp1、PVbp2、PVbn2和PVbn1为固定的偏置电压。

图2是共模反馈电路。电阻R1和R2为共模反馈电路的输入器件，其一端分别接OTA的输出VOUTP和VOUTN，另一端接晶体管M119的栅极。R1和R2的作用为在M19的栅极产生OTA全差分输出电压中的共模电压。共模输入电压VCM加在晶体管M120的栅极。二极管连接的晶体管M121和M122是差分对M119和M120的负载，差分对M119和M120所产生的电压差，经过晶体管M121和1M22，产生在图1中OTA所用的共模控制信号VCMFB。晶体管M118为晶体管M119、M120提供偏置电流，Vbp1为M118的偏压。VDD和GND分别为1.8V和0V的电源电压。

为了验证性能，在CADENCE平台进行SPICE仿真。

仿真结果表明，在50pF电容负载，9mA总电流下，单位增益带宽为217.1MHz。增益自举OTA的特性总结如表1。

表1：增益自举OTA特性总结

名称	互补循环折叠增益自举OTA
		功耗(mW)	16.2
直流增益(dB)	95.95
		单位增益带宽(MHz)	217.1
相位裕度(deg)	70.26
		电容负载(pF)	50

Claims (2)

1.互补输入的循环折叠增益自举跨导运算放大器，其特征在于，含有：N型互补输入支路、P型互补输入支路，和所述N型互补输入支路相连的偏置电压晶体管部分、偏置尾电流晶体管部分和共源共栅晶体管部分，和所述P型互补输入支路互补相连的偏置电压晶体管部分、偏置尾电流晶体管部分和共源共栅晶体管部分，和所述N型互补输入支路的共源共栅晶体管部分相连的N型辅助放大器(Nboost)，以及和所述P型互补输入支路的共源共栅晶体管部分相连的P型辅助放大器(Pboost)，其中：

P型互补输入支路，含有：第一PMOS管(M1a)、第二PMOS管(M1b)、第三PMOS管(M2b)和第四PMOS管(M2a)，其中：第一PMOS管(M1a)的栅极、第二PMOS管(M1b)的栅极都与两个全差分输入信号中的一个负输入信号(VINN)相连，第三PMOS管(M2b)的栅极、第四PMOS管(M2a)的栅极都与所述输入的两个全差分输入信号中的另一个正输入信号(VINP)相连；所述偏置电压晶体管部分采用一个第五PMOS管(M0)，漏极同时与所述第一至第四共四个PMOS管(M1a、M1b、M2b、M2a)的源极相连，该第五PMOS管(M0)的栅极输入第一偏置电压(Vbp1)；第一NMOS管(M3a)、第二NMOS管(M3b)、第三NMOS管(M4b)、第四NMOS管(M4a)四个共地的NMOS管组成了所述P型互补输入支路的偏置尾电流晶体管部分，其中：第一NMOS管(M3a)的栅极和第二NMOS管(M3b)的栅极互连后再与所述第三PMOS管(M2b)的漏极相连，第三NMOS管(M4b)的栅极与第四NMOS管(M4a)的栅极互连后再与所述第二PMOS管(M1b)的漏极相连；第五NMOS管(M5)、第六NMOS管(M6)、第七NMOS管(M11)、第八NMOS管(M12)这四个NMOS管共同构成了所述P型互补输入支路的共源共栅晶体管部分，其中：第五NMOS管(M5)的源极同时与所述第一PMOS管(M1a)的漏极、第一NMOS管(M3a)的漏极相连，第六NMOS管(M6)的源极同时与所述第四PMOS管(M2a)的漏极、第四NMOS管(M4a)的漏极连接，第七NMOS管(M11)的源极和所述第二NMOS管(M3b)的漏极相连，第八NMOS管(M12)的源极和所述第三NMOS管(M4b)的漏极相连，第七NMOS管(M11)的漏极和所述第三PMOS管(M2b)的漏极相连，第八NMOS管(M12)的漏极和所述第二PMOS管(M1b)的漏极相连，第七NMOS管(M11)的栅极和第八NMOS管(M12)的栅极互连后接第二偏置电压(Vbn2)；

N型互补输入电路，含有第九NMOS管(M14a)、第十NMOS管(M14b)、第十一NMOS管(M15b)、第十二NMOS管(M15a)共四个NMOS管，其中：第九NMOS管(M14a)、第十NMOS管(M14b)这两个NMOS管的栅极都连接到所述负输入信号(VINN)，第十一NMOS管(M15b)、第十二NMOS管(M15a)这两个NMOS管的栅极都连到所述正输入信号(VINP)；所述N型互补输入支路的偏置电压晶体管部分是一个第十三NMOS管(M13)，其源极接地，漏极同时和所述第九NMOS管(M14a)，第十NMOS管(M14b)，第十一NMOS管(M15b)，第十二NMOS管(M15a)的漏极相连，而该偏置电压晶体管部分的第十三NMOS管(M13)的栅极接共模控制信号(VCMFB)；所述N型互补输入支路的偏置尾电流管部分由第六PMOS管(M9a)、第七PMOS管(M9b)、第八PMOS管(M10b)、第九PMOS管(M10a)这四个PMOS管构成，其中：所述四个PMOS管(M9a、M9b、M10b、M10a)的源极都连到电源电压(VDD)；所述N型互补输入支路的共源共栅晶体管部分由第十PMOS管(M7)、第十一PMOS管(M8)、第十二PMOS管(M16)、第十三PMOS管(M17)这四个PMOS管(M7、M8、M16、M17)构成，其中：第十PMOS管(M7)的源极同时和所述第六PMOS管(M9a)的漏极、第九NMOS管(M14a)的漏极相连，第十一PMOS管(M8)的源极同时和所述第九PMOS管(M10a)的漏极、第十二NMOS(M15a)的漏极相连，第十二PMOS管(M16)的漏极同时和所述第六PMOS管(M9a)的栅极、第七PMOS管(M9b)的栅极以及所述第十一NMOS管(M15b)的漏极相连，第十三PMOS管(M17)的漏极同时和所述第八PMOS管(M10b)的栅极、第九PMOS管(M10a)的栅极以及所述第十NMOS管(M14b)的漏极相连，第十二PMOS管(M16)的栅极和第十三PMOS管(M17)栅极都连接到第三偏置电压(Vbp2)，

第十PMOS管(M7)和所述第五NMOS管(M5)的漏极相连，产生正差分输出信号(VOUTP)，第十一PMOS管(M8)和所述第六NMOS管(M6)的漏极相连，产生负差分输出信号(VOUTN)，所述正差分输出信号(VOUTP)和负差分输出信号(VOUTN)这两个差分信号共同构成全差分输出，

辅助放大器，包含：Pboost放大器和Nboost放大器，其中：

Pboost放大器，含有：四个PMOS管：第十四PMOS管(M21)、第十五PMOS管(M23)、第十六PMOS管(M22)和第十七PMOS管(M24)，八个NMOS管：第十四NMOS管(M27)、第十五NMOS管(M29)、第十六NMOS管(M28)、第十七NMOS管(M30)、第十八NMOS管(M25)、第十九NMOS管(M26)、第二十NMOS管(M270)和第二十一NMOS管(M31)，其中：

第十四PMOS管(M21)和第十六PMOS管(M22)，这两者的栅极相连后接第四偏置电压(PVbp1)，源极相连后接电源电压(VDD)，

第十五PMOS管(M23)和第十七PMOS管(M24)，这两者的栅极相连后接第五偏置电压(PVpb2)，

第十四NMOS管(M27)和第十六NMOS管(M28)，这两者的栅极相连后接第六偏置电压(PVbn2)，第十四NMOS管(M27)和第十五PMOS管(M23)这两者的漏极相连后，产生P型辅助放大器(Pboost)的正输出信号(POUTP)，输出到所述第十一PMOS管(M8)的栅极，第十六NMOS管(M28)和第十七PMOS管(M24)这两者的漏极相连后产生P型辅助放大器(Pboost)的负输出信号(POUTN)，输出到第十PMOS管(M7)的栅极，

第十五NMOS管(M29)、第十七NMOS管(M30)以及第二十一NMOS管(M31)，这三者的栅极相连后接第七偏置电压(PVbn1)，源极接地，第十五NMOS管(M29)的漏极和第十四NMOS管(M27)的源极相连，第十七NMOS管(M30)的漏极和第十六NMOS管(M28)的源极相连，

第十八NMOS管(M25)、第十九NMOS管(M26)和第二十NMOS管(M270)，这三者的源极相连后接所述第二十一NMOS管(M31)的漏极，第十八NMOS管(M25)的漏极同时和所述第十四PMOS管(M21)的漏极、第十五PMOS管(M23)的源极相连，第十八NMOS管(M25)的栅极为P型辅助放大器(Pboost)负正输入信号(PINN)来自所述第十一PMOS管(M8)的源极，第十九NMOS管(M26)的漏极接所述电源电压(VDD)，而栅极为P型辅助放大器(Pboost)的正输入信号(PINP)来自所述第十PMOS管(M7)的源极，第二十NMOS管(M270)的漏极同时和所述第十六PMOS管(M22)的漏极、第十七PMOS管(M24)的源极相连，而栅极接第八偏置电压(PVCM)，

Nboost放大器，含有：八个PMOS管：第十八PMOS管(M41)、第十九PMOS管(M44)、第二十PMOS管(M43)、第二十一PMOS管(M45)、第二十二PMOS管(M46)、第二十三PMOS管(M47)、第二十四PMOS管(M48)以及第二十五PMOS管(M42)，四个NMOS管：第二十二NMOS管(M49)、第二十三NMOS管(M51)、第二十四NMOS管(M50)以及第二十五NMOS管(M52)，其中：

第二十三NMOS管(M51)和第二十五NMOS管(M52)，这两者的源极共地，栅极相连后接第九偏置电压(NVbn1)，第二十二NMOS管(M49)和第二十四NMOS管(M50)，这两者的栅极相连后接第十偏置电压(NVbn2)，第十九PMOS管(M44)和第二十一PMOS管(M45)，这两者的栅极先相连后接第十一偏置电压(NVbp2)，第十九PMOS管(M44)的漏极和第二十二NMOS管(M49)的漏极相连后产生N型辅助放大器(Nboost)的正输出信号(NOUTP)，送到所述第六NMOS管(M6)的栅极，第二十一PMOS管(M45)的漏极和第二十四NMOS管(M50)的漏极相连后产生N型辅助放大器(Nboost)的负输出信号(NOUTN)，送到所述第五NMOS管(M5)的栅极，第十八PMOS管(M41)、第二十五PMOS管(M42)、第二十PMOS管(M43)，这三者的源极互连后接所述电源电压(VDD)，栅极互连后接第十二偏置电压(NVbp1)，第十八PMOS管(M41)的漏极和第十九PMOS管(M44)的源极相连，第二十PMOS管(M43)的漏极和第二十一PMOS管(M45)的源极相连，第二十二PMOS管(M46)、第二十三PMOS管(M47)和第二十四PMOS管(M48)，其中，这三者的源极相连后接所述第二十五PMOS管(M42)的漏极，第二十二PMOS管(M46)的漏极同时和第二十二NMOS管(M49)的源极、第二十三NMOS管(M51)的漏极相连，该第二十二PMOS管(M46)的栅极的N型辅助放大器(Nboost)负输入信号(NINN)来自所述第四NMOS管(M4a)的漏极，第二十三PMOS管(M47)的栅极的N型辅助放大器(Nboost)正输入信号(NINP)来自所述第一NMOS管(M3a)的漏极，

第二十三PMOS管(M47)的漏极接地，栅极的输入信号来自第一PMOS管(M1a)的漏极，第二十四PMOS管(M48)的漏极同时和所述第二十四NMOS管(M50)的源极、第二十五NMOS管(M52)的漏极相连，该第二十四PMOS管(M48)的栅极的输入信号为第十三偏置电压(NVCM)。

2.根据权利要求1所述的互补输入的循环折叠增益自举跨导运算放大器其特征在于，所述互补输入的循环折叠增益自举跨导运算放大器还包含一个共模反馈电路，该共模反馈电路含有全差分输出信号的输入支路和共模反馈控制子电路，其中：

全差分输出信号的输入支路，是一个由第一电阻(R1)和第二电阻(R2)串接构成的串联支路，第一电阻(R1)的非串联端接负差分输出信号(VOUTN)，第二电阻(R2)的非串联端接正差分输出信号(VOUTP)，

共模反馈控制子电路，含有：第二十六PMOS管(M118)和两条相互并联的晶体管串联支路，其中：

第一条晶体管串联支路，依次由第二十七PMOS管(M119)和第二十六NMOS管(M121)串接而成，其中：第二十七PMOS管(M119)的栅极接所述第一电阻(R1)和第二电阻(R2)的串接中点，第二十六NMOS管(M121)的栅极和漏极相连后接共模控制信号(VCMFB)，

第二条晶体串联支路，由第二十八PMOS管(M120)和第二十七NMOS管(M122)串联而成，其中，第二十八PMOS管(M120)的栅极接共模输入电压(VCM)，第二十七NMOS管(M122)的栅极和漏极相连，

所述第二十六NMOS管(M121)和第二十七NMOS管(M122)的源极共地，第二十六PMOS管(M118)，源极接所述电源电压(VDD)，漏极接第二十七PMOS管(M119)、第二十八PMOS管(M120)这两管的源极。

Images