CN105991135A - 放大电路及管线型模拟/数字变换电路 - Google Patents

Abstract

本发明的实施方式提供一种耗电低且精度高的放大电路及管线型模拟/数字变换电路。实施方式的放大电路具备：第1变换器，通过对输入信号进行电压/时间变换，而产生时间信号；第2变换器，通过对所述时间信号进行时间/电压变换，而产生输出信号；及校正电路，通过比较所述时间信号与参照信号，而输出控制信号；且所述第1变换器基于所述控制信号而产生所述时间信号。

Description

放大电路及管线型模拟/数字变换电路

[相关申请]

本申请享有以日本专利申请2015-51632号(申请日：2015年3月16日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。

技术领域

本发明的实施方式主要涉及一种放大电路及管线型模拟/数字变换电路。

背景技术

以往，放大电路典型的是使用放大器来实现。近年来，提出了一种采用电荷泵电路及比较器代替放大器的离散时间型放大电路。该离散时间型的放大电路的耗电比使用放大器的放大电路小。

然而，以往的离散时间型的放大电路中，在放大动作开始时点有输入的电压与输出的电压之间产生时间差(也称为失配)的情况。因此，难以提高该放大电路的精度(分辨能力)。另一方面，以往的其他离散时间型的放大电路在输入输出间插入了开关，因此虽有所述失配改善的可能性，但相应地，产生输入输出间的隔离性下降及该开关的非线性失真。因此，也难以提高该放大电路的精度。

发明内容

本发明的实施方式提供一种耗电低且精度高的放大电路及管线型模拟/数字变换电路。

实施方式的放大电路具备：第1变换器，通过对输入信号进行电压/时间变换而产生时间信号；第2变换器，通过对所述时间信号进行时间/电压变换而产生输出信号；及校正电路，通过比较所述时间信号及参照信号而输出控制信号；且所述第1变换器基于所述控制信号而产生所述时间信号。

附图说明

图1是例示第1实施方式的放大电路的框图。

图2是例示图1的电压/时间变换器的电路图。

图3是例示图2的可变电流源的电路图。

图4是例示将图2的电压/时间变换器的动作区分后的各阶段的各种信号的变化的时序图。

图5是用于说明采样阶段的图2的电压/时间变换器的动作的电路图。

图6是用于说明复位阶段的图2的电压/时间变换器的动作的电路图。

图7是用于说明变换阶段的图2的电压/时间变换器的动作的电路图。

图8是表示图2的电压/时间变换器的变化例的电路图。

图9是例示图1的时间/电压变换器的电路图。

图10是例示将图9的时间/电压变换器的动作区分后的各阶段的各种信号的变化的时序图。

图11是例示第1实施方式的放大电路的校正电路的框图。

图12是表示图11的校正电路的校正量调整动作的时序图。

图13是例示第1实施方式的变化例的放大电路的框图。

图14是例示将图13的电压/时间变换器的动作区分后的各阶段的各种信号的变化的时序图。

图15是例示第2实施方式的管线型模拟/数字变换电路的框图。

图16(a)～(d)是表示显示管线型模拟/数字变换电路的动作的波形的图。

图17是例示第2实施方式的放大电路的校正电路的框图。

图18是表示图17的校正电路的校正量调整动作的图。

图19是例示第3实施方式的放大电路的框图。

图20是例示第3实施方式的放大电路所含的时间放大器的电路图。

图21是例示将图20的时间放大器的动作区分后的各阶段的各种信号的变化的时序图。

图22是表示图20的时间放大器的变化例的电路图。

图23是通过第3实施方式的放大电路而进行的管线处理的说明图。

图24是例示第4实施方式的放大电路所含的电流源的电路图。

图25是例示第5实施方式的放大电路所含的比较器的电路图。

图26是例示第6实施方式的放大电路所含的时间放大器的电路图。

图27是例示第7实施方式的放大电路所含的时间放大器的电路图。

图28是例示第8实施方式的放大电路所含的时间放大器的电路图。

图29是例示图28的检测器的电路图。

图30是例示图29的开关的电路图。

图31是例示第9实施方式的模拟/数字变换电路的框图。

图32是表示图31的模拟/数字变换电路的变化例的框图。

图33是例示第10实施方式的电压/时间变换器的框图。

图34是例示第10实施方式的电压/时间变换器的电路图。

图35是例示将图34的电压/时间变换器的动作区分后的各阶段的各种信号的变化的时序图。

图36是例示第11实施方式的电压/时间变换器的电路图。

具体实施方式

以下，参照附图对实施方式的详细内容进行说明。于该说明时，在所有附图中对共通的部分附加共通的参照符号。

下面，为了使说明具体化而表示了各种电流源，但该等电流源产生的定电流信号具有的电流方向也可以适当地变更。具体来说，各电流源也可以产生不用来使采样电容充电而使其放电的定电流信号。此外，以下说明中表示的各种电路能够变更为差分构成。在变更成差分构成的情况下，各电流源会被置换成电流源对。并且，各电流源对产生的定电流信号具有的电流方向可彼此相同也可以彼此相反。

在以下的各实施方式中，说明的放大电路是通过将输入电压变换成时间信号，并将该时间信号变换成电压信号，而使输入电压放大。

(第1实施方式)

在第1实施方式中，对在进行正常的放大动作前的校准期间预先进行电流源的电流值校正的放大电路进行说明。

＜1＞构成

＜1-1＞放大电路的概要

如图1所示，第1实施方式的放大电路1包含开关10、电压/时间变换器100、时间/电压变换器200、及校正电路300。该放大电路1通过将输入电压(V_IN)放大而获得输出电压(V_OUT)。

＜1-2＞电压/时间变换器的概要

首先，对电压/时间变换器100的概要进行说明。电压/时间变换器100通过对输入信号进行电压/时间变换而产生时间信号。时间信号表示依存于输入信号的电压(V_IN)的时间长(时间信息)。时间信号为例如具有与输入电压(V_IN)成比例变化的脉宽的矩形波信号。电压/时间变换器100将时间信号输出至时间/电压变换器200。

图1的电压/时间变换器100包含第1采样电路110、第2采样电路120、底板采样器130、检测器140、及信号产生器150。

第1采样电路110具有第1端子、第2端子及第3端子且包含图1中未图示的采样电容。第1采样电路110的第1端子共通连接于开关10的一端、电压/时间变换器100的输入端子及第2采样电路120的第1端子。第1端子施加有输入电压(V_IN)。第1采样电路110的第2端子共通连接于第2采样电路120的第2端子、底板采样器130的第1端子及检测器140的输入端子。第1采样电路110的第3端子连接于信号产生器150的输出端子。

第1采样电路110在后述采样阶段(SAMPLE)，通过对采样电容的第1端子施加输入电压(V_IN)而对该输入电压(V_IN)进行采样。另一方面，采样电容的第2端子的电压是通过底板采样器130而固定。

第1采样电路110在采样阶段之后的复位阶段(RESET)，使用后述复位电压对采样电容的第1端子的电压进行复位。另一方面，如下所述，底板采样器130不提供电流路径。结果，第1采样电路110的第2端子的电压是由采样阶段采样的输入电压(V_IN)而规定。

在复位阶段之后的变换阶段(CONVERT)的至少一部分，采样电容的第1端子从信号产生器150被供给有电信号(例如可变电流信号)。如下所述，信号产生器150遍及检测器140的输入端子的电压满足第1条件的第1期间持续产生电信号。并且，采样电容遍及第1期间持续被充电或放电。结果，检测器140的输入端子的电压持续上升或下降，最终满足所述第1条件。另外，第1采样电路110在后述校准期间经由开关10而输入有输入电压(V_CAL)。

第2采样电路120具有第1端子及第2端子且包含图1中未图示的采样电容。第2采样电路120的第1端子共通连接于电压/时间变换器100的输入端子及第1采样电路110的第1端子。第1端子被施加有输入电压(V_IN)。第2采样电路120的第2端子共通连接于第1采样电路110的第2端子、底板采样器130的第1端子及检测器140的输入端子。

第2采样电路120在采样阶段通过对采样电容的第1端子施加输入电压(V_IN)，而对该输入电压(V_IN)进行采样。另一方面，采样电容的第2端子的电压是通过底板采样器130而固定。

第2采样电路120在复位阶段使用后述调整用电压将采样电容的第1端子的电压固定。另一方面，底板采样器130不提供电流路径。结果，第2采样电路120的第2端子的电压是通过采样阶段采样的输入电压(V_IN)而规定。

第2采样电路120在复位阶段之后的变换阶段也持续将采样电容的第1端子的电压固定。结果，第2采样电路120提供用于信号产生器150产生的电信号的电流路径。通过使该电信号通过所述电流路径流动，采样电容被充电或放电。因此，采样电容的第2端子的电压持续上升或下降，结果，检测器140的输入端子的电压最终满足所述第1条件。另外，第2采样电路120在后述校准期间经由开关10而输入有输入电压(V_CAL)。

底板采样器130具有第1端子。底板采样器130的第1端子共通连接于第1采样电路110的第2端子、第2采样电路120的第2端子及检测器140的输入端子。

底板采样器130在采样阶段其第1端子连接有产生特定的中间电压的电压源(图1中未图示)。该电压源将第1采样电路110所含的采样电容的第2端子及第2采样电路120所含的采样电容的第2端子的电压固定。

底板采样器130在复位阶段及变换阶段其第1端子不连接所述电压源。而且，理想的是，底板采样器130在复位阶段及变换阶段不提供电流路径。

检测器140具有输入端子及输出端子。检测器140的输入端子共通连接于第1采样电路110的第2端子、第2采样电路120的第2端子及底板采样器130的第1端子。检测器140的输出端子连接于信号产生器150的控制端子及时间/电压变换器200的输入端子。

在变换阶段，检测器140检测其输入端子的电压是否满足第1条件。并且，检测器140产生表示其输入端子的电压满足第1条件的第1期间的时间长的时间信号。例如，时间信号可以是遍及第1期间为“H(high)”电平且遍及其他期间为“L(low)”电平的数字信号。检测器140将时间信号输出至信号产生器150及时间/电压变换器200。另外，检测器140在采样阶段及复位阶段停止动作。

信号产生器150为可变电流源，且具有控制端子及输出端子。信号产生器150的控制端子连接于检测器140的输出端子。信号产生器150的输出端子连接于第1采样电路110的第3端子。

信号产生器150从检测器140被输入有时间信号(D_OUT)，从校正电路300被输入有数字控制信号(D_CNT[X：0])(X为0以上的整数)。信号产生器150基于时间信号(D_OUT)及控制信号(D_CNT[X：0])产生电信号，并将该电信号供给至第1采样电路110。信号产生器150产生的电信号越大，时间信号(D_OUT)中的时间长(T_DOUT)变得越短。

＜1-3＞时间/电压变换器的概要

接下来，对时间/电压变换器200的概要进行说明。时间/电压变换器200从电压/时间变换器100被输入有时间信号(D_IN)。时间/电压变换器200通过对时间信号(D_IN)进行时间/电压变换而产生输出信号。输出信号的电压(V_OUT)依存于时间信号所示的时间长。另外，时间信号(D_IN)及时间信号(D_OUT)为相同信号。时间信号(D_OUT)是从电压/时间变换器100来说的时间信号的表述，时间信号(D_IN)是从时间/电压变换器200来说的时间信号的表述。此外，时间长(T_DOUT)是从电压/时间变换器100来说的时间长的表述，时间长(T_DIN)是从时间/电压变换器200来说的时间长的表述。而且，图1的时间/电压变换器200也可以置换成其他周知的时间/电压变换器。

图1的时间/电压变换器200包含信号产生器210、第3采样电路220、及底板采样器230。

信号产生器210为可变电流源，且具有控制端子及输出端子。信号产生器210的控制端子连接于电压/时间变换器100的输出端子。信号产生器210的输出端子连接于第3采样电路220的第1端子。

信号产生器210从电压/时间变换器100被输入有时间信号(D_IN)，从校正电路300被输入有控制信号(D_CNT[X：0])。信号产生器210基于时间信号(D_IN)及控制信号(D_CNT[X：0])而产生电信号，并将该电信号供给至第3采样电路220。信号产生器210也可以与信号产生器150相同或相似。

第3采样电路220具有第1端子及第2端子且包含图1中未图示的采样电容。第3采样电路220的第1端子连接于信号产生器210的输出端子。第3采样电路220的第2端子连接于底板采样器230的第1端子及时间/电压变换器200的输出端子。

第3采样电路220在后述复位阶段(RESET)使用例如所述复位电压对采样电容的第1端子进行复位。另一方面，采样电容的第2端子的电压被底板采样器230固定。具体来说，第3采样电路220使采样电容的第1端子的电压复位成与电压/时间变换器100的复位阶段的第1采样电路110内部的采样电容的第1端子的电压大体一致。而且，第3采样电路220将采样电容的第2端子的电压固定成与电压/时间变换器100的采样阶段的第1采样电路110内部的采样电容的第2端子的电压大体一致。

在复位阶段后的采样阶段(SAMPLE)的至少一部分，采样电容的第1端子从信号产生器210被供给有电信号(例如可变电流信号)。另一方面，在采样阶段，采样电容的第2端子的电压继续被底板采样器230固定。时间/电压变换器200的采样阶段在时间上与电压/时间变换器100的变换阶段一致。即，信号产生器210与信号产生器150同样地遍及所述第1期间而持续产生电信号。并且，采样电容遍及第1期间而持续被充电或放电。因此，采样电容的第1端子的电压持续上升或下降。

在采样阶段后的保持阶段(HOLD)，采样电容的第1端子的电压被产生例如所述中间电压的电压源(图1中未图示)固定。另一方面，如下所述，底板采样器230不提供电流路径。结果，第3采样电路220的第2端子的电压(即，时间/电压变换器200的输出电压(V_OUT))被保持为依存于所述采样阶段的结束时的采样电容的第1端子的电压的值。

底板采样器230具有第1端子。底板采样器230的第1端子连接于第3采样电路220的第2端子及时间/电压变换器200的输出端子。底板采样器230也可以与底板采样器130相同或相似。

底板采样器230在复位阶段及采样阶段，其第1端子连接有产生所述中间电压的电压源(图1中未图示)。该电压源将第3采样电路220所含的采样电容的第2端子的电压固定。

底板采样器230在保持阶段其第1端子不连接所述电压源。而且，理想的是，底板采样器230在保持阶段不提供电流路径。

＜1-4＞校正电路的概要

放大电路1基于例如时钟信号而进行放大动作。因此，放大电路1必须在放大允许时间(时间长(T_AMP))内，结束输入信号的放大动作。因此，校正电路300将相当于输入信号的最大值的时间长(T_DIN)(依存于输入信号的振幅的时间信息)与放大允许时间长(T_AMP)进行比较，以相当于输入信号的最大值的时间长(T_DIN)与放大允许时间长(T_AMP)大体相同的方式，向信号产生器150及210供给数字控制信号(D_CNT[X：0])。信号产生器150根据数字控制信号(D_CNT[X：0])而产生时间信号(D_IN)。

校正电路300从电压/时间变换器100输入有时间信号(D_IN)。校正电路300基于时间信号(D_IN)及从放大电路1的外部提供的参照信号(例如时钟信号)PHI_REF，而产生控制信号(D_CNT[X：0])。

如上所述，关于校正电路300的动作相关的详细说明将在下文进行叙述。

＜1-5＞电压/时间变换器的具体构成

使用图2对电压/时间变换器的具体构成进行说明。在本实施方式中，可以采用例如图2所示的电压/时间变换器100。图2的电压/时间变换器100包含第1采样电路110、第2采样电路120、底板采样器130、检测器140、及信号产生器150。

第1采样电路110包含开关111、采样电容112、电压源113、及开关114。

开关111插入于第1采样电路110的第1端子与采样电容112的第1端子之间。开关111依照第1开关控制信号(φ1)使第1采样电路110的第1端子与采样电容112的第1端子之间短路或者开放。具体来说，开关111在电压/时间变换器100的采样阶段，使第1采样电路110的第1端子与采样电容112的第1端子之间短路。另一方面，开关111在电压/时间变换器100的复位阶段及变换阶段，使第1采样电路110的第1端子与采样电容112的第1端子之间开放。

采样电容112具有第1端子及第2端子。采样电容112的第1端子共通连接于第1采样电路110的第3端子、开关111、及开关114。采样电容112的第2端子连接于第1采样电路110的第2端子。设采样电容112的电容＝C₁。

电压源113具有正极端子及负极端子。电压源113的正极端子连接于开关114。电压源113的负极端子接地。电压源113产生复位电压(V_RES)。

开关114插入于采样电容112的第1端子与电压源113的正极端子之间。开关114依照第2开关控制信号(φ2)，使采样电容112的第1端子与电压源113的正极端子之间短路或者开放。具体来说，开关114在电压/时间变换器100的复位阶段，使采样电容112的第1端子与电压源113的正极端子之间短路。另一方面，开关114在电压/时间变换器100的采样阶段及变换阶段，使采样电容112的第1端子与电压源113的正极端子之间开放。

第2采样电路120包含开关121、采样电容122、电压源123、及开关124。

开关121插入于第2采样电路120的第1端子与采样电容122的第1端子之间。开关121依照第1开关控制信号(φ1)，使第2采样电路120的第1端子与采样电容122的第1端子之间短路或者开放。具体来说，开关121在电压/时间变换器100的采样阶段使第2采样电路120的第1端子与采样电容122的第1端子之间短路。另一方面，开关121在电压/时间变换器100的复位阶段及变换阶段使第2采样电路120的第1端子与采样电容122的第1端子之间开放。

采样电容122具有第1端子及第2端子。采样电容122的第1端子共通连接于开关121及开关124。采样电容122的第2端子连接于第2采样电路120的第2端子。设采样电容122的电容＝C₁。

电压源123具有正极端子及负极端子。电压源123的正极端子连接于开关124。电压源123的负极端子接地。电压源123产生调整用电压(V_DAC)。该电压(V_DAC)也可以被图1中未图示的控制信号控制。

开关124插入于采样电容122的第1端子与电压源123的正极端子之间。开关124依照第3开关控制信号(φ3)，使采样电容122的第1端子与电压源123的正极端子之间短路或者开放。具体来说，开关124在电压/时间变换器100的复位阶段及变换阶段使采样电容122的第1端子与电压源123的正极端子之间短路。另一方面，开关124在电压/时间变换器100的采样阶段使采样电容122的第1端子与电压源123的正极端子之间开放。

底板采样器130包含开关131及电压源132。

开关131插入于底板采样器130的第1端子与电压源132的正极端子之间。开关131依照第1开关控制信号(φ1)，使底板采样器130的第1端子与电压源132的正极端子之间短路或者开放。具体来说，开关131在电压/时间变换器100的采样阶段使底板采样器130的第1端子与电压源132的正极端子之间短路。另一方面，开关131在电压/时间变换器100的复位阶段及变换阶段使底板采样器130的第1端子与电压源132的正极端子之间开放。

电压源132具有正极端子及负极端子。电压源132的正极端子连接于开关131。电压源132的负极端子接地。电压源132产生中间电压(V_CM)。中间电压(V_CM)在例如电压/时间变换器100为差分构成的情况下也可以设计成与同相电压一致。

检测器140包含比较器141及电压源142。

比较器141包含第1输入端子、第2输入端子及输出端子。比较器141的第1输入端子连接于检测器140的输入端子。比较器141的第2输入端子连接于电压源142的正极端子。比较器141的输出端子连接于检测器140的输出端子。

比较器141在电压/时间变换器100的变换阶段，将第1输入端子的电压与第2输入端子的电压进行比较。比较器141在电压/时间变换器100的采样阶段及复位阶段停止动作。

具体来说，在电压/时间变换器100的变换阶段，若第1输入端子的电压小于第2输入端子的电压，比较器141输出“H”电平(电源电压)的时间信号(D_OUT)。另一方面，若第1输入端子的电压为第2输入端子的电压以上，比较器141输出“L”电平(接地电压)的时间信号(D_OUT)。因此，根据图2的例子，所述第1条件相当于检测器140的输入端子的电压小于后述比较基准电压(V_RC)。

电压源142具有正极端子及负极端子。电压源142的正极端子连接于比较器141的第2输入端子。电压源142的负极端子接地。电压源142产生比较基准电压(V_RC)。

信号产生器150包含可变电流源151。可变电流源151包含第1端子、第2端子、第1控制端子、及第2控制端子。可变电流源151的第1端子接地。可变电流源151的第2端子连接于信号产生器150的输出端子。可变电流源151的第1控制端子及第2控制端子连接于信号产生器150的控制端子。

可变电流源151经由第1控制端子而输入有来自检测器140的时间信号(D_OUT)。可变电流源151经由第2控制端子而输入有来自校正电路300的数字控制信号(D_CNT[X：0])。若时间信号(D_OUT)为“H”电平，可变电流源151便基于数字控制信号(D_CNT[X：0])产生可变电流信号，并将该可变电流信号经由第2端子供给至第1采样电路110。另一方面，若时间信号(D_OUT)为“L”电平，可变电流源151便停止动作。由可变电流源151输出的电流量(I₁₅₁)是利用(X+1)比特的数字控制信号(D_CNT[X：0])进行控制。

＜1-6＞可变电流源的具体构成

接下来，使用图3对可变电流源151的构成例进行说明。在本实施方式中，也可以采用图3中例示的可变电流源151。图3的可变电流源包含(X+1)个辅助电流源151a。各辅助电流源151a包含反相器151a1、晶体管151a2、晶体管151a3、及晶体管151a4。另外，在图3中，晶体管151a2～151a4被描述为MOS晶体管，但也可以置换成其他种类的晶体管。

反相器151a1被输入有(X+1)比特的数字控制信号(D_CNT[X：0])中的特定的1比特数字信号。反相器151a1对输入的1比特数字信号进行逻辑反转后，输入至晶体管151a4的栅极端子。

晶体管151a2具有连接于电源的源极端子、连接于晶体管151a3的源极端子及晶体管151a4的漏极端子的栅极端子、及连接于电流输出端子的漏极端子。各辅助电流源151a遍及晶体管151a2为导通状态的期间，经由电流输出端子而输出定电流信号。该定电流信号是由晶体管151a2的元件尺寸、及偏压端子的电压(V_BIAS1)而决定。

晶体管151a3具有连接于偏压端子的漏极端子、连接于反相器151a1的输入端子的栅极端子、及连接于晶体管151a2的栅极端子的源极端子。晶体管151a3作为开关发挥功能。具体来说，遍及输入至反相器151a1的1比特数字信号为“L”电平的期间，使偏压端子与晶体管151a2的栅极端子之间短路。结果，晶体管151a2变成导通状态。另一方面，遍及输入至反相器151a1的1比特数字信号为“H”电平的期间，使偏压端子与晶体管151a2的栅极端子之间开放。结果，晶体管151a2变成断开状态。

晶体管151a4具有连接于电源的源极端子、连接于反相器151a1的输出端子的栅极端子、及连接于晶体管151a2的栅极端子的漏极端子。晶体管151a4作为开关发挥功能。具体来说，遍及从反相器151a1输出的1比特数字信号为“L”电平的期间，使电源与晶体管151a2的栅极端子之间短路。结果，晶体管151a2变成断开状态。另一方面，遍及从反相器151a1输出的1比特数字信号为“H”电平的期间，使电源与晶体管151a2的栅极端子之间开放。结果，晶体管151a2变成导通状态。

＜1-7＞电压/时间变换器的动作

接下来，使用图4对电压/时间变换器100的动作进行说明。如上所述，电压/时间变换器100的基本动作是由采样阶段、复位阶段及变换阶段区分。并且，各种开关控制信号、时间信号及各种节点的电压如图4例示那样进行变化。

＜1-7-1＞电压/时间变换器的动作(采样阶段)

在采样阶段，第1开关控制信号(φ1)为“H”电平，第2开关控制信号(φ2)为“L”电平，第3开关控制信号(φ3)为“L”电平。而且，在采样阶段，检测器140不动作。因此，在采样阶段，图2的电压/时间变换器100如图5例示那样动作。

即，在采样阶段，图2的电压/时间变换器100以该电压/时间变换器100的输入电压(V_IN)与中间电压(V_CM)的差电压，对采样电容112及采样电容122进行充电。

＜1-7-2＞电压/时间变换器的动作(复位阶段)

在复位阶段，第1开关控制信号(φ1)为“L”电平，第2开关控制信号(φ2)为“H”电平，第3开关控制信号(φ3)为“H”电平。而且，在复位阶段，检测器140不动作。因此，在复位阶段，图2的电压/时间变换器100如图6例示那样动作。

即，在复位阶段，图2的电压/时间变换器100使用复位电压(V_RES)对采样电容112的第1端子的电压进行复位，并使用调整用电压(V_DAC)将采样电容122的第1端子的电压固定。

于此，与检测器140的输入端子相同电位的节点(以下说明中称为节点A)的复位阶段的电压(V_{A_RES})能以如下方式导出。

在采样阶段结束时，采样电容112及采样电容122分别储存C₁·(V_IN-V_CM)的电荷。根据电荷守恒原则，在采样阶段采样电容112及采样电容122储存的电荷的总量(2C₁·(V_IN-V_CM))在复位阶段不会变化。因此，下述式(1)成立。

$V_{A\_RES}=-V_{IN}+V_{CM}+\frac{V_{RES}+V_{DAC}}{2}---\left(1\right)$

于此，输入电压(V_IN)包含直流成分及交流成分，若以交流成分设为V_INAC、且与直流成分一致的方式设计中间电压(V_CM)，则下述式(2)成立。

$V_{A\_RES}=-V_{INAC}+\frac{V_{RES}+V_{DAC}}{2}---\left(2\right)$

＜1-7-3＞电压/时间变换器的动作(变换阶段)

在变换阶段，第1开关控制信号(φ1)为“L”电平，第2开关控制信号(φ2)为“L”电平，第3开关控制信号(φ3)为“H”电平。而且，在变换阶段，检测器140执行动作。因此，在变换阶段，图2的电压/时间变换器100如图7例示那样动作。

即，在变换阶段，图2的电压/时间变换器100从电压源113切断采样电容112的第1端子。比较器141检测节点A的电压(V_A)是否小于比较基准电压(V_RC)，且遍及V_A＜V_RC成立的第1期间，输出“H”电平的时间信号(D_OUT)。另外，所述复位电压(V_RES)、电压(V_DAC)及比较基准电压(V_RC)被设定成在变换阶段开始时VA＜V_RC成立。可变电流源151遍及第1期间而向采样电容112的第1端子供给可变电流信号。该可变电流信号通过由采样电容112、采样电容122、开关124及电压源123形成的电流路径而流动。该可变电流信号对采样电容112及采样电容122进行充电，因此节点A的电压(V_A)与时间一同上升，最终(第1期间结束时)与比较基准电压(V_RC)一致。

从可变电流源151来说，采样电容112及采样电容122为串联连接，与采样电容112的第1端子相同电位的节点(以下的说明中称为节点B)的电压(V_B)在变换阶段开始时与V_RES相等。因此，第1期间结束时的节点B的电压(V_{B_CNV})能够使用下述式(3)进行计算。

$\begin{array}{c}{V}_{B\_CNV}=\frac{1}{C_1/2}{\∫}_0^{T_{DOUT}}{I}_{151}dt+V_{RES}\\ =2\·\frac{I_{151}\·T_{DOUT}}{C_1}+V_{RES}\end{array}---\left(3\right)$

在式(3)中，T_DOUT表示第1期间的时间长，I₁₅₁表示由可变电流源151供给的可变电流信号具有的电流量。如上所述，I₁₅₁是由数字控制信号(D_CNT[X：0])控制。

并且，若考虑采样电容112及采样电容122的分压，第1期间节点A的电压(V_A)的增量是与该第1期间节点B的电压的增量的一半一致。此外，变换阶段开始时的节点A的电压(V_A)与V_{A_RES}相等。因此，第1期间结束时的节点A的电压(V_{A_CNV})能够使用下述式(4)进行计算。

$V_{A\_CMV}=\frac{I_{151}\·T_{DOUT}}{C_1}+V_{A\_RES}---\left(4\right)$

如上所述，在第1期间结束时，节点A的电压(V_A)与比较基准电压(V_RC)一致。因此，能够使用下述式(5)及式(6)导出第1期间的时间长(T_DOUT)。

V_{A_CNV}＝V_RC

$\frac{I_{151}\·T_{DOUT}}{C_1}+V_{A\_RES}=V_{RC}---\left(5\right)$

$T_{DOUT}=\frac{C_1}{I_{151}}(V_{INAC}+V_{RC}-\frac{V_{RES}+V_{DAC}}{2})---\left(6\right)$

根据式(6)可理解到，第1期间的时间长(T_DOUT)与输入电压(V_IN)的交流成分(V_INAC)和直流成分的和成比例。即，时间信号(D_OUT)表示依存于输入电压(V_IN)的时间长(T_DOUT)。

比例系数能够通过适当地设计I₁₅₁及C₁而设定成所需值。直流成分能够通过适当地设计V_RC、V_RES及V_DAC而设定成所需值。

＜1-8＞电压/时间变换器的其他构成例

而且，如图8例示那样，也可以通过设置与图2的第2采样电路120相同或相似的N个(N为2以上的任意整数)第2采样电路120-1，···，120-N，而更细微地设定比例系数及直流成分。另外，第2采样电路120-1，···，120-N的各个所含的电压源产生的调整用电压(V_DAC)也可以各不相同。

＜1-9＞时间/电压变换器的具体构成

使用图9对时间/电压变换器的具体构成进行说明。在本实施方式中，也可以例如采用图9所示的时间/电压变换器200。图9的时间/电压变换器200包含信号产生器210、第3采样电路220、及底板采样器230。

信号产生器210包含可变电流源211。

可变电流源211包含第1端子、第2端子、第1控制端子、及第2控制端子。可变电流源211的第1端子接地。可变电流源211的第2端子连接于信号产生器210的输出端子。可变电流源211的第1控制端子及第2控制端子连接于信号产生器210的控制端子。

可变电流源211经由第1控制端子而输入有来自电压/时间变换器100的时间信号(D_IN)。可变电流源211经由第2控制端子而输入有来自校正电路300的数字控制信号(D_CNT[X：0])。若时间信号(D_IN)为“H”电平，可变电流源211便基于数字控制信号(D_CNT[X：0])产生可变电流信号，并将该可变电流信号经由第2端子供给至第3采样电路220。另一方面，若时间信号(D_IN)为“L”电平，可变电流源211便停止动作。

第3采样电路220包含电压源221、电压源222、采样电容223、开关224、及开关225。

电压源221具有正极端子及负极端子。电压源221的正极端子连接于开关225。电压源221的负极端子接地。电压源221产生中间电压(V_CM)。

电压源222具有正极端子及负极端子。电压源222的正极端子连接于开关224。电压源222的负极端子接地。电压源222产生复位电压(V_RES)。

采样电容223具有第1端子及第2端子。采样电容223的第1端子共通连接于第3采样电路220的第1端子、开关224、及开关225。采样电容223的第2端子连接于第3采样电路220的第2端子。设采样电容223的电容＝C₂。C₂典型来说被设计成与C₁的常数倍一致。该常数也可以为例如图1的放大电路的增益(放大率)的倒数。例如，若增益为2倍，设定成C₂＝C₁/2左右即可。

开关224插入于采样电容223的第1端子与电压源222的正极端子之间。开关224依照第2开关控制信号(φ2)，使采样电容223的第1端子与电压源222的正极端子之间短路或者开放。具体来说，开关224在时间/电压变换器200的复位阶段使采样电容223的第1端子与电压源222的正极端子之间短路。另一方面，开关224在时间/电压变换器200的采样阶段及保持阶段使采样电容223的第1端子与电压源222的正极端子之间开放。

开关225插入于采样电容223的第1端子与电压源221的正极端子之间。开关225依照第1开关控制信号(φ1)，使采样电容223的第1端子与电压源221的正极端子之间短路或者开放。具体来说，开关225在时间/电压变换器200的保持阶段使采样电容223的第1端子与电压源221的正极端子之间短路。另一方面，开关225在时间/电压变换器200的复位阶段及采样阶段使采样电容223的第1端子与电压源221的正极端子之间开放。

底板采样器230包含电压源231及开关232。

电压源231具有正极端子及负极端子。电压源231的正极端子连接于开关232。电压源231的负极端子接地。电压源231产生中间电压(V_CM)。

开关232插入于底板采样器230的第1端子与电压源231的正极端子之间。开关232依照第3开关控制信号(φ3)，使底板采样器230的第1端子与电压源231的正极端子之间短路或者开放。具体来说，开关232在时间/电压变换器200的复位阶段及采样阶段使底板采样器230的第1端子与电压源231的正极端子之间短路。另一方面，开关232在时间/电压变换器200的保持阶段使底板采样器230的第1端子与电压源231的正极端子之间开放。

＜1-10＞时间/电压变换器的动作

接下来，使用图10对时间/电压变换器200的动作进行说明。如上所述，时间/电压变换器200的基本动作是由复位阶段、采样阶段及保持阶段区分。并且，各种开关控制信号及时间信号是如图10例示那样进行变化。

＜1-10-1＞时间/电压变换器的动作(复位阶段)

在复位阶段，第1开关控制信号(φ1)为“L”电平，第2开关控制信号(φ2)为“H”电平，第3开关控制信号(φ3)为“H”电平。时间/电压变换器200的复位阶段在时间上与电压/时间变换器100的复位阶段一致。

即，在复位阶段，图9的时间/电压变换器200使用复位电压(V_RES)对采样电容223的第1端子的电压进行复位，并使用中间电压(V_CM)将采样电容223的第2端子的电压固定。

＜1-10-2＞时间/电压变换器的动作(采样阶段)

在采样阶段，第1开关控制信号(φ1)为“L”电平，第2开关控制信号(φ2)为“L”电平，第3开关控制信号(φ3)为“H”电平。时间/电压变换器200的采样阶段在时间上与电压/时间变换器100的变换阶段一致。

即，在采样阶段，图9的时间/电压变换器200从电压源222切断采样电容223的第1端子。可变电流源211遍及所述第1期间而输入有“H”电平的时间信号(D_IN)，因此遍及该第1期间向第3采样电路220供给可变电流信号。该可变电流信号通过由采样电容223、开关232及电压源231形成的电流路径而流动。该可变电流信号对采样电容223进行充电，所以采样电容223的第1端子的电压与时间一同上升。

与采样电容223的第1端子相同电位的节点(以下的说明中称为节点C)的电压(V_C)在采样阶段开始时与V_RES相等。因此，第1期间结束时的节点C的电压(V_{C_SMP})能够使用下述式(7)进行计算。

$\begin{array}{c}{V}_{C\_SMP}=\frac{1}{C_2}{\∫}_0^{T_{DIN}}{I}_{211}dt+V_{RES}\\ =\frac{I_{211}{T}_{DIN}}{C_2}+V_{RES}\end{array}---\left(7\right)$

在式(7)中，T_DIN表示第1期间的长度，I₂₁₁表示由可变电流源211供给的可变电流信号具有的电流量。I₂₁₁由数字控制信号(D_CNT[X：0])控制。

＜1-10-3＞时间/电压变换器的动作(保持阶段)

在保持阶段，第1开关控制信号(φ1)为“H”电平，第2开关控制信号(φ2)为“L”电平，第3开关控制信号(φ3)为“L”电平。时间/电压变换器200的保持阶段在时间上与电压/时间变换器100的采样阶段一致。

在保持阶段，图9的时间/电压变换器200使用中间电压(V_CM)将采样电容223的第1端子的电压固定，并从电压源231切断采样电容223的第2端子。

在采样阶段结束时，采样电容223储存C₂·(V_{C_SMP}-V_CM)的电荷。根据电荷守恒原则，在采样阶段采样电容223储存的电荷的总量在保持阶段不会发生变化。因此，关于时间/电压变换器200的输出电压(V_OUT)，下述式(8)成立。

$V_{OUT}=\frac{I_{211}{T}_{DIN}}{C_2}-V_{RES}+2V_{CM}---\left(8\right)$

式(8)的T_DIN若假设与式(6)所示的T_DOUT一致，式(8)能够重写成下述式(9)。

$V_{OUT}=\frac{I_{211}}{C_2}\·\frac{C_1}{I_{151}}(V_{INAC}+V_{RC}-\frac{V_{RES}+V_{DAC}}{2})-V_{RES}+2V_{CM}---\left(9\right)$

而且，若假设C₂＝C₁/2、I₂₁₁＝I₁₅₁，式(9)能够重写成下述式(10)。

V_OUT＝-2V_INAC-2V_RC+V_DAC+2V_CM (10)

而且，若假设V_CM＝V_RC，式(10)能够重写成下述式(11)。

V_OUT＝-2V_INAC+V_DAC (11)

根据式(11)能够理解到，输出电压(V_OUT)等于将输入电压(V_IN)的交流成分(V_INAC)设为-2倍后加上调整用电压(V_DAC)所得的电压。而且，若假设V_DAC等于输入电压(V_IN)的直流成分，根据以上的数值例，能够在固定输入电压(V_IN)的直流成分的状态下将交流成分(V_INAC)放大-2倍。

＜1-11＞校正电路的具体构成

使用图11，对本实施方式的放大电路的校正电路进行说明。在本实施方式中，也可以例如采用图11所示的校正电路300。图11的校正电路300包含相位比较器310、计数器320、及控制电路330。

相位比较器310具备例如触发器(D-FF)311。触发器(D-FF)311在第1输入端子输入有时间信号(D_IN)，在第2输入端子反转输入有参照信号(PHI_REF)。并且，相位比较器310输出信号(CMPOUT)作为时间信号(D_IN)与参照信号(PHI_REF)的比较结果。具体来说，相位比较器310在参照信号(PHI_REF)下降的时点，时间信号(D_IN)为“L”电平时，输出“L”电平的信号(CMPOUT)。此外，相位比较器310在参照信号(PHI_REF)下降的时点、时间信号(D_IN)为“H”电平时，输出“H”电平的信号(CMPOUT)。

计数器320是在使能期间对数字控制信号(D_CNT[X：0])进行递增计数或递减计数的可逆计数器。计数器320在第1输入端子输入有信号(CMPOUT)，在第2输入端子输入有参照信号(PHI_REF)。计数器320对应例如参照信号(PHI_REF)的时序而动作。计数器320基于信号(CMPOUT)对初始值n(自然数)进行递增计数或递减计数，并对应参照信号(PHI_REF)的时序而输出(X+1)比特的数字控制信号(D_CNT[X：0])。

控制电路330负责校正电路300的动作。例如，控制电路330基于外部输入信号而控制相位比较器310、及计数器320的动作。

另外，在图11所示的例子中，校正电路300具备控制电路330，但并非必须限定于此，校正电路300也可以由例如放大电路1的外部的控制电路控制。

此外，相位比较器310具备例如触发器(D-FF)311，但并非必须限定于此，只要构成为能够比较时间信号(D_IN)与参照信号(PHI_REF)，则可以是任意构成。

此外，计数器320对应例如参照信号(PHI_REF)的时序而动作，与其上升边缘同步而进行递增计数或递减计数，但也可以对应其他信号的时序动作，递增计数或递减计数动作可以与所述信号的上升边缘同步也可以与下降边缘同步。

＜1-11＞校正电路的校正量调整动作

接下来，对本实施方式的放大电路的校正电路的校正量调整动作进行说明。校正电路300在正常动作前的校准期间进行校正量调整动作。校正量调整动作是指将信号产生器150及210的电流量调整成适当量的动作。校准是由例如未图示的控制部等进行。该校准是在所述正常动作前进行的动作。进行校准的时序能够任意地变更，可以在具备放大电路1的装置的电源刚接通后进行，也可以每隔特定时间进行。使用图12对校准期间的校正电路300的校正量调整动作的具体例进行说明。

[时刻T1]

未图示的控制部在进行校准时使放大电路1的开关10为导通状态，并代替电压(V_IN)而将电压(V_CAL)供给至电压/时间变换器100。由此，电压/时间变换器100产生基于电压(V_CAL)的时间信号(D_IN)。例如，电压(V_CAL)是与假定输入至放大电路1的电压之中最大的电压相当的电压。未图示的控制部在进行校准时经由控制电路330将校正电路300设为动作状态。

在时刻T1，输入至相位比较器310的时间信号(D_IN)与参照信号(PHI_REF)从“L(Low)”电平上升至“H(high)”电平。计数器320将初始值“n”的数字控制信号(D_CNT[X：0])至少供给至信号产生器150。由此，电压/时间变换器100基于初始值“n”的数字控制信号(D_CNT[X：0])而产生时间信号(D_IN)。

[时刻T2]

在从时刻T1经过时间长(T_DIN)后的时刻T2，时间信号(D_IN)从“H”电平下降至“L”电平。该时间长(T_DIN)是依存于数字控制信号(D_CNT[X：0])＝“n”的长度。

[时刻T3]

在从时刻T1经过时间长(T_AMP)(T_AMP＞T_DIN)后的时刻T3，参照信号(PHI_REF)从“H”电平下降至“L”电平。

相位比较器310在参照信号(PHI_REF)从“H”电平下降至“L”电平的时点，判定时间信号(D_IN)为“H”电平还是“L”电平。相位比较器310在参照信号(PHI_REF)从“H”电平下降至“L”电平的时点，判定时间信号(D_IN)为“L”电平的情况下，输出“L”电平的信号(CMPOUT)。

[时刻T4]

在时刻T4，时间信号(D_IN)与参照信号(PHI_REF)从“L”电平上升至“H”电平。

若参照信号(PHI_REF)从“L”电平上升至“H”电平，计数器320基于信号(CMPOUT)进行递增计数、或递减计数。本例中，在参照信号(PHI_REF)从“L”电平上升至“H”电平的时点，信号(CMPOUT)为“L”电平。因此，计数器320将数字控制信号(D_CNT[X：0])从初始值“n”递减计数成“n-1”。计数器320将“n-1”的数字控制信号(D_CNT[X：0])至少供给至信号产生器150。由此，电压/时间变换器100基于“n-1”的数字控制信号(D_CNT[X：0])而产生时间信号(D_IN)。

[时刻T5]

在从时刻T4经过时间长(T_DIN)后的时刻T5，时间信号(D_IN)从“H”电平下降至“L”电平。该时间长(T_DIN)是依存于数字控制信号(D_CNT[X：0])＝“n-1”的长度。

[时刻T6]

在从时刻T4经过时间长(T_AMP)(T_AMP＞T_DIN)后的时刻T6，参照信号(PHI_REF)从“H”电平下降至“L”电平。

相位比较器310在参照信号(PHI_REF)从“H”电平下降至“L”电平的时点，判定时间信号(D_IN)为“L”电平，所以输出“L”电平的信号(CMPOUT)。

[时刻T7]

在时刻T7，时间信号(D_IN)与参照信号(PHI_REF)从“L”电平上升至“H”电平。

本例中，在参照信号(PHI_REF)从“L”电平上升至“H”电平的时点，信号(CMPOUT)为“L”电平。因此，计数器320将数字控制信号(D_CNT[X：0])从“n-1”递减计数成“n-2”。计数器320将“n-2”的数字控制信号(D_CNT[X：0])至少供给至信号产生器150。由此，电压/时间变换器100基于“n-2”的数字控制信号(D_CNT[X：0])而产生时间信号(D_IN)。

[时刻T8]

在从时刻T7经过时间长(T_AMP)(T_AMP＜T_DIN)后的时刻T8，参照信号(PHI_REF)从“H”电平下降至“L”电平。

相位比较器310在参照信号(PHI_REF)从“H”电平下降至“L”电平的时点，判定时间信号(D_IN)为“H”电平的情况下，输出“H”电平的信号(CMPOUT)。

[时刻T9]

在从时刻T7经过时间长(T_DIN)后的时刻T9，时间信号(D_IN)从“H”电平下降至“L(Low)”电平。该时间长(T_DIN)是依存于数字控制信号(D_CNT[X：0])＝“n-2”的长度。

[时刻T10]

在时刻T10，时间信号(D_IN)与参照信号(PHI_REF)从“L”电平上升至“H”电平。

本例中，在参照信号(PHI_REF)从“L”电平上升至“H”电平的时点，信号(CMPOUT)为“H”电平。因此，计数器320将数字控制信号(D_CNT[X：0])从“n-2”递增计数成“n-1”。计数器320将“n-1”的数字控制信号(D_CNT[X：0])至少供给至信号产生器150。由此，电压/时间变换器100基于“n-1”的数字控制信号(D_CNT[X：0])而产生时间信号(D_IN)。

[时刻T11]

在从时刻T10经过时间长(T_DIN)后的时刻T11，时间信号(D_IN)从“H”电平下降至“L”电平。

[时刻T12]

在从时刻T10经过时间长(T_AMP)(T_AMP＞T_DIN)后的时刻T12，参照信号(PHI_REF)从“H”电平下降至“L”电平。

相位比较器310在参照信号(PHI_REF)从“H”电平下降至“L”电平的时点，判定时间信号(D_IN)为“L”电平，所以输出“L”电平的信号(CMPOUT)。

校正电路300在控制电路330结束相位比较器310及计数器320的动作之前，反复进行所述动作。

这样，通过反复进行时间长(T_DIN)与时间长(T_AMP)的比较，数字控制信号(D_CNT[X：0])被收敛成期望的数字控制信号(D_CNT[X：0])。

并且，例如控制电路330经过假定收敛成期望的数字控制信号(D_CNT[X：0])的期间后，校正电路300导出数字控制信号(D_CNT[X：0])的动作完成。这样，校正电路300的校正量调整动作完成。并且，放大电路1使用导出的数字控制信号(D_CNT[X：0])进行所述正常动作。

＜1-13＞作用效果

如以上说明的那样，第1实施方式的放大电路针对输入侧的采样电容及输出侧的采样电容在同时期使用同一复位电压进行复位，然后将输入电压放大。因此，根据该放大电路，放大动作开始时的输入输出间的电压的失配得到缓解。此外，该放大电路不具备使输入输出间短路的开关。因此，不会产生输入输出间的隔离性下降及该开关的非线性失真。因此，根据该放大电路，能够减少耗电且提升精度。

在本实施方式的放大电路1中，期望在放大动作允许的时间(例如时钟)内完成放大动作。因此，在本实施方式的放大电路1中，将假定输入至放大电路1的最大电压的电压(V_CAL)变换成时间信号，以此时间信号在放大动作允许的时间内收敛的方式，控制信号产生器150及信号产生器210。然而，I₁₅₁会根据数字控制信号(D_CNT[X：0])而发生变化。结果，时间长(T_DIN)的长度根据数字控制信号(D_CNT[X：0])而改变。例如，若数字控制信号(D_CNT[X：0])变大，则I₁₅₁变大，时间长(T_DIN)变短。此外，例如若数字控制信号(D_CNT[X：0])变小，则I₁₅₁变小，时间长(T_DIN)变长。

例如，在时间长(T_DIN)小于时间长(T_AMP)的情况下，意味着放大电路1能够充分地放大输入信号。然而，此种情况下，有I₁₅₁不必要地变大，消耗不必要的电力的可能性。该情况下，计数器320减小数字控制信号(D_CNT[X：0])。

此外，例如在时间长(T_DIN)大于时间长(T_AMP)的情况下，意味着放大电路1无法充分地放大输入信号。此种情况下，必须增大I₁₅₁。该情况下，计数器320增大数字控制信号(D_CNT[X：0])。

这样，通过反复进行时间长(T_DIN)与时间长(T_AMP)的比较，数字控制信号(D_CNT[X：0])被收敛成期望的数字控制信号(D_CNT[X：0])。

由此，放大电路1使用导出的期望的数字控制信号(D_CNT[X：0])进行正常动作。由此，一方面能保障放大电路1的放大性能，一方面能抑制不必要的电力消耗。

另外，导出的数字控制信号(D_CNT[X：0])至少输入至信号产生器150即可。然而，在期望信号产生器150与信号产生器210的放大率相同的情况下，也可以向信号产生器150与信号产生器210输入导出的数字控制信号(D_CNT[X：0])。此外，控制电路330决定使利用校正电路300导出数字控制信号(D_CNT[X：0])的动作结束的时序的方法可以为任意方法。

此外，根据所述实施方式，电压/时间变换器100在数字控制信号(D_CNT[X：0])变大时，产生使时间长(T_DIN)变短的时间信号(D_IN)，在数字控制信号(D_CNT[X：0])变小时，产生使时间长(T_DIN)变长的时间信号(D_IN)。然而，并不限定于此，例如电压/时间变换器100也可以在数字控制信号(D_CNT[X：0])变大时，产生使时间长(T_DIN)变长的时间信号(D_IN)，在数字控制信号(D_CNT[X：0])变小时，产生使时间长(T_DIN)变短的时间信号(D_IN)。电压/时间变换器100在进行此种动作的情况下，计数器320进行与所述动作相反的动作。该点在后述其他实施方式等中也相同。

＜1-14＞变化例

＜1-14-1＞变化例的构成例

另外，如上所述，放大电路1能够变更成差分构成。在放大电路1为差分构成的情况下，为图13所示的构成。如图13所示，第1实施方式的变化例的差分构成的放大电路1包含开关10、开关20、电压/时间变换器100p、电压/时间变换器100n、时间/电压变换器200p、时间/电压变换器200n、校正电路300a、及OR电路400。该放大电路1通过将输入电压(V_INP)放大而获得输出电压(V_OUTP)。此外，放大电路1通过将输入电压(V_INN)放大而获得输出电压(V_OUTN)。OR电路400在电压/时间变换器100p的时间信号(D_INP)、及电压/时间变换器100n的时间信号(D_INN)之中、至少任一个为“H”电平的情况下，输出“H”电平的信号。

＜1-14-2＞变化例的动作例

接下来，使用图14，简单地说明第1实施方式的变化例的差分构成的放大电路1的动作例。在差分构成的放大电路1的情况下，校正电路300a以时间信号(D_INP)所示的时间长(T_DINP)、及时间信号(D_INN)所示的时间长(T_DINN)之中、更长的时间长(将更长的时间长设为时间长(T_DIN))收敛成时间长(T_AMP)的方式动作。这样一来，第1实施方式的变化例的差分构成的放大电路1也能获得与第1实施方式相同的效果。

(第2实施方式)

第2实施方式中，对正常的放大动作中在后台进行校正量调整动作的放大电路进行说明。另外，第2实施方式的放大电路的基本构成及基本动作与所述第1实施方式的放大电路相同。因此，关于所述第1实施方式已说明的事项及根据所述第1实施方式能够容易地类推的事项省略说明。

＜2＞构成

在正常的放大动作中，进行电流源的电流值的校正的放大电路能够应用图15所示的管线型模拟/数字变换电路(analog digital converter)。管线型模拟/数字变换电路将AD变换在多段管线平台分开进行，从最上位比特(MSB)至最下位比特(LSB)为止，在各段每特定比特地依次进行AD变换。

＜2-1＞管线型模拟/数字变换电路的概要

如图15所示，第2实施方式的管线型模拟/数字变换电路包含多个管线平台500、及逻辑电路600。各管线平台500对例如输入信号进行2比特(4值)的AD变换。图15中，为简化说明而表示了3个管线平台500-N-1～500-N+1(N：自然数)，但并不限定于此，可以为4个以上，也可以为2个。逻辑电路600基于各管线平台500的AD变换输出，产生AD变换输出。

如图15所示，管线平台500具备模拟/数字变换电路(ADC)610、数字/模拟变换电路(DAC)620、减算部630、及放大电路1。

模拟/数字变换电路610对输入信号进行AD变换，并输出至逻辑电路600及数字/模拟变换电路620。数字/模拟变换电路620对从模拟/数字变换电路610接收的数字信号进行DA变换。减算部630从输入信号减去DA变换后的值。放大电路1将减算部630减去后的信号放大。另外，在模拟/数字变换电路610进行1比特的变换的情况下，放大电路1将中间信号放大2倍。此外，在模拟/数字变换电路610进行2比特的变换的情况下，放大电路1将中间信号放大4倍。

模拟输入信号利用初段的管线平台500经AD变换而决定MSB。然后，利用DA变换器将所决定的MSB临时返回成模拟信号，利用减算部630运算与模拟输入信号的差。此处所得的模拟信号为MSB的AD变换产生的量化误差。利用下一段的管线平台再次对该量化误差进行AD变换。以下，依次反复进行相同动作直至管线平台的最终段，决定一直到LSB为止的所有比特。管线型AD变换电路中，无关于变换所需的时钟数，每个时钟均采样新的模拟信号，输出数字变换值。

图15中虽未图示，但管线型模拟/数字变换电路也可以具备采样保持电路。未图示的采样保持电路所采样&保持的模拟输入信号(V_in)被输入至模拟/数字变换电路610及减算部630。放大电路1的输出被输入至后段的管线平台500。

一般来说，数字/模拟变换电路620、减算部630、及放大电路1是作为放大数字/模拟变换电路而一体形成，具备保持放大后的残差信号的采样保持功能，此将作为下一段的管线平台的采样保持电路发挥功能。

＜2-2＞管线型模拟/数字变换电路的动作

例如，将管线平台500的AD变换的比特数设为2比特(4值)。模拟/数字变换电路610将模拟输入信号的电压范围分成4个子范围(参照图16(a))。具有3个比较器的模拟/数字变换电路610判定模拟输入信号(参照图16(b))属于哪个子范围。数字/模拟变换电路620产生表示子范围的电压，减算部630从模拟输入信号减去此电压而产生中间信号(参照图16(c))。由此，中间信号被收敛在电压(V_REF1)与电压(V_REF2)(V_REF1＜V_REF2)之间。并且，放大电路1将中间信号放大4倍(参照图16(d))。由此，放大电路1的输出电压的范围变成与输入电压范围相同的大小。放大电路1一面基于中间信号调整放大性能一面产生输出信号。

另外，若输入有电压(V_REF1)，电压/时间变换器100便产生使时间长(T_DIN)为最小值的时间信号(D_IN)。因此，电压(V_REF1)是使时间长(T_DIN)为最小值的电压。此外，若输入有电压(V_REF2)，电压/时间变换器100便产生使时间长(T_DIN)为最大值的时间信号(D_IN)。因此，电压(V_REF2)是使时间长(T_DIN)为最大值的电压。

此外，在本实施方式中，将管线平台500的AD变换的比特数设为2比特(4值)，但并不限定于此。此外，也可以构成为每个管线平台500进行不同比特数的AD变换。而且，管线平台500的数量可以有各种变更。

＜2-3＞校正电路的构成

接下来，使用图17对第2实施方式的放大电路1的校正电路300进行说明。在本实施方式中，可以采用例如图17所示的校正电路300。图17的校正电路300包含相位比较器310、计数器320、及控制电路340。

控制电路340负责校正电路300的动作。例如，控制电路340基于从相位比较器310输出的信号(CMPOUT)，控制计数器320的动作。

＜2-4＞校正电路的动作

接下来，对本实施方式的放大电路的校正电路的调整动作进行说明。在第1实施方式的放大电路中，是在正常动作前的校准期间进行数字控制信号(D_CNT)的调整动作。然而，在第2实施方式中，校正电路300在正常动作期间进行调整动作。正常动作期间是指管线模拟/数字变换电路对模拟信号进行AD变换的期间。

在输入信号的振幅具有某种程度的大小的情况下，输出中间信号的满量程的最大电压(V_REF2)。控制电路340在特定的期间(T_CHECK)监视中间信号，由此抽取中间信号的最大电压(V_REF2)。例如，中间信号若为图16(c)所示的最大电压(V_REF2)，则电压/时间变换器100输出包含最大的时间长(T_DIN)的时间信号(D_IN)。并且，相位比较器310比较时间信号(D_IN)所含的时间长(T_DIN)与参照信号(PHI_REF)所含的时间长(T_AMP)(关于相位比较器310的动作，参照使用图12说明的部分)。相位比较器310在参照信号(PHI_REF)下降的时点，时间长(T_DIN)为“H”电平的情况下，将信号(CMPOUT)设为“H”电平。相位比较器310在参照信号(PHI_REF)下降的时点，时间长(T_DIN)为“L”电平的情况下，将信号(CMPOUT)设为“L”电平。

控制电路340在相位比较器310的信号(CMPOUT)为“H”电平的情况下或控制电路340输出下降信号的情况下，开始监视动作。并且，控制电路340若开始监视动作，则在监视期间(T_CHECK)结束之前，停止计数器320的计数动作(disable)，且监视相位比较器310的输出。并且，在监视期间(T_CHECK)，信号(CMPOUT)未变成“H”电平的情况下，经过监视期间(T_CHECK)后，控制电路340输出使计数器320递减计数的下降信号及使其动作的使能信号。

使用图18，对本实施方式的放大电路的校正电路的校正量调整动作例进行说明。

[时刻T1]

控制电路340在判定信号(CMPOUT)变成“H”电平的情况下，向计数器320发送使能信号、及上升信号。计数器320构成为若接收使能信号便进行动作。

[时刻T2]

计数器320若接收使能信号及上升信号，则对数字控制信号(D_CNT)进行递增计数。控制电路340同时开始监视动作。控制电路340在监视期间判定信号(CMPOUT)是否变成“H”电平。此外，控制电路340在监视期间信号(CMPOUT)变成“L”电平的情况下，不使计数器320进行递减计数。

[时刻T3]

若经过监视期间(T_CHECK)，控制电路340能够向计数器320发送使能信号及下降信号。

在从时刻T2经过监视期间(T_CHECK)后的时刻T3，控制电路340在信号(CMPOUT)为“L”电平的情况下，向计数器320发送使能信号及下降信号。

[时刻T4]

计数器320若接收使能信号及下降信号，便对数字控制信号(D_CNT)进行递减计数。控制电路340同时开始监视动作。

[时刻T5]

控制电路340在监视期间判定信号(CMPOUT)为“H”电平的情况下，向计数器320发送使能信号及上升信号。

[时刻T6]

计数器320若接收使能信号及上升信号，便对数字控制信号(D_CNT)进行递增计数。控制电路340同时开始监视动作。

[时刻T7]

若经过监视期间(T_CHECK)，控制电路340能够向计数器320发送使能信号及下降信号。

如上所述，控制电路340视需要使计数器320进行递增计数或递减计数。

＜2-5＞作用效果

根据所述实施方式，校正电路300使用管线型模拟/数字变换电路正在进行正常动作时取得的最大电压，进行校正量调整动作。

当前的管线模拟/数字变换电路中，放大器的耗电占据了较大比例，要求实现一种耗电低的管线型模拟/数字变换电路。

因此，使用如上所述的校正电路300，正在进行正常动作时进行校正量调整动作，由此能够实现耗电低且具有适当放大特性的管线型模拟/数字变换电路。

＜2-6＞变化例

＜2-6-1＞校正电路的调整动作的变化例1

另外，放大电路1在如所述第1实施方式的变化例那样为差分构成的情况下，例如电压/时间变换器100n也可以基于电压(V_REF1)输出使时间长(T_DIN)为最大值的时间信号(D_IN)。并且，电压/时间变换器100p也可以如上所述基于电压(V_REF2)输出使时间长(T_DIN)为最大值的时间信号(D_IN)。这样，放大电路1为差分构成的情况下，也可以基于电压(V_REF1)及电压(V_REF2)进行校正量调整动作。该情况下，如第1实施方式的变化例说明的那样，可以利用OR电路400，基于电压/时间变换器100n、及电压/时间变换器100p输出的时间信号(D_IN)之中、更长的时间长(T_DIN)，来进行第2实施方式的校正量调整动作。

＜2-6-2＞校正电路的调整动作的变化例2

然而，在输入至管线平台500的输入信号的振幅较小的情况下，中间信号的振幅并不充分。因此，时间长(T_DIN)不会变成最大值。因此，若在无法获得最大的时间长(T_DIN)的状态下使放大电路1动作，便不能满足T_AMP＞T_DIN(最大值)的关系。

因此，考虑将后段的管线平台500的AD变换结果反馈给控制电路340。由于“放大电路1的输出值＝后段的管线平台500的AD变换结果”，所以能够根据后段的管线平台500的AD变换结果的振幅来判断放大电路1的输出值的振幅。在后段的管线平台500的AD变换结果的振幅不充分大的情况下，控制电路340停止计数器320(disable)。通过停止计数器320能够防止计数器320对数字控制信号(D_CNT)的值进行递减计数。由此，能够抑制放大电路1的输出值变小的情况。

＜2-6-3＞校正电路的调整动作的变化例3

在具备管线型模拟/数字变换电路的接收机的情况下，利用管线型模拟/数字变换电路外部的AGC(Automatic gain control)电路等，以向管线型模拟/数字变换电路的输入变成充分的振幅的方式进行振幅调整。即，在利用AGC电路等的控制完成后，开始管线型模拟/数字变换电路的放大电路1的电流控制即可。

＜2-6-4＞校正电路的调整动作的变化例4

在相比耗电来说放大特性优先的情况下，控制电路340在例如信号(CMPOUT)为“H”电平的情况下，也可以无论什么情况均使计数器320递增计数。更具体来说，控制电路340对于相位比较器310的“H”的信息使计数器320递增计数，对于“L”的信息不使计数器320递减计数，而是使计数器320为停止状态。

只在电流不足的情况下进行增加控制。电流虽并非最佳值，但能够避免不足导致的动作不良。

(第3实施方式)

＜3-1＞放大电路的构成

在所述第1实施方式中，时间/电压变换器将由电压/时间变换器产生的时间信号变换成输出信号。在第3实施方式中，例如，如图19所示，在电压/时间变换器与时间/电压变换器之间，插入通过将所述时间信号所示的时间长放大而获得放大时间信号的时间放大器。并且，在本实施方式中，时间/电压变换器将放大时间信号变换成输出信号。另外，通过插入时间放大器，时间/电压变换器的动作时序与第1实施方式相比延迟一定时间(例如半个周期)。本实施方式的放大电路也能应用所述校正电路300。校正电路300从时间放大器700输入有放大时间信号(D_OUT)。校正电路300基于放大时间信号(D_OUT)、与从放大电路1的外部提供的参照信号(PHI_REF)(例如时钟信号)，而产生数字控制信号(D_CNT[X：0])。

＜3-2＞时间放大器的构成

在本实施方式中，可以采用例如图20所示的时间放大器700。时间放大器700从电压/时间变换器100输入有时间信号(D_IN)。此外，时间放大器700从校正电路300输入有数字控制信号(D_CNT[X：0])。时间放大器700通过将时间信号(D_IN)所示的时间长放大而获得放大时间信号(D_OUT)。时间放大器700通过将作为例如矩形波信号的时间信号(D_IN)具有的脉宽放大而获得作为矩形波信号的放大时间信号(D_OUT)。时间放大器700将放大时间信号(D_OUT)输出至时间/电压变换器200。

图20的时间放大器700包含信号产生器710、第4采样电路720、信号产生器730、第5采样电路740、底板采样器750、检测器760、及信号产生器770。

信号产生器710具有控制端子及输出端子。信号产生器710的控制端子共通连接于时间放大器700的输入端子及信号产生器730的控制端子。信号产生器710的输出端子连接于第4采样电路720的第1端子。

信号产生器710从电压/时间变换器100输入有时间信号。信号产生器710基于时间信号产生电信号，并将该电信号供给至第4采样电路720。

具体来说，图20的信号产生器710包含电流源711。

电流源711包含第1端子、第2端子及控制端子。电流源711的第1端子接地。电流源711的第2端子连接于信号产生器710的输出端子。电流源711的控制端子连接于信号产生器710的控制端子。

电流源711经由控制端子输入有来自电压/时间变换器100的时间信号(D_IN)。若时间信号(D_IN)为“H”电平，电流源711产生定电流信号，并将该定电流信号经由第2端子供给至第4采样电路720。另一方面，若时间信号(D_IN)为“L”电平，电流源711停止动作。

第4采样电路720具有第1端子、第2端子及第3端子，且包含后述采样电容722。第4采样电路720的第1端子连接于信号产生器710的输出端子，遍及所述第1期间而输入有电信号。第4采样电路720的第2端子共通连接于第5采样电路740的第2端子、底板采样器750的第1端子及检测器760的输入端子。第4采样电路720的第3端子连接于信号产生器770的输出端子。

第4采样电路720在后述采样前复位阶段(RESET_SMP)使用复位电压(V_RES)对采样电容722的第1端子的电压进行复位。另一方面，采样电容722的第2端子的电压是由底板采样器750固定。

采样前复位阶段后的采样阶段(SAMPLE)在时间上与电压/时间变换器100的变换阶段一致。因此，在采样阶段的至少一部分，采样电容722的第1端子从信号产生器710被供给电信号(例如定电流信号)。具体来说，信号产生器710遍及所述第1期间持续产生电信号。并且，遍及第1期间，采样电容722持续被充电或放电。另外，采样电容722的第2端子的电压由底板采样器750持续固定。因此，采样电容722的第1端子的电压持续上升或下降。

第4采样电路720在采样阶段后的放大前复位阶段(RESET_AMP)，使用复位电压(V_RES)对采样电容722的第1端子的电压进行复位。另一方面，如下所述，底板采样器750不提供电流路径。结果，第4采样电路720的第2端子的电压由采样阶段结束时的采样电容722的第1端子的电压决定。

在放大前复位阶段后的放大阶段(AMPLIFY)的至少一部分，采样电容722的第1端子从信号产生器770被供给电信号(例如可变电流信号)。如下所述，信号产生器770遍及检测器760的输入端子的电压满足第2条件的第2期间而持续产生电信号。并且，遍及第2期间而采样电容722持续被充电或放电。结果，检测器760的输入端子的电压持续上升或下降，最终满足所述第2条件。

具体来说，图20的第4采样电路720包含电压源721、采样电容722、及开关723。

电压源721具有正极端子及负极端子。电压源721的正极端子连接于开关723。电压源721的负极端子接地。电压源721产生复位电压(V_RES)。

采样电容722具有第1端子及第2端子。采样电容722的第1端子共通连接于第4采样电路720的第1端子及第3端子、及开关723。采样电容722的第2端子连接于第4采样电路720的第2端子。设采样电容722的电容＝C₃。

开关723插入至采样电容722的第1端子与电压源721的正极端子之间。开关723依照第4开关控制信号(φ4)，使采样电容722的第1端子与电压源721的正极端子之间短路或者开放。具体来说，开关723在时间放大器700的采样前复位阶段及放大前复位阶段使采样电容722的第1端子与电压源721的正极端子之间短路。另一方面，开关723在时间放大器700的采样阶段及放大阶段使采样电容722的第1端子与电压源721的正极端子之间开放。

信号产生器730具有控制端子及输出端子。信号产生器730的控制端子连接于时间放大器700的输入端子。信号产生器730的输出端子连接于第5采样电路740的第1端子。

信号产生器730从电压/时间变换器100输入有时间信号。信号产生器730基于时间信号产生电信号，并将该电信号供给至第5采样电路740。信号产生器730与信号产生器710相同或相似即可。

具体来说，图20的信号产生器730包含电流源731。

电流源731包含第1端子、第2端子及控制端子。电流源731的第1端子接地。电流源731的第2端子连接于信号产生器730的输出端子。电流源731的控制端子连接于信号产生器730的控制端子。

电流源731经由控制端子输入有来自电压/时间变换器100的时间信号(D_IN)。若时间信号(D_IN)为“H”电平，电流源731产生定电流信号，并将该定电流信号经由第2端子供给至第5采样电路740。另一方面，若时间信号(D_IN)为“L”电平，电流源731停止动作。

第5采样电路740具有第1端子及第2端子且包含后述采样电容742。第5采样电路740的第1端子连接于信号产生器730的输出端子，遍及所述第1期间而输入有电信号。第5采样电路740的第2端子连接于第4采样电路720的第2端子、底板采样器750的第1端子及检测器760的输入端子。

第5采样电路740在采样前复位阶段使用复位电压(V_RES)对采样电容742的第1端子的电压进行复位。另一方面，采样电容742的第2端子的电压是由底板采样器750固定。

如上所述，采样阶段在时间上与电压/时间变换器100的变换阶段一致。因此，在采样阶段的至少一部分，采样电容742的第1端子从信号产生器730供给有电信号(例如定电流信号)。具体来说，信号产生器730遍及所述第1期间持续产生电信号。并且，遍及第1期间采样电容742持续被充电或放电。另外，在采样阶段，采样电容742的第2端子的电压是由底板采样器750持续固定。因此，采样电容742的第1端子的电压持续上升或下降。

第5采样电路740在放大前复位阶段使用调整用电压(V_DAC2)对采样电容742的第1端子的电压进行复位。另一方面，底板采样器750不提供电流路径。结果，第5采样电路740的第2端子的电压由采样阶段结束时的采样电容742的第1端子的电压决定。

第5采样电路740在放大前复位阶段后的放大阶段，也持续固定采样电容742的第1端子的电压。结果，第5采样电路740提供用于信号产生器770产生的电信号的电流路径(由采样电容742、开关743、开关744、电压源745形成的电流路径)。该电信号通过所述电流路径而流动，由此采样电容742被充电或放电。因此，采样电容742的第2端子的电压持续上升或下降，结果，检测器760的输入端子的电压最终满足所述第2条件。

具体来说，图20的第5采样电路740包含电压源741、采样电容742、开关743、开关744、及电压源745。

电压源741具有正极端子及负极端子。电压源741的正极端子连接于开关744。电压源741的负极端子接地。电压源741产生复位电压(V_RES)。

采样电容742具有第1端子及第2端子。采样电容742的第1端子共通连接于第5采样电路740的第1端子、开关743、及开关744。采样电容742的第2端子连接于第5采样电路740的第2端子。设采样电容742的电容＝C₃。

开关743插入至采样电容742的第1端子与电压源745的正极端子之间。开关743依照第3开关控制信号(φ3)，使采样电容742的第1端子与电压源745的正极端子之间短路或者开放。具体来说，开关743在时间放大器700的放大前复位阶段及放大阶段使采样电容742的第1端子与电压源745的正极端子之间短路。另一方面，开关743在时间放大器700的采样前复位阶段及采样阶段使采样电容742的第1端子与电压源745的正极端子之间开放。

开关744插入至采样电容742的第1端子与电压源741的正极端子之间。开关744依照第2开关控制信号(φ2)，使采样电容742的第1端子与电压源741的正极端子之间短路或者开放。具体来说，开关744在时间放大器700的采样前复位阶段使采样电容742的第1端子与电压源741的正极端子之间短路。另一方面，开关744在时间放大器700的采样阶段、放大前复位阶段及放大阶段使采样电容742的第1端子与电压源741的正极端子之间开放。

电压源745具有正极端子及负极端子。电压源745的正极端子连接于开关743。电压源745的负极端子接地。电压源745产生调整用电压(V_DAC2)。该电压(V_DAC2)可以由图20中未图示的控制信号控制。

底板采样器750具有第1端子。底板采样器750的第1端子连接于第4采样电路720的第2端子及第5采样电路740的第2端子。

底板采样器750在采样前复位阶段及采样阶段，使用中间电压(V_CM)来固定采样电容722的第2端子及采样电容742的第2端子的电压。

底板采样器750在放大前复位阶段及放大阶段不固定采样电容722的第2端子及采样电容742的第2端子的电压。而且，理想的是，底板采样器750在放大前复位阶段及放大阶段不提供电流路径。

具体来说，图20的底板采样器750包含电压源751、及开关752。

电压源751具有正极端子及负极端子。电压源751的正极端子连接于开关752。电压源751的负极端子接地。电压源751产生中间电压(V_CM)。

开关752插入至底板采样器750的第1端子与电压源751的正极端子之间。开关752依照第1开关控制信号(φ1)，使底板采样器750的第1端子与电压源751的正极端子之间短路或者开放。具体来说，开关752在采样前复位阶段及采样阶段使底板采样器750的第1端子与电压源751的正极端子之间短路。另一方面，开关752在放大前复位阶段及放大阶段使底板采样器750的第1端子与电压源751的正极端子之间开放。

检测器760具有输入端子及输出端子。检测器760的输入端子共通连接于第4采样电路720的第2端子、第5采样电路740的第2端子及底板采样器750的第1端子。检测器760的输出端子连接于信号产生器770的第1控制端子及时间/电压变换器200的输入端子。

在放大阶段，检测器760检测其输入端子的电压是否满足第2条件。并且，检测器760产生表示其输入端子的电压满足第2条件的第2期间的长度的放大时间信号。另外，第2期间比第1期间长。例如，时间信号可以是遍及第2期间为“H”电平，遍及其他期间为“L”电平的数字信号。检测器760将放大时间信号输出至信号产生器770及时间/电压变换器200。另外，检测器760在采样前复位阶段、采样阶段及放大前复位阶段停止动作。

具体来说，图20的检测器760包含电压源761、及比较器762。

电压源761具有正极端子及负极端子。电压源761的正极端子连接于比较器762的第2输入端子。电压源761的负极端子接地。电压源761产生比较基准电压(V_RC)。

比较器762包含第1输入端子、第2输入端子及输出端子。比较器762的第1输入端子连接于检测器760的输入端子。比较器762的第2输入端子连接于电压源761的正极端子。比较器762的输出端子连接于检测器760的输出端子。

比较器762在放大阶段动作，比较第1输入端子的电压与第2输入端子的电压。比较器762在采样前复位阶段、采样阶段及复位阶段停止动作。

具体来说，若第1输入端子的电压小于第2输入端子的电压，比较器762输出“H”电平(电源电压)的放大时间信号(D_OUT)。另一方面，若第1输入端子的电压为第2输入端子的电压以上，比较器762输出“L”电平(接地电压)的放大时间信号(D_OUT)。因此，根据图20的例子，所述第2条件相当于检测器760的输入端子的电压小于比较基准电压(V_RC)。

信号产生器770具有第1控制端子、第2控制端子及输出端子。信号产生器770的第1控制端子连接于检测器760的输出端子。信号产生器770的第2控制端子连接于校正电路300的输出端子。信号产生器770的输出端子连接于第4采样电路720的第3端子。

信号产生器770经由第1控制端子而从检测器760输入有时间信号(D_OUT)。信号产生器770经由第2控制端子而从校正电路300输入有数字控制信号(D_CNT[X：0])。信号产生器770基于时间信号及数字控制信号(D_CNT[X：0])产生电信号，并将该电信号供给至第4采样电路720。

具体来说，图20的信号产生器770包含可变电流源771。可变电流源771包含第1端子、第2端子、第1控制端子及第2控制端子。可变电流源771的第1端子接地。可变电流源771的第2端子连接于信号产生器770的输出端子。可变电流源771的第1控制端子连接于信号产生器770的第1控制端子。可变电流源771的第2控制端子连接于信号产生器770的第2控制端子。

可变电流源771经由第1控制端子接收的时间信号(D_OUT)为“H”电平时，基于经由第2控制端子接收的数字控制信号(D_CNT[X：0])，可变电流源771产生可变电流信号。并且，可变电流源771将该可变电流信号经由第2端子而供给至第4采样电路720。另一方面，若经由第1控制端子接收的时间信号(D_OUT)为“L”电平，则可变电流源771停止动作。

＜3-3＞时间放大器的动作

如上所述，时间放大器700的动作是由采样前复位阶段、采样阶段、放大前复位阶段及放大阶段区分。并且，各种开关控制信号、时间信号及放大时间信号是如图21例示那样变化。

＜3-3-1＞时间放大器的动作(采样前复位阶段)

在采样前复位阶段，第1开关控制信号(φ1)为“H”电平，第2开关控制信号(φ2)为“H”电平，第3开关控制信号(φ3)为“L”电平，第4开关控制信号(φ4)为“H”电平。时间放大器700的采样前复位阶段在时间上与电压/时间变换器100的复位阶段一致。

即，在采样前复位阶段，图20的时间放大器700使用复位电压(V_RES)分别对采样电容722的第1端子的电压及采样电容742的第1端子的电压进行复位，并使用中间电压(V_CM)分别固定采样电容722的第2端子的电压及采样电容742的第2端子的电压。

＜3-3-2＞时间放大器的动作(采样阶段)

在采样阶段，第1开关控制信号(φ1)为“H”电平，第2开关控制信号(φ2)为“L”电平，第3开关控制信号(φ3)为“L”电平，第4开关控制信号(φ4)为“L”电平。时间放大器700的采样阶段在时间上与电压/时间变换器100的变换阶段一致。

即，在采样阶段，图20的时间放大器700从电压源721切断采样电容722的第1端子，并从电压源741切断采样电容742的第1端子。电流源711及电流源731遍及所述第1期间分别输入“H”电平的时间信号(D_IN)，所以遍及该第1期间而将定电流信号分别供给至第4采样电路720及第5采样电路740。由电流源711产生的定电流信号通过由采样电容722、开关752及电压源751形成的电流路径。由电流源731产生的定电流信号通过由采样电容742、开关752及电压源751形成的电流路径。该等定电流信号分别对采样电容722及采样电容742进行充电，所以采样电容722的第1端子的电压及采样电容742的第1端子的电压分别与时间一同上升。

与采样电容722的第1端子相同电位的节点(以下的说明中称为节点E)的电压(V_E)在采样阶段开始时与V_RES相等。因此，第1期间结束时的节点E的电压(V_{E_SMP})能够使用下述式(12)进行计算。

$\begin{array}{c}{V}_{E\_SMP}=\frac{1}{C_3}{\∫}_0^{T_{DIN}}{I}_{711}dt+V_{RES}\\ =\frac{I_{711}{T}_{DIN}}{C_3}+V_{RES}\end{array}---\left(12\right)$

在式(12)中，I₇₁₁表示由电流源711供给的定电流信号具有的电流量。

＜3-3-3＞时间放大器的动作(放大前复位阶段)

在放大前复位阶段，第1开关控制信号(φ1)为“L”电平，第2开关控制信号(φ2)为“L”电平，第3开关控制信号(φ3)为“H“电平，第4开关控制信号(φ4)为“H”电平。时间放大器700的放大前复位阶段在时间上与时间/电压变换器200的复位阶段一致。

即，在放大前复位阶段，图20的时间放大器700使用复位电压(V_RES)对采样电容722的第1端子的电压进行复位，并使用调整用电压(V_DAC2)来固定采样电容742的第1端子的电压。

于此，与检测器760的输入端子相同电位的节点(以下的说明中称为节点D)的放大前复位阶段的电压(V_{D_RESA})能够如以下那样导出。

在采样阶段结束时，采样电容722及采样电容742分别储存C₃·(V_{E_SMP}-V_CM)的电荷。根据电荷守恒原则，在采样阶段采样电容722及采样电容742储存的电荷的总量(2C₃·(V_{E_SMP}-V_CM))在放大前复位阶段不会发生变化。因此，下述式(13)成立。

$V_{D\_RESA}=\frac{I_{711}\·T_{DIN}}{C_3}+V_{CM}+\frac{V_{DAC}-V_{RES}}{2}---\left(13\right)$

＜3-3-4＞时间放大器的动作(放大阶段)

在放大阶段，第1开关控制信号(φ1)为“L”电平，第2开关控制信号(φ2)为“L”电平，第3开关控制信号(φ3)为“H”电平，第4开关控制信号(φ4)为“L”电平。时间放大器700的放大阶段在时间上与时间/电压变换器200的采样阶段一致。

即，在放大阶段，图20的时间放大器700从电压源721切断采样电容722的第1端子。比较器762检测节点D的电压(V_D)是否小于比较基准电压(V_RC)，遍及V_D＜V_RC成立的第2期间输出“H”电平的时间信号(D_OUT)。另外，所述复位电压(V_RES)、电压(V_DAC2)及比较基准电压(V_RC)以在放大阶段开始时V_D＜V_RC成立的方式规定。可变电流源771遍及第2期间向采样电容722的第1端子供给可变电流信号。该可变电流信号通过由采样电容722、采样电容742、开关744及电压源741形成的电流路径。该可变电流信号对采样电容722及采样电容742进行充电，所以节点D的电压(V_D)与时间一同上升，最终(第2期间结束时)与比较基准电压(V_RC)一致。

从可变电流源771来说，采样电容722及采样电容742为串联连接，放大阶段开始时的节点E的电压(V_E)与V_RES相等。因此，第2期间结束时的节点E的电压(V_{E_AMP})能够使用下述式(14)进行计算。

$\begin{array}{c}{V}_{E\_AMP}=\frac{1}{C_3/2}{\∫}_0^{T_{DOUT}}{I}_{711}dt+V_{RES}\\ =2\·\frac{I_{771}\·T_{DOUT}}{C_3}+V_{RES}\end{array}---\left(14\right)$

在式(14)中，T_DOUT表示第2期间的长度，I₇₇₁表示由可变电流源771供给的可变电流信号具有的电流量。I₇₇₁是由数字控制信号(D_CNT[X：0])控制。

并且，若考虑采样电容722及采样电容742的分压，第2期间的节点D的电压(V_D)的增量是与该第2期间的节点E的电压的增量的一半一致。此外，放大阶段开始时的节点D的电压(V_D)与V_{D_RESA}相等。因此，第2期间结束时的节点D的电压(V_{D_AMP})能够使用下述式(15)进行计算。

$V_{D\_AMP}=\frac{I_{771}\·T_{DOUT}}{C_3}+V_{D\_RESA}---\left(15\right)$

如上所述，在第2期间结束时，节点D的电压(V_D)与比较基准电压(V_RC)一致。因此，能够使用下述式(16)及式(17)导出第2期间的长度(T_DOUT)。

V_{D_AMP}＝V_RC

$\frac{I_{771}\·T_{DOUT}}{C_3}+V_{D\_RESA}=V_{RC}---\left(16\right)$

$T_{DOUT}=\frac{I_{711}}{I_{771}}\·T_{DIN}+\frac{C_3}{I_{771}}(V_{RC}-V_{CM}-\frac{V_{DAC2}-V_{RES}}{2})---\left(17\right)$

根据式(17)能够理解到，第2期间的长度(T_DOUT)等于与第1期间的长度(T_DIN)成比例的时间长与一定时间长的和。

比例系数能够通过适当地设计I₇₁₁及I₇₇₁而设定成所需值。固定的时间长能够通过适当地设计C₃、I₇₇₁、V_RC、V_CM、V_DAC2及V_RES而设计成所需值。

＜3-4＞时间放大器的其他构成例

而且，如图22例示那样，也可以通过设置与图20的信号产生器730及第5采样电路740相同或相似的M组(M为2以上的任意整数)信号产生器730-1及第5采样电路740-1，···，信号产生器730-M及第5采样电路740-M，而更细微地设定比例系数及一定时间长。另外，第5采样电路740-1，···，第5采样电路740-M的各个所含的电压源产生的调整用电压(V_DAC2)也可以分别不同。

在本实施方式中，时间/电压变换器200将放大时间信号变换成输出电压。该输出电压(V_OUT)如下述式(18)所示能够通过代入所述式(17)的右边作为所述式(8)的T_DIN，进而代入所述式(6)的右边作为该式(17)的右边的T_DIN而导出。

$\begin{array}{c}{V}_{OUT}=\\ -\frac{I_{221}}{C_2}\left\{\begin{array}{c}\frac{I_{711}}{I_{771}}\·\frac{C_1}{I_{151}}(V_{INAC}+V_{RC}-\frac{V_{RES}+V_{DAC}}{2})\\ +\frac{C_3}{I_{771}}(V_{RC}-V_{CM}-\frac{V_{DAC2}-V_{RES}}{2})\end{array}\right\}-V_{RES}+2V_{CM}\end{array}---\left(18\right)$

而且，若假定C₁＝2C₂＝C₃、I₁₅₁＝I₂₁₁＝I₇₁₁/2＝I₇₇₁，式(18)能够重写成下述式(19)。

V_OUT＝-4V_INAC+2V_DAC+4V_CM-6V_RC+V_DAC2(19)

而且，若假定V_CM＝V_RC，式(19)能够重写成下述式(20)。

V_OUT＝-4V_INAC+2V_DAC-2V_CM+V_DAC2(20)

根据式(20)能够理解到，输出电压(V_OUT)等于通过将输入电压(V_IN)的交流成分(V_INAC)设为-4倍并加上直流成分所得的电压。而且，若假定V_CM＝V_DAC＝V_DAC2，式(20)能够重写成下述式(21)。

V_OUT＝-4V_INAC+V_DAC (21)

若将式(21)与所述式(11)比较，通过设置时间放大器700，输入电压(V_IN)的交流成分(V_INAC)进一步被放大2倍。

另外，如图19例示那样，可以通过设置与图20的时间放大器700相同或相似的K个(K为2以上的任意的整数)时间放大器700-1，···，700-K，而细微地调整本实施方式的放大电路的增益。电压/时间变换器100、K个时间放大器700-1，···，700-K及时间/电压变换器200进行管线处理。具体来说，在K＝3的情况下，电压/时间变换器100、3个时间放大器700-1、700-2及700-3、及时间/电压变换器200如图23例示那样动作。

更具体来说，各时间放大器的采样前复位阶段及采样阶段在时间上与前一个配置的电压/时间变换器的复位阶段及变换阶段、或前一个配置的时间放大器的放大前复位阶段及放大阶段一致。并且，各时间放大器的放大前复位阶段及放大阶段在时间上与后一个配置的时间放大器的采样前复位阶段及采样阶段、或后一个配置的时间/电压变换器的复位阶段及采样阶段一致。

＜3-5＞作用效果

如以上说明那样，第3实施方式的放大电路是在所述第1实施方式说明的电压/时间变换器与时间/电压变换器之间插入1个以上的时间放大器。因此，根据该放大电路，通过插入适当数量的时间放大器，能够实现所需增益。

(第4实施方式)

所述可变电流源151、可变电流源211、电流源711、及电流源731可以采用例如图24所示的电流源。

图24的电流源具有电流输出端子801、第1偏压端子802、第2偏压端子803、及控制端子804。图24的电流源包含晶体管805、晶体管806、晶体管807、及可变电流源810。另外，在图24中，晶体管805、806及807被描述为MOS(Metal Oxide Semiconductor)晶体管，但也可以置换成其他种类的晶体管。

图24的电流源遍及经由控制端子804输入的时间信号或放大时间信号使作为开关的晶体管807为断开状态的期间，经由电流输出端子801而输出定电流信号。例如，该定电流信号具有由晶体管805的元件尺寸及第1偏压端子802的电压(V_BIAS1)决定的电流量(I_OUT)。

晶体管805具有连接于电源的源极端子、连接于第1偏压端子802的栅极端子、及连接于晶体管806的源极端子的漏极端子。如上所述，晶体管805的元件尺寸决定经由电流输出端子801输出的定电流信号具有的电流量(I_OUT)。

晶体管806具有连接于晶体管805的漏极端子的源极端子、连接于第2偏压端子803的栅极端子、及连接于电流输出端子801的漏极端子。晶体管806级联连接于晶体管805，发挥增加输出电阻值的作用。

晶体管807具有连接于电源的源极端子、连接于控制端子804的栅极端子、及连接于第2偏压端子803的漏极端子。晶体管807作为开关发挥功能。具体来说，遍及经由控制端子804输入的时间信号或放大时间信号(D_IN/D_OUT)为“L”电平的期间，晶体管807使电源与晶体管806的栅极端子之间短路。结果，晶体管806变成断开状态，所以图24的电流源不输出定电流信号。另一方面，遍及经由控制端子804输入的时间信号或放大时间信号(D_IN/D_OUT)为“H”电平的期间，晶体管807使电源与晶体管806的栅极端子之间开放。结果，晶体管806变成导通状态，所以图24的电流源输出定电流信号。

可变电流源810通过对晶体管805的漏极电流加上或减去少量的电流而对所述定电流信号具有的电流量进行微调整。通过设置可变电流源810，能够补偿因元件失配等影响而可能产生的所述漏极电流的变动。由可变电流源810输出的电流量是由(X+1)比特的数字控制信号(D_CNT[X：0])控制。X为0以上的整数。

(第5实施方式)

作为所述比较器141及比较器762可以采用例如图25所示的比较器。

图25的比较器包含差分单相放大电路821、及L个(L为1以上的任意整数)反相器822-1～822-L。另外，在图25中，所有晶体管均被描述为MOS晶体管，但也可以置换成其他种类的晶体管。此外，在图25中，L个反相器822-1～822-L被描述为CMOS(Complementary MOS)反相器，但也可以置换成其他种类的反相器。

差分单相放大电路821将第1输入端子的电压(V_INP)与第2输入端子的电压(V_INM)的差分电压放大，并将单相信号输出至反相器822-1。

L个反相器822-1～822-L为级联。反相器822-1从差分单相放大电路821输入有单相信号，将该单相信号放大及逻辑反转后输出至反相器822-2。反相器822-2，···，822-(L-1)将来自前一个配置的反相器822-1～822-(L-2)的输入信号放大及逻辑反转后，输出至后一个配置的反相器822-L。反相器822-L将来自822-(L-1)的输入信号放大及逻辑反转后，经由比较器的输出端子予以输出。

另外，L个反相器822-1～822-L是为了将从差分单相放大电路821输出的单相信号放大至电源电压电平或接地电压电平为止而设。因此，在差分单相放大电路821具有充分增益的情况下，也可以省略L个反相器822-1～822-L。

(第6实施方式)

＜6-1＞时间放大器的构成

在所述各实施方式中，可以代替图20所示的时间放大器700而采用图26例示的时间放大器700a。

时间放大器700a包含信号产生器710a、第4采样电路720、信号产生器730a、第5采样电路740、底板采样器750a、检测器760、及信号产生器770。另外，第4采样电路720、第5采样电路740、检测器760及信号产生器770可以与图20所示的第4采样电路720、第5采样电路740、检测器760及信号产生器770相同或相似。

信号产生器710a具有输出端子。信号产生器710a的输出端子连接于第4采样电路720的第1端子。信号产生器710a产生电信号，并将该电信号供给至第4采样电路720。

具体来说，图26的信号产生器710a包含电流源711a。电流源711a包含第1端子及第2端子。电流源711a的第1端子接地。电流源711a的第2端子连接于信号产生器710a的输出端子。电流源711a产生定电流信号，并将该定电流信号经由第2端子而供给至第4采样电路720。

信号产生器730a具有输出端子。信号产生器730a的输出端子连接于第5采样电路740的第1端子。信号产生器730a产生电信号，并将该电信号供给至第5采样电路740。信号产生器730a可以与信号产生器710a相同或相似。

具体来说，图26的信号产生器730a包含电流源731a。电流源731a包含第1端子及第2端子。电流源731a的第1端子接地。电流源731a的第2端子连接于信号产生器730a的输出端子。电流源731a产生定电流信号，并将该定电流信号经由第2端子供给至第5采样电路740。

底板采样器750a具有第1端子。底板采样器750a的第1端子共通连接于第4采样电路720的第2端子、第5采样电路740的第2端子及检测器760的输入端子。

底板采样器750a遍及采样阶段中的所述第1期间，使用中间电压(V_CM)来固定采样电容722的第2端子及采样电容742的第2端子的电压。

底板采样器750a在采样前复位阶段、采样阶段中的所述第1期间以外的期间、放大前复位阶段及放大阶段，不固定采样电容722的第2端子及采样电容742的第2端子的电压。而且，理想的是，底板采样器750a在采样前复位阶段、采样阶段之中第1期间以外的期间、放大前复位阶段及放大阶段不提供电流路径。

具体来说，图26的底板采样器750a包含电压源751a、及开关752a。

电压源751a具有正极端子及负极端子。电压源751a的正极端子连接于开关752a。电压源751a的负极端子接地。电压源751a产生中间电压(V_CM)。

开关752a插入至底板采样器750a的第1端子与电压源751a的正极端子之间。开关752a依照时间信号(D_IN)，使底板采样器750a的第1端子与电压源751a的正极端子之间短路或者开放。具体来说，开关752a在采样阶段之中第1期间使底板采样器750a的第1端子与电压源751a的正极端子之间短路。另一方面，开关752a在采样前复位阶段、采样阶段之中第1期间以外的期间、放大前复位阶段及放大阶段使底板采样器750a的第1端子与电压源751a的正极端子之间开放。

＜6-2＞作用效果

如以上说明那样，第6实施方式的放大电路所含的时间放大器，是使用时间放大器代替信号产生器而控制底板采样器所含的开关。因此，根据该时间放大器，一方面能够实现与第4实施方式说明的时间放大器相同或相似的动作一方面能够缓解电荷注入的影响。

另外，并不限于时间放大器，也可以同样地使时间/电压变换器变化。具体来说，针对图9的时间/电压变换器200，使用时间信号(D_IN)代替信号产生器210而控制底板采样器230所含的开关232即可。根据该变化，能够缓解向时间/电压变换器的电荷注入的影响。

(第7实施方式)

＜7-1＞时间放大器的构成

在所述各实施方式中，可以代替图20所示的时间放大器700或图26所示的时间放大器700a而采用图27例示的时间放大器700b。

所述时间放大器700及时间放大器700a中，在检测器760的输入端子的电压(V_D)变成比较基准电压(V_RC)以上的时序，将“L”电平的放大时间信号输入至信号产生器770。然而，实际使用时，检测器760的输入端子的电压(V_D)或比较基准电压(V_RC)受到噪音影响而变动，再次变成V_D＜V_RC，有可能误输出“H”电平的放大时间信号。

时间放大器700b包含信号产生器710、第4采样电路720、信号产生器730、第5采样电路740、底板采样器750、检测器760、信号产生器770、及延迟元件780。另外，信号产生器710、第4采样电路720、信号产生器730、第5采样电路740、底板采样器750、检测器760及信号产生器770可以与图20所示的信号产生器710、第4采样电路720、信号产生器730、第5采样电路740、底板采样器750、检测器760及信号产生器770相同或相似。

延迟元件780插入至检测器760与信号产生器770之间。延迟元件780使来自检测器760的放大时间信号延迟而获得延迟时间信号。延迟元件780将延迟时间信号输出至信号产生器770。并且，信号产生器770代替依照放大时间信号而依照延迟时间信号动作。因此，并非在检测器760的输入端子的电压(V_D)变成比较基准电压(V_RC)以上的时序，而是从该时序延迟特定时间后，将“L”电平的延迟时间信号输入至信号产生器770。该延迟时间内，信号产生器770不会停止动作，所以检测器760的输入端子的电压(V_D)持续上升。即，在信号产生器770停止动作的时点，输入端子的电压(V_D)相比于比较基准电压(V_RC)变得充分大。因此，即便输入端子的电压(V_D)或比较基准电压(V_RC)受到噪音影响而略有变动，放大时间信号也会稳定地维持“L”电平。

＜7-2＞作用效果

如以上说明那样，第7实施方式的放大电路所含的时间放大器在检测器与信号产生器之间插入有延迟元件。因此，根据该时间放大器，能够实现与第4实施方式说明的时间放大器相同或相似的动作且能够提高噪音耐性。

另外，并不限定于时间放大器，也可以同样地使电压/时间变换器变化。具体来说，针对图2的电压/时间变换器100，在检测器140与信号产生器150之间插入延迟元件即可。根据该变化，能够提高电压/时间变换器的噪音耐性。

(第8实施方式)

所述各实施方式说明的检测器均包含比较器。并且，例如图25的比较器包含差分单相放大电路821。差分单相放大电路821稳定地消耗偏压电流。因此，第8实施方式的放大电路通过使检测器变化来削减耗电。具体来说，利用以阈值电压为基准使输入电压逻辑反转的反相器来置换比较器。但，正常的反相器的阈值电压依存于该反相器所含的晶体管的特性、电源电压等，所以并不一定是适当值。因此，优选使用具有阈值调整功能的反相器。

＜8-1＞时间放大器的构成

具体来说，在所述各实施方式中，可以代替图20所示的时间放大器700、图26所示的时间放大器700a或图27所示的时间放大器700b而采用图28例示的时间放大器700c。

时间放大器700c包含信号产生器710、第4采样电路720、信号产生器730、第5采样电路740、底板采样器750、检测器760c、及信号产生器770。另外，信号产生器710、第4采样电路720、信号产生器730、第5采样电路740、底板采样器750及信号产生器770可以与图20所示的信号产生器710、第4采样电路720、信号产生器730、第5采样电路740、底板采样器750及信号产生器770相同或相似。

＜8-2＞检测器的构成

检测器760c的具体例如图29所示。图29的检测器760c包含可变阈值反相器761c、及L个(L为1以上的任意整数)反相器822-1～822-L。L个反相器822-1～822-L可以与图25所示的L个反相器822-1～822-L相同或相似。

另外，在图29中，所有晶体管均被描述成MOS晶体管，但也可以置换成其他种类的晶体管。此外，在图29中，可变阈值反相器761c及L个反相器822-1～822-L被描述成CMOS反相器，但也可以置换成其他种类的反相器。

可变阈值反相器761c的阈值电压是由(X+1)比特的数字控制信号(D_CNT1[X：0])控制。X为0以上的整数。可变阈值反相器761c以阈值电压为基准使检测器760c的输入端子的电压逻辑反转，并输出至反相器822-1。

具体来说，可变阈值反相器761c包含多个NMOS晶体管、多个开关762c、多个PMOS晶体管、多个开关763c、及开关764c。

多个NMOS晶体管为源极端子相互共通连接。而且，多个NMOS晶体管为漏极端子也相互共通连接。多个NMOS晶体管的各个的栅极端子连接于对应的开关762c。

多个开关762c的各个使对应的NMOS晶体管的栅极端子与可变阈值反相器761c的输入端子之间短路或者开放。多个开关762c的各个的导通/断开状态是由(X+1)比特的数字控制信号(D_CNT1[X：0])个别地控制。

＜8-3＞多个开关的构成

多个开关762c的各个的具体例如图30所示。图30的开关762c具有输入端子771c、输出端子772c及控制端子773c，且包含CMOS开关774c、反相器775c、NMOS晶体管776c。另外，在图30中，所有晶体管均被描述成MOS晶体管，但也可以置换成其他种类的晶体管。

CMOS开关774c依照经由控制端子773c输入的数字控制信号(D_CNT1)与从反相器775c输入的该数字控制信号(D_CNT1)的反转信号，使输入端子771c与输出端子772c之间短路或者开放。具体来说，若数字控制信号(D_CNT1)为“H”电平，CMOS开关774c使输入端子771c与输出端子772c之间短路。另一方面，若数字控制信号(D_CNT1)为“L”电平，CMOS开关774c使输入端子771c与输出端子772c之间开放。

反相器775c具有输入端子及输出端子。反相器775c经由控制端子773c而输入有数字控制信号(D_CNT1)。反相器775c通过对数字控制信号(D_CNT1)进行逻辑反转，获得反转信号。反相器775c将反转信号输出至CMOS开关774c及NMOS晶体管776c的栅极端子。

NMOS晶体管776c具有连接于反相器775c的输出端子的栅极端子、连接于输出端子772c的漏极端子、连接于接地的源极端子。NMOS晶体管776c经由栅极端子而从反相器775c输入有数字控制信号(D_CNT1)的反转信号。若反转信号为“H”电平(即，数字控制信号(D_CNT1)为“L”电平)，NMOS晶体管776c使输出端子772c与接地之间短路。另一方面，若反转信号为“L”电平(即，数字控制信号(D_CNT1)为“H”电平)，NMOS晶体管776c使输出端子772c与接地之间开放。

多个PMOS晶体管为源极端子相互共通连接。而且，多个PMOS晶体管为漏极端子也相互共通连接。多个PMOS晶体管的各个的栅极端子连接于对应的开关763c。

多个开关763c的各个使对应的PMOS晶体管的栅极端子与可变阈值反相器761c的输入端子之间短路或者开放。多个开关763c的各个的导通/断开状态是由(X+1)比特的数字控制信号(D_CNT1[X：0])个别地控制。多个开关763c的各个可以与例如图30所示的开关762c相似。但，若数字控制信号(D_CNT1)为“L”电平，多个开关763c的各个代替使输出端子接地而需要使输出端子与电源短路。

开关764c使可变阈值反相器761c的输入输出短路或者开放。开关764c的导通/断开状态是由(X+1)比特的数字控制信号(D_CNT1[X：0])控制。开关764c可以使用CMOS开关进行安装。

若多个开关762c及多个开关763c的导通/断开状态变化，作为CMOS反相器的可变阈值反相器761c的NMOS晶体管及PMOS晶体管的尺寸比实质上发生变化。即，能够通过数字控制信号(D_CNT1[X：0])来控制可变阈值反相器761c的阈值电压。另外，可变阈值反相器761c的阈值电压可以通过维持多个开关762c及多个开关763c的所需导通/断开状态，并进一步使开关764c为导通状态，然后观测该可变阈值反相器761c的输入端子的电压而进行测定。

另外，也可以使用周知技术(例如自动归零技术)来调整CMOS反相器的阈值电压。然而，根据自动归零技术，需要在输入端子串联连接电容。另一方面，根据可变阈值反相器761c，能够避免因电容及开关引起的延迟，所以能实现高速动作。但，只要能够利用具有适当(例如与比较基准电压(V_RC)相同程度的)阈值电压的反相器，原本也不需要阈值电压的控制。即，可变阈值反相器761c可以置换成具有适当阈值的正常的反相器。

＜8-4＞作用效果

如以上说明那样，第8实施方式的放大电路采用将比较器置换成反相器的检测器。因此，根据该放大电路，能够削减检测器的耗电。

此外，并不限定于时间放大器，也可以同样地使电压/时间变换器变化。具体来说，针对图2的电压/时间变换器100，将检测器140置换成图29例示的检测器760c即可。根据该变化，能够削减电压/时间变换器的检测器的耗电。

(第9实施方式)

＜9-1＞模拟/数字变换电路的构成

如图31所示，第9实施方式的模拟/数字变换电路包含第1模拟/数字变换部900、第2模拟/数字变换部910、时间/电压变换器200、校正电路300、后端模拟/数字变换电路(ADC)920、及编码器930。另外，在本实施方式中，能够应用第1实施方式说明的校正电路300。

另外，图31的模拟/数字变换电路相当于3段的管线型模拟/数字变换电路，其段数可以增加也可以减少。在增加段数的情况下，增设与第2模拟/数字变换部910相同或相似的电路即可。在减少段数的情况下，去除第2模拟/数字变换部910即可。此外，本实施方式不限于管线型模拟/数字变换电路也可以应用于例如ΔΣADC等其他种类的模拟/数字变换电路。

第1模拟/数字变换部900通过对输入模拟信号的一部分进行模拟/数字变换而产生第1数字信号。第1模拟/数字变换部900将第1数字信号输出至编码器930。而且，第1模拟/数字变换部900通过对输入模拟信号的残部(下面，称为第1残差信号)实质上进行电压/时间变换而获得第1时间信号。第1模拟/数字变换部900将第1时间信号输出至第2模拟/数字变换部910。

具体来说，第1模拟/数字变换部900包含电压/时间变换器100、子模拟/数字变换电路901、子数字/模拟变换电路902。

子模拟/数字变换电路901通过对输入模拟信号的一部分进行模拟/数字变换而获得第1数字信号。子模拟/数字变换电路901将第1数字信号输出至子数字/模拟变换电路902及编码器930。

子数字/模拟变换电路902从子模拟/数字变换电路901输入有第1数字信号。子数字/模拟变换电路902通过对第1数字信号进行数字/模拟变换而获得第1模拟信号。子数字/模拟变换电路902将第1模拟信号输出至电压/时间变换器100。

电压/时间变换器100对输入模拟信号进行电压/时间变换。电压/时间变换器100从校正电路300输入有数字控制信号(D_CNT[X：0])。但，电压/时间变换器100从子数字/模拟变换电路902输入有第1模拟信号，并使用该第1模拟信号来控制所述调整用电压(V_DAC)。因此，电压/时间变换器100实质上是通过对相当于输入模拟信号与所述第1模拟信号的差量的第1残差信号进行电压/时间变换而获得第1时间信号。电压/时间变换器100将第1时间信号输出至第2模拟/数字变换部910。电压/时间变换器100基于数字控制信号(D_CNT[X：0])来调整时间信号的时间长。

第2模拟/数字变换部910从第1模拟/数字变换部900输入有第1时间信号。第2模拟/数字变换部910通过对第1时间信号进行时间/电压变换而将所述第1残差信号解密。并且，第2模拟/数字变换部910通过对第1残差信号的一部分进行模拟/数字变换而获得第2数字信号。第2模拟/数字变换部910将第2数字信号输出至编码器930。而且，第2模拟/数字变换部910通过对第1残差信号的残部(下面，称为第2残差信号)实质上进行电压/时间变换而获得第2时间信号。第2模拟/数字变换部910将第2时间信号输出至时间/电压变换器200。

具体来说，第2模拟/数字变换部910包含时间放大器700、时间/电压变换器911、子模拟/数字变换电路912、及子数字/模拟变换电路913。

时间/电压变换器911从第1模拟/数字变换部900输入有第1时间信号。时间/电压变换器911从校正电路300输入有数字控制信号(D_CNT[X：0])。时间/电压变换器911通过对第1时间信号进行时间/电压变换而将第1残差信号解密。时间/电压变换器911将第1残差信号输出至子模拟/数字变换电路912。时间/电压变换器911可以与所述时间/电压变换器200相同或相似。时间/电压变换器911基于数字控制信号(D_CNT[X：0])来调整输出电压。

子模拟/数字变换电路912通过对第1残差信号的一部分进行模拟/数字变换而获得第2数字信号。子模拟/数字变换电路912将第2数字信号输出至子数字/模拟变换电路913及编码器930。

子数字/模拟变换电路913从子模拟/数字变换电路912输入有第2数字信号。子数字/模拟变换电路913通过对第2数字信号进行数字/模拟变换而获得第2模拟信号。子数字/模拟变换电路913将第2模拟信号输出至时间放大器700。

时间放大器700从第1模拟/数字变换部900输入有第1时间信号。时间放大器700从校正电路300输入有数字控制信号(D_CNT[X：0])。时间放大器700将第1时间信号放大。但，时间放大器700从子数字/模拟变换电路913输入有第2模拟信号，并使用该第2模拟信号来控制所述调整用电压(V_DAC2)。因此，时间放大器700实质上是通过对相当于第1残差信号与所述第2模拟信号的差量的第2残差信号进行电压/时间变换而获得第2时间信号。时间放大器700将第2时间信号输出至时间/电压变换器200。时间放大器700基于数字控制信号(D_CNT[X：0])来调整第2时间信号的时间长。

时间/电压变换器200从第2模拟/数字变换部910输入有第2时间信号。时间/电压变换器200从校正电路300输入有数字控制信号(D_CNT[X：0])。时间/电压变换器200通过对第2时间信号进行时间/电压变换而将所述第2残差信号解密。时间/电压变换器200将第2残差信号输出至后端模拟/数字变换电路920。时间/电压变换器200基于数字控制信号(D_CNT[X：0])来调整输出电压。

校正电路300从时间放大器700输入有放大时间信号(D_OUT)。校正电路300基于放大时间信号(D_OUT)、从放大电路1的外部提供的参照信号(PHI_REF)(例如时钟信号)，产生数字控制信号(D_CNT[X：0])。校正电路300将数字控制信号(D_CNT[X：0])供给至电压/时间变换器100、时间/电压变换器911、时间放大器700、时间/电压变换器200。

后端模拟/数字变换电路920通过对第2残差信号进行模拟/数字变换而获得第3数字信号。后端模拟/数字变换电路920将第3数字信号输出至编码器930。

编码器930从第1模拟/数字变换部900输入有第1数字信号，从第2模拟/数字变换部910输入有第2数字信号，且从后端模拟/数字变换电路920输入有第3数字信号。编码器930通过对第1数字信号、第2数字信号及第3数字信号进行变换而获得作为二进制数据的输出数字信号。

＜9-2＞模拟/数字变换电路的变化例

另外，图31的模拟/数字变换电路也可以如图32例示那样变化。图32的模拟/数字变换电路包含第1模拟/数字变换部900、第2模拟/数字变换部1010、时间/数字变换器(TDC)1020、校正电路300、及编码器930。第1模拟/数字变换部900及编码器930可以与图31所示的第1模拟/数字变换部900及编码器930相同或相似。

第2模拟/数字变换部1010从第1模拟/数字变换部900输入有第1时间信号。第2模拟/数字变换部1010通过对第1时间信号进行时间/数字变换而获得所述第2数字信号。第2模拟/数字变换部1010将第2数字信号输出至编码器930。而且，第2模拟/数字变换部1010通过对第1残差信号的残部(下面，称为第2残差信号)实质上进行电压/时间变换而获得第2时间信号。第2模拟/数字变换部1010将第2时间信号输出至时间/电压变换器200。

第2模拟/数字变换部1010包含时间放大器700、TDC1011、及子数字/模拟变换电路1012。

TDC1011从第1模拟/数字变换部900输入有第1时间信号。TDC1011通过对第1时间信号进行时间/数字变换而获得第2数字信号。TDC1011将第2数字信号输出至子数字/模拟变换电路1012及编码器930。

子数字/模拟变换电路1012从TDC1011输入有第2数字信号。子数字/模拟变换电路1012通过对第2数字信号进行数字/模拟变换而获得第2模拟信号。子数字/模拟变换电路1012将第2模拟信号输出至时间放大器700。

时间放大器700从第1模拟/数字变换部900输入有第1时间信号。时间放大器700从校正电路300输入有数字控制信号(D_CNT[X：0])。时间放大器700将第1时间信号放大。但，时间放大器700从子数字/模拟变换电路1012输入有第2模拟信号并使用该第2模拟信号来控制所述调整用电压(V_DAC2)。因此，时间放大器700实质上通过对相当于第1残差信号与所述第2模拟信号的差量的第2残差信号进行电压/时间变换而获得第2时间信号。时间放大器700将第2时间信号输出至TDC1020。时间放大器700基于数字控制信号(D_CNT[X：0])来调整第2时间信号。

TDC1020从第2模拟/数字变换部910输入有第2时间信号。TDC1020通过对第2时间信号进行时间/数字变换而获得所述第3数字信号。TDC1020将第3数字信号输出至编码器930。

图32的模拟/数字变换电路的耗电比图31的模拟/数字变换电路低。

＜9-3＞作用效果

如以上说明那样，第9实施方式的模拟/数字变换电路包含所述第1实施方式说明的电压/时间变换器及所述第3实施方式说明的时间放大器。因此，根据该模拟/数字变换电路，能够耗电低且高精度地动作。

(第10实施方式)

＜10-1＞电压/时间变换器的构成

第10实施方式的电压/时间变换器将输入模拟信号的一部分变化成数字信号。因此，该电压/时间变换器也可以称为模拟/数字变换器。而且，该电压/时间变换器通过对输入模拟信号的残部进行电压/时间变换而获得时间信号。

本实施方式的电压/时间变换器的具体例如图33所示。图33的电压/时间变换器1100具备第1采样电路110、N个第2采样电路120-1，···，120-N、底板采样器130、检测器140、信号产生器150、检测器1160、及SAR(Successive Approximation Register，逐次逼近寄存器型)逻辑1170。第1采样电路110、N个第2采样电路120-1，···，120-N、底板采样器130、检测器140及信号产生器150可以与图8的第1采样电路110、N个第2采样电路120-1，···，120-N、底板采样器130、检测器140及信号产生器150相同或相似。

检测器1160具有输入端子及输出端子。检测器1160的输入端子共通连接于第1采样电路110的第2端子、N个第2采样电路120-1，···，120-N的第2端子、底板采样器130的第1端子及检测器140的输入端子。检测器1160的输出端子连接于SAR逻辑1170的输入端子。

在图33的电压/时间变换器1100的复位阶段，检测器1160周期性地比较其输入端子的电压与比较基准电压。检测器1160将表示比较结果的数字信号周期性地输出至SAR逻辑1170。在电压/时间变换器1100的采样阶段及变换阶段，检测器1160停止动作。

＜10-2＞电压/时间变换器的具体例

更详细来说，如图34所示，检测器1160包含电压源1161及比较器1162。

电压源1161具有正极端子及负极端子。电压源1161的正极端子连接于比较器1162的第2输入端子。电压源1161的负极端子接地。电压源1161产生比较基准电压(V_RC2)。比较基准电压(V_RC2)可以与中间电压(V_CM)相同。

比较器1162包含第1输入端子、第2输入端子及输出端子。比较器1162的第1输入端子连接于检测器1160的输入端子。比较器1162的第2输入端子连接于电压源1161的正极端子。比较器1162的输出端子连接于检测器1160的输出端子。

比较器1162与时钟信号(CLK)同步而动作。比较器1162若检测到时钟信号(CLK)的上升边缘(或下降边缘)，便比较第1输入端子的电压与第2输入端子的电压。另外，如图35所示，时钟信号可以是在电压/时间变换器1100的复位阶段内被供给至比较器1162的固定周期的脉冲信号。另外，比较器1162在电压/时间变换器1100的采样阶段及变换阶段停止动作。

具体来说，若第1输入端子的电压小于第2输入端子的电压，比较器1162输出“H”电平(电源电压)的数字信号。另一方面，若第1输入端子的电压为第2输入端子的电压以上，比较器1162输出“L”电平(接地电压)的数字信号。

SAR逻辑1170具有输入端子、数字输出端子及控制输出端子。SAR逻辑1170的输入端子连接于检测器1160的输出端子。SAR逻辑1170的控制输出端子连接于N个第2采样电路120-1，···，120-N。

另外，根据图34的例子，SAR逻辑1170的控制输出端子连接于N个第2采样电路120-1，···，120-N所含的开关124-1等。然而，SAR逻辑1170的控制输出端子也可以为了控制N个第2采样电路120-1，···，120-N的调整用电压，而连接于其他元件(例如电压源123-1等)。

在图33的电压/时间变换器1100的复位阶段，SAR逻辑1170从检测器1160周期性输入表示比较结果的数字信号。SAR逻辑1170根据该数字信号周期性产生用于控制N个第2采样电路120-1，···，120-N的调整用电压的控制信号，并经由控制输出端子予以输出。而且，SAR逻辑1170通过储存在电压/时间变换器1100的复位阶段内输入的数字信号，在该复位阶段结束时获得输出数字信号(ADC_OUT)。SAR逻辑1170将输出数字信号(ADC_OUT)经由数字输出端子而输出。

＜10-3＞作用效果

如以上说明那样，第10实施方式的电压/时间变换器将输入模拟信号的一部分变换成数字信号，并与第1实施方式同样地对该输入模拟信号的残部进行电压/时间变换，由此获得时间信号。因此，通过将该电压/时间变换器组入例如管线型模拟/数字变换电路的初段，能够减少耗电且能够提升精度。

(第11实施方式)

＜11-1＞电压/时间变换器的构成

第11实施方式的电压/时间变换器将输入模拟信号的一部分变换成数字信号。因此，该电压/时间变换器也可以称为模拟/数字变换器。而且，该电压/时间变换器是通过对输入模拟信号的残部进行电压/时间变换而获得时间信号。

本实施方式的电压/时间变换器的具体例如图36所示。图36的电压/时间变换器1200具备第1采样电路110、N个第2采样电路120-1，···，120-N、底板采样器130、检测器1240、信号产生器150、及SAR逻辑1170。第1采样电路110、N个第2采样电路120-1，···，120-N、底板采样器130、信号产生器150及SAR逻辑1170可以与图33的第1采样电路110、N个第2采样电路120-1，···，120-N、底板采样器130、信号产生器150及SAR逻辑1170相同或相似。

检测器1240具有输入端子及输出端子。检测器1240的输入端子共通连接于第1采样电路110的第2端子、N个第2采样电路120-1，···，120-N的第2端子及底板采样器130的第1端子。检测器1240的输出端子共通连接于信号产生器150的控制端子、SAR逻辑1170的输入端子及时间/电压变换器200的输入端子。

检测器1240在图36的电压/时间变换器的变换阶段与所述检测器140同样地动作。检测器1240在图36的电压/时间变换器的复位阶段与所述检测器1160同样地动作。

在变换阶段，检测器1240检测其输入端子的电压是否满足第1条件。并且，检测器1240产生表示其输入端子的电压满足第1条件的第1期间的长度的时间信号。检测器1240将时间信号输出至信号产生器150及时间/电压变换器200。

在复位阶段，检测器1240周期性地比较其输入端子的电压与比较基准电压。检测器1240将表示比较结果的数字信号周期性地输出至SAR逻辑1170。另外，在采样阶段检测器1240停止动作。

检测器1240包含比较器1241及电压源1242。

比较器1241包含第1输入端子、第2输入端子及输出端子。比较器1241的第1输入端子连接于检测器1240的输入端子。比较器1241的第2输入端子连接于电压源1242的正极端子。比较器1241的输出端子连接于检测器1240的输出端子。

比较器1241在变换阶段比较第1输入端子的电压与第2输入端子的电压。具体来说，若第1输入端子的电压小于第2输入端子的电压，比较器1241输出“H”电平(电源电压)的时间信号(D_OUT)。另一方面，若第1输入端子的电压为第2输入端子的电压以上，比较器1241输出“L”电平(接地电压)的时间信号(D_OUT)。

比较器1241在复位阶段与时钟信号(CLK)同步而动作。比较器1241若检测到时钟信号(CLK)的上升边缘(或下降边缘)，便比较第1输入端子的电压与第2输入端子的电压。具体来说，若第1输入端子的电压小于第2输入端子的电压，比较器1241输出“H”电平(电源电压)的数字信号。另一方面，若第1输入端子的电压为第2输入端子的电压以上，比较器1241输出“L”电平(接地电压)的数字信号。另外，比较器1241在采样阶段停止动作。

电压源1242具有正极端子及负极端子。电压源1242的正极端子连接于比较器1241的第2输入端子。电压源1242的负极端子接地。电压源1242产生比较基准电压(V_RC)。

＜11-2＞作用效果

如以上说明那样，第11实施方式的电压/时间变换器是将第10实施方式的电压/时间变换器所含的2个检测器统合而成。因此，根据该电压/时间变换器，相比于第10实施方式的电压/时间变换器，能够削减电路面积及耗电。

虽然对本发明的若干实施方式进行了说明，但所述多个实施方式是作为例子而提示的，并不意图限定发明的范围。所述新颖的实施方式能以其他各种形态实施，且在不脱离发明主旨的范围内，能进行各种省略、置换、变更。所述实施方式及其变化包含于发明的范围及主旨，且包含于权利要求所记载的发明及其均等范围内。

Claims (19)

1.一种放大电路，其特征在于具有：

第1变换器，通过对输入信号进行电压/时间变换，而产生时间信号；

第2变换器，通过对所述时间信号进行时间/电压变换，而产生输出信号；及

校正电路，通过比较所述时间信号与参照信号，而输出控制信号；且

所述第1变换器基于所述控制信号而产生所述时间信号。

2.根据权利要求1所述的放大电路，其特征在于：所述校正电路在所述时间信号显示的第1期间比所述参照信号显示的第2期间大的情况下，产生使所述第1期间变小的所述控制信号。

3.根据权利要求2所述的放大电路，其特征在于：所述校正电路在所述第1期间比所述第2期间小的情况下，产生使所述第1期间变大的所述控制信号。

4.根据权利要求2所述的放大电路，其特征在于：所述校正电路在所述第1期间比所述第2期间大的情况下，产生使所述第1期间变小的所述控制信号，且设定第3期间，所述第3期间内禁止产生使所述第1期间变大的所述控制信号的动作。

5.根据权利要求4所述的放大电路，其特征在于：所述校正电路在经过所述第3期间后，所述第1期间比所述第2期间小的情况下，产生使所述第1期间变大的所述控制信号，且所述第3期间内禁止产生使所述第1期间变大的所述控制信号的动作。

6.根据权利要求1所述的放大电路，其特征在于：所述第2变换器基于所述控制信号而产生所述输出信号。

7.根据权利要求1所述的放大电路，其特征在于，所述校正电路具备：

比较器，通过比较所述时间信号与所述参照信号，而产生第1信号；及

计数器，基于所述第1信号对所述控制信号进行递增计数或递减计数。

8.根据权利要求7所述的放大电路，其特征在于：所述比较器在所述参照信号下降的时点或上升的时点，所述时间信号为第1电平的情况下，将所述第1信号的电位设为所述第1电平，

在所述参照信号下降的时点或上升的时点，所述时间信号为第2电平的情况下，将所述第1信号的电位设为所述第2电平，

所述计数器在所述第1信号的电位为所述第1电平的情况下，对所述控制信号进行递减计数，

所述计数器在所述第1信号的电位为所述第2电平的情况下，对所述控制信号进行递增计数。

9.根据权利要求8所述的放大电路，其特征在于：若所述控制信号被递增计数，所述第1变换器便产生缩短第1期间的所述时间信号，

若所述控制信号被递减计数，所述第1变换器便产生延长第1期间的所述时间信号。

10.根据权利要求8所述的放大电路，其特征在于：所述控制信号为数字信号。

11.根据权利要求1所述的放大电路，其特征在于，所述校正电路具备：

比较器，通过比较所述时间信号与所述参照信号，而产生第1信号；

控制电路，基于所述第1信号而产生第2信号；及

计数器，基于所述第2信号对所述控制信号进行递增计数。

12.根据权利要求11所述的放大电路，其特征在于，所述比较器在所述参照信号下降的时点或上升的时点，所述时间信号为第1电平的情况下，将所述第1信号的电位设为所述第1电平，

在所述参照信号下降的时点或上升的时点，所述时间信号为第2电平的情况下，将所述第1信号的电位设为所述第2电平，

所述控制电路在所述第1信号的电位为所述第2电平的情况下，输出第3信号，且开始监视动作，

或者，在输出第4信号的情况下，开始所述监视动作，

若开始监视动作，在监视期间结束前，停止所述计数器的计数动作，且监视所述比较器的输出，

在所述监视期间内，所述第1信号的电位并非所述第2电平的情况下，经过监视期间后便输出所述第4信号，

所述计数器若接收所述第3信号便进行递增计数，

若接收所述第4信号便进行递减计数。

13.根据权利要求12所述的放大电路，其特征在于，若所述控制信号被递增计数，所述第1变换器便产生缩短第1期间的所述时间信号，

若所述控制信号被递减计数，所述第1变换器便产生延长第1期间的所述时间信号。

14.根据权利要求11所述的放大电路，其特征在于：所述控制信号为数字信号。

15.一种管线型模拟/数字变换电路，其特征在于具有：

多个管线平台；及

逻辑电路，基于所述多个管线平台的第1信号，产生第2信号；且

所述管线平台具备：

模拟/数字变换电路，基于输入信号而产生所述第1信号；及

第1电路，基于所述第1信号产生第3信号，自输入信号减去所述第3信号，并将所述减去后的信号放大；

所述放大电路具备：

第1变换器，通过对输入信号进行电压/时间变换而产生时间信号；

第2变换器，通过对所述时间信号进行时间/电压变换而产生输出信号；及

校正电路，通过比较所述时间信号与参照信号而输出控制信号；且

所述第1变换器基于所述控制信号而产生所述时间信号。

16.根据权利要求15所述的管线型模拟/数字变换电路，其特征在于，所述校正电路具备：

比较器，通过比较所述时间信号与所述参照信号，而产生第1信号；

控制电路，基于所述第1信号而产生第2信号；及

计数器，基于所述第2信号对所述控制信号进行递增计数。

17.根据权利要求16所述的管线型模拟/数字变换电路，其特征在于，所述比较器在所述参照信号下降的时点或上升的时点，所述时间信号为第1电平的情况下，将所述第1信号的电位设为所述第1电平，

在所述参照信号下降的时点或上升的时点，所述时间信号为第2电平的情况下，将所述第1信号的电位设为所述第2电平，

所述控制电路在所述第1信号的电位为所述第2电平的情况下，输出第4信号，且开始监视动作，

或者在输出第5信号的情况下开始监视动作，

若开始监视动作，在监视期间结束前停止所述计数器的计数动作，且监视所述比较器的输出，

在所述监视期间内，所述第1信号的电位并非所述第2电平的情况下，经过监视期间后输出所述第5信号，

所述计数器若接收所述第4信号便进行递增计数，

若接收所述第5信号便进行递减计数。

18.根据权利要求17所述的管线型模拟/数字变换电路，其特征在于：若所述控制信号被递增计数，所述第1变换器便产生缩短第1期间的所述时间信号，

若所述控制信号被递减计数，所述第1变换器便产生延长第1期间的所述时间信号。

19.根据权利要求15所述的管线型模拟/数字变换电路，其特征在于：所述控制信号为数字信号。