CN113552793B - 一种自校准的高精度数字时间转换电路 - Google Patents

一种自校准的高精度数字时间转换电路 Download PDF

Info

Publication number
CN113552793B
CN113552793B CN202110841898.5A CN202110841898A CN113552793B CN 113552793 B CN113552793 B CN 113552793B CN 202110841898 A CN202110841898 A CN 202110841898A CN 113552793 B CN113552793 B CN 113552793B
Authority
CN
China
Prior art keywords
digital
capacitor
conversion circuit
capacitor array
capacitance value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110841898.5A
Other languages
English (en)
Other versions
CN113552793A (zh
Inventor
申人升
周滔
常玉春
王志硕
刘宇帆
叶伟成
张璐
李技烨
刘炯晗
周义喆
牛仕泽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dalian University of Technology
Original Assignee
Dalian University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dalian University of Technology filed Critical Dalian University of Technology
Priority to CN202110841898.5A priority Critical patent/CN113552793B/zh
Publication of CN113552793A publication Critical patent/CN113552793A/zh
Application granted granted Critical
Publication of CN113552793B publication Critical patent/CN113552793B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G04—HOROLOGY
    • G04F—TIME-INTERVAL MEASURING
    • G04F10/00—Apparatus for measuring unknown time intervals by electric means
    • G04F10/005—Time-to-digital converters [TDC]

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明提供一种自校准的高精度数字时间转换电路。本发明包括：数字模拟转换器DAC、电容阵列、由多个开关组成的开关阵列及反相器；数字模拟转换器DAC连接电容阵列；电容阵列与反相器相连；反相器连接输出端；数字模拟转换器DAC、电容阵列、反相器及接地端分别设有开关；电容阵列，包括固定容值电容cap和可变容值电容cap＿vary；数字模拟转换器DAC根据输入的代表时间延迟的数字控制字对电容阵列进行充电，并将基准电流源的电流变化反馈给可变电容cap＿vary，从而对电容阵列的电容值进行补偿校准；反相器根据补偿校准后的电容阵列的电容值输出时钟信号。解决了现有技术中，基准电流受温度、工艺、电压变化的影响，导致输出时钟信号发生越位偏移的技术问题。

Description

一种自校准的高精度数字时间转换电路
技术领域
本发明涉及数字时间转换电路技术，尤其涉及一种自校准的高精度数字时间转换电路，属于数模混合集成电路技术领域。
背景技术
近年来，随着技术的不断发展，锁相环(PLL，Phase Lock Loop)广泛应用在通讯，AI，物联网，传感器等应用场合，生成基本时钟信号用于射频收发机，时序控制电路等电路中。它对电路的噪声等性能有着至关重要的影响。
依据锁相环的类型可以分为模拟电荷泵锁相环(CPPLL)、全数字锁相环(ADPLL)。其中，模拟电荷泵锁相环具有良好的相位噪声性能、但设计复杂度和功耗较全数字锁相环高，全数字锁相环与模拟电荷泵锁相环相比具有设计复杂度低，易于工艺迁移，功耗低等特点。全数字锁相环逐渐成为锁相环电路设计的主流趋势，但是全数字锁相环由于量化噪声的影响，带内噪声性能劣于模拟电荷泵锁相环。本发明旨在通过提高数字时间转换电路的精度，降低量化噪声，从而实现高精度低噪声锁相环电路的设计。
时间数字转换电路(DTC，Digital Time Converter)是全数字锁相环中的一个重要组成部分。时间数字转换电路的性能直接影响着全数字锁相环的精度和噪声水平。时间数字转换电路的两个重要性能参数是分辨率及线性度。时间数字转换电路的分辨率大小直接影响着量化噪声水平的高低。如果时间数字转换电路的分辨率过低，将会导致时间数字转换电路的量化噪声达到一个很高的水平，进一步影响锁相环的输出带内相位噪声。同时，如果时间数字转换电路的分辨率过低的情况下，锁相环电路中的相位比较器的动态分辨率会受到很大的影响。所以时间数字转换电路的分辨率对锁相环的多项性能指标有着至关重要的影响。
目前，数字时间转换电路所采用的架构是基于反相器和开关电路的结构。相位误差比较器的分辨率主要取决于单位反相器的延迟，而单位反相器的延迟受工艺差异、温度变化、电压变化影响特别大。例如在180nm工艺下，最小分辨率大约在2ps左右，远远不能满足高精度锁相环的分辨率要求。为了解决工艺条件限制下数字时间转换电路分辨率的问题。提出了基于电流型数字模拟转换电路(DAC，Digital Analog Converter)的高精度数字时间转换电路设计方法。但是对于电流型数字模拟转换电路来讲，其电路中的基准电流源受温度、工艺、电压变化的影响，其输出的基准电流会随着变化。对高精度数字时间转换电路来说，很小的电流变化就会导致其输出时钟信号发生越位偏移。因此对电流型数字模拟转换电路的高精度数字时间转换电路进行校准变得格外重要。因此针对以上问题，提出一种面向全数字锁相环的高精度自校准的数字时间转换电路设计方法，具有重要的工程意义。
发明内容
本发明的目的在于解决上述电流型数字模拟转换电路中的基准电流源受温度、工艺、电压变化的影响，其输出的基准电流随之变化，导致输出时钟信号发生越位偏移的技术问题，通过设计一种基于数字模拟转换器的自校准高精度数字时间转换电路，来提高数字时间转换精度，以实现降低锁相环的噪声，实现高可靠性、高精度，低噪声锁相环的设计效果。
为实现上述目的，本发明采用的技术方案是：
一种自校准的高精度数字时间转换电路，包括：数字模拟转换器DAC、电容阵列、由多个开关组成的开关阵列及反相器；所述数字模拟转换器DAC连接所述电容阵列；所述电容阵列与所述反相器相连；所述反相器连接输出端DTC_OUT；所述数字模拟转换器DAC、电容阵列、反相器及接地端分别设有开关；所述电容阵列，包括固定电容cap和可变电容cap＿vary；所述数字模拟转换器DAC根据输入的代表时间延迟的数字控制字对所述电容阵列进行充电，并将基准电流源的电流变化反馈给所述可变电容cap＿vary，从而对所述电容阵列的电容值进行补偿校准；所述反相器根据补偿校准后的所述电容阵列的电容值输出时钟信号。
进一步地，所述数字模拟转换器DAC是基于电流舵结构的电流型数字模拟转换器，由基准电流源、多路电流镜支路和多个DAC控制开关组成；通过所述DAC控制开关控制所述电流镜支路的开断，来调整不同大小的电流输出。
进一步地，还包括：第一电阻R1；所述可变电容cap＿vary为压控电容；所述第一电阻R1一端连接所述数字模拟转换器DAC的基准电流源上，另一端连接所述可变电容cap＿vary；通过所述第一电阻R1实时采样所述基准电流的变化，并将所述基准电流的变化反映在第一电阻R1的电压变化上，控制所述可变电容cap＿vary电容值的改变，以对所述电容阵列的电容值进行补偿校准。
进一步地，还包括：第二电阻R2和模拟数字转换电路ADC；所述可变电容cap＿vary，包括多个可变电容开关及由所述可变电容开关控制的固定容值电容；所述第二电阻R2一端连接所述数字模拟转换器DAC的基准电流源上，另一端连接所述模拟数字转换电路ADC上，所述模拟数字转换电路ADC的另一端连接所述可变电容cap＿vary；通过第二电阻R2实时采样所述基准电流的变化，并将所述基准电流的变化反映为第二电阻R2两端电压值的改变，进而反映为所述模拟数字转换电路ADC输出数字控制字的改变，并通过对所述可变电容开关的控制，以对所述电容阵列的电容值进行补偿校准。
进一步地，还包括：SPI接口；所述可变电容cap＿vary，包括多个可变电容开关及由所述可变电容开关控制的固定容值电容；所述SPI接口连接所述可变电容cap＿vary，另一端通过数据线连接外部控制终端；通过所述外部控制终端向所述SPI接口输入控制信号来控制所述可变电容开关的开启个数，以对所述电容阵列的电容值进行补偿校准。
进一步地，所述固定电容cap的电容值大于所述可变电容cap＿vary的电容值。
进一步地，所述电流镜支路的晶体管的宽长比之比依次为20、21、22、23、……、2n。
本发明自校准的高精度数字时间转换电路，与现有技术相比较具有以下优点：
1)基于电流型数字模拟转换电路的高精度自校准数字时间转换电路，其最小分辨率Δt＝(CΔU)/I，其最小分辨率数字模拟转换电路的精度决定。高精度的数字模拟转换电路能够实现的最小分辨率ΔU能够在几十uV到几mV，能够使得数字时间转换电路的分辨率达到ps量级甚至fs量级。
2)能够很大程度上降低量化噪声，实现低噪声锁相环的设计。
3)能够实现对电容极板充电电压的自校准，具有更好的可靠性，有利于面向低噪声全数字锁相环的设计。
附图说明
图1为本发明自校准的高精度数字时间转换电路结构图；
图2为带有第一电阻R1的自校准的高精度数字时间转换电路结构图；
图3为基于模拟数字转换电路ADC控制的自校准的高精度数字时间转换电路结构图；
图4为基于SPI的可片外控制的自校准的高精度数字时间转换电路结构图。
具体实施方式
以下结合实施例对本发明进一步说明：
实施例1
如图1所示，本实施例公开了一种自校准的高精度数字时间转换电路，包括：数字模拟转换器DAC、电容阵列、开关阵列及反相器；数字模拟转换器DAC连接电容阵列；电容阵列与反相器相连；反相器连接输出端DTC＿OUT；数字模拟转换器DAC、电容阵列、反相器及接地端分别设有开关阵列；电容阵列，包括固定电容cap和可变电容cap＿vary；数字模拟转换器DAC根据输入数字控制字对电容阵列进行充电。自校准技术利用反馈，将基准电流源的变化信号反馈给可变容值电容cap＿vary，从而对电容阵列的电容值进行补偿校准；反相器根据校准与补偿后的电容阵列的电容值输出时钟信号。
其中，数字模拟转换器DAC为电流型数字模拟转换器，输出充电电流，给电容充电至特定电压；电容阵列，主要分为可变电容阵列和固定容值电容阵列，其中固定容值阵列电容值大于可变电容阵列电容值。可变电容阵列在一定的控制下能够实现电容值的改变，从而实现自校准功能；开关阵列，通过对电容充放电回路的切换，实现电路在不同工作阶段间的切换。从而使得电路各功能得以正常实现。通过上述设计，可解决数字时间转换器的高精度和自校准问题，提高数字时间转换器的精度和可靠性，从而提高全数字锁相环的精度，降低PLL的噪声，进而提升全数字锁相环的性能。
实施例2
如图1所示，本实施例的数字模拟转换器DAC是基于电流舵结构的电流型数字模拟转换器。其结构主要由基准电流源、多路电流镜支路和控制开关组成。各电流镜支路的晶体管宽长比不同，按所设计的数字模拟转换器的位数，其宽长比之比依次为20、21、22、23、……、2n。控制开关由数字信号控制，通过控制各电流镜支路的开断，从而实现不同大小的电流输出。基于此种方式可以实现对电容阵列的充电电流实现精准控制，且随着数字模拟转换器的精度的提高，相应的数字时间转换电路的精度也得以提高。例如在180nm的工艺下，基于10bit及以上精度的数字模拟转换器的数字时间转换电路的精度可以达到fs量级，极大地提高了数字时间转换电路的精度。
电容阵列分为固定容值电容阵列和可变容值电容阵列。固定容值电容阵列电容值大于可变容值电容阵列的电容值。上述数字模拟转换器产生的电流给电容阵列进行充电，充放电时间由开关控制。由电容充电公式
Figure BDA0003179211170000051
可知，在充电电流一定，充电时间一定的情况下，电容将被充电至某一固定电平值。可变电容阵列的电容值是可以改变的，通过改变可变电容阵列的电容值，从而改变被充电电容的容值，使得在充电电流因为电压、温度，工艺等因素影响出现偏差时对被充电电容阵列的电容值进行补偿校准，从而实现对充电后极板电压值进行校准，电流源可以为电容二次充电提供恒定电流。
开关阵列是为了实现电路在不同工作阶段间的切换，本实施例所提出的电路一共有四个工作阶段，分别为初始复位阶段，第一次充电阶段，第二次复位阶段及第二次充电阶段。通过控制开关的开启与关断来实现在四种不同工作阶段间的切换。
反相器在本实施例中有两个作用，第一个作用是提供第一次复位时电压，由于反相器首尾短接时反相器输入输出的电压均为反相器的阈值电压，反相器的阈值电压由其PMOS晶体管和NMOS晶体管的宽长比决定，能够保持恒定。为了优化电路结构，故选择此种方式提供电容的初始复位电压。其第二个作用是用于在第二次充电阶段对电容右极板的电压与反相器的阈值电压进行比较，在电容右极板电压高于反相器阈值电压时，反相器输出由低电平跳变至高电平。
基于本发明所设计的全数字锁相环的高精度自校准的数字时间转换电路的工作流程如下所述。
第一阶段(初始复位阶段)：第一开关S1闭合，第二开关S2、第三开关S3，及第四开关S4均断开。此时电容左右极板电压均与反相器输出端相连，反相器首尾相连，左右极板电压被复位至反相器阈值电压。
第二阶段(第一次充电阶段)：第二开关S2闭合，第一开关S1、第三开关S3，及第四开关S4均断开。此时DAC的输出电流I_DAC给电容阵列充电，通过控制第二开关S2的开启时间，由公式
Figure BDA0003179211170000061
可知，电容左极板将被充电至某一固定电压。由于电容具有隔绝直流信号的特点，电容右极板电压保持阈值电压不变。由此电容左右极板将会产生电压差ΔV，电压差值大小由DAC的输入数字信号控制。
第三阶段(第二次复位阶段)，第三开关S2闭合，第一开关S1、第二开关S3，及第四开关S4均断开。电容阵列的左极板与地相连，左极板电压被复位到地。由于电容两端电压不能突变，电容两端电压差值不变，电容左极板电压被复位至地，右极板电压大小为原来的电容两端的电压差值ΔV。
第四阶段(第二次充电阶段)，第四开关S2闭合，第一开关S1、第二开关S3，及第三开关S4均断开。此时充电电流I_ref给电容阵列进行充电，电容两端电压开始逐渐升高，充电斜率
Figure BDA0003179211170000062
由于电容左右两极板电压值不同，充电起始电压值不同，所以右极板先于或者晚于左极板充电至反相器阈值电压，从而触发反相器输出为高电平。通过利用时钟信号去控制第四开关S4的开启与关断，在反相器输出端就可以获得延迟后的时钟信号，实现数字时间转换电路的功能。
实施例3
本实施例还包括：第一电阻R1；可变电容cap＿vary为压控电容；第一电阻R1一端连接数字模拟转换器DAC的基准电流源上，另一端连接可变电容cap＿vary；通过第一电阻R1实时采样基准电流的变化，并将基准电流的变化反映在第一电阻R1的电压变化上，控制可变电容cap＿vary电容值的改变，以对电容阵列的电容值进行校准与补偿。
具体而言，如图2所示，其中可变电容阵列由压控电容构成。第一电阻R1一端连在DAC的基准电流源上，另一端连接在压控电容(cap＿vary)上。通过第一电阻R1可以实时采样基准电流的变化，并将基准电流的变化反映在第一电阻R1的电压变化上，从而控制压控电容的电压发生改变，进而实现压控电容的电容值的改变，最终对电容阵列电容值进行调整，实现自校准的目的。其电路具体工作流程如下所述。
第一阶段(初始复位阶段)：第一开关S1闭合，第二开关S2、第三开关S3，及第四开关S4均断开。此时电容左右极板电压均与反相器输出端相连，反相器首尾相连，左右极板电压被复位至反相器阈值电压。
第二阶段(第一次充电阶段)：第二开关S2闭合，第一开关S1、第三开关S3，及第四开关S4均断开。此时DAC的输出电流I_DAC给电容阵列充电，通过控制第二开关S2的开启时间，由公式
Figure BDA0003179211170000071
可知，电容左极板将被充电至某一固定电压。由于电容具有隔绝直流信号的特点，电容右极板电压保持阈值电压不变。由此电容左右极板将会产生电压差ΔV，电压差值大小由DAC的输入数字信号控制。在充电过程中，第一电阻R1采样DAC中基准电流源的电流变化，转变为电压信号控制压控电容，从而改变被充电的电容阵列的电容值，对充电电压进行自校准，保证所充电压值与所输入的数字控制信号保持一致。
第三阶段(第二次复位阶段)，第三开关S2闭合，第一开关S1、第二开关S3，及第四开关S4均断开。电容阵列的左极板与地相连，左极板电压被复位到地。由于电容两端电压不能突变，电容两端电压差值不变，电容左极板电压被复位至地，右极板电压大小为原来的电容两端的电压差值ΔV。
第四阶段(第二次充电阶段)，第四开关S2闭合，第一开关S1、第二开关S3，及第三开关S4均断开。此时充电电流I_ref给电容阵列进行充电，电容两端电压开始逐渐升高，充电斜率
Figure BDA0003179211170000081
由于电容左右两极板电压值不同，充电起始电压值不同，所以右极板先于或者晚于左极板充电至反相器阈值电压，从而触发反相器输出为高电平。我们通过利用时钟信号去控制第四开关S4的开启与关断，在反相器输出端就可以获得延迟后的时钟信号，实现数字时间转换电路的功能。
实施例4
本实施例还包括：第二电阻R2和模拟数字转换电路ADC；可变电容cap＿vary，包括多个可变电容开关及由可变电容开关控制的固定容值电容；第二电阻R2一端连接数字模拟转换器DAC的基准电流源上，另一端连接模拟数字转换电路ADC上，模拟数字转换电路ADC的另一端连接可变电容cap＿vary；通过第二电阻R2实时采样基准电流的变化，并将基准电流的变化反映为第二电阻R2两端电压值的改变，进而反映为模拟数字转换电路ADC的改变，并通过对可变电容开关的控制，以对电容阵列的电容值进行校准与补偿。
具体而言，如图3所示，其中，可变电容cap＿vary由开关阵列和固定容值电容阵列构成。第二电阻R2一端连在DAC的基准电流源上，另一端连接在模拟数字转换电路ADC上。通过第二电阻R2可以实时采样基准电流的变化，并将基准电流的变化反映为第二电阻R2两端电压值的改变，进而反映为ADC输出数字控制字的改变，从而实现对开关阵列开启个数的控制，最终实现对电容阵列电容值的调整，实现自校准的目的。其电路具体工作流程如下所述。
第一阶段(初始复位阶段)：第一开关S1闭合，第二开关S2、第三开关S3，及第四开关S4均断开。此时电容左右极板电压均与反相器输出端相连，反相器首尾相连，左右极板电压被复位至反相器阈值电压。
第二阶段(第一次充电阶段)：第二开关S2闭合，第一开关S1、第三开关S3，及第四开关S4均断开。此时DAC的输出电流I_DAC给电容阵列充电，通过控制第二开关S2的开启时间，由公式
Figure BDA0003179211170000082
可知，电容左极板将被充电至某一固定电压。由于电容具有隔绝直流信号的特点，电容右极板电压保持阈值电压不变。由此电容左右极板将会产生电压差ΔV，电压差值大小由DAC的输入数字信号控制。在充电过程中，通过第二电阻R2可以实时采样基准电流的变化，并将基准电流的变化反映为第二电阻R2两端电压值的改变，进而反映为ADC输出数字控制字的改变，从而实现对开关阵列开启个数的控制，最终实现对电容阵列电容值的调整，实现自校准的目的，对充电电压进行自校准，保证所充电压值与所输入的数字控制信号保持一致。
第三阶段(第二次复位阶段)，第三开关S2闭合，第一开关S1、第二开关S3，及第四开关S4均断开。电容阵列的左极板与地相连，左极板电压被复位到地。由于电容两端电压不能突变，电容两端电压差值不变，电容左极板电压被复位至地，右极板电压大小为原来的电容两端的电压差值ΔV。
第四阶段(第二次充电阶段)，第四开关S2闭合，第一开关S1、第二开关S3，及第三开关S4均断开。此时充电电流I_ref给电容阵列进行充电，电容两端电压开始逐渐升高，充电斜率
Figure BDA0003179211170000091
由于电容左右两极板电压值不同，充电起始电压值不同，所以右极板先于或者晚于左极板充电至反相器阈值电压，从而触发反相器输出为高电平。我们通过利用时钟信号去控制第四开关S4的开启与关断，在反相器输出端就可以获得延迟后的时钟信号，实现数字时间转换电路的功能。
实施例5
如图1所示，本实施例还包括：SPI接口；可变电容cap＿vary，包括多个可变电容开关及由可变电容开关控制的固定容值电容；SPI接口连接可变电容cap＿vary，另一端通过数据线连接外部控制终端；通过外部控制终端向SPI接口输入控制信号来控制可变电容开关的开启个数，以对电容阵列的电容值进行校准与补偿。
具体而言，如图4所示，其中可变电容阵列由开关阵列和固定容值电容阵列构成。SPI的一端通过PAD连到片外，一端与开关阵列相连。可以通过片外输入控制信号给SPI，通过SPI实现对开关阵列开启个数的控制，最终实现对电容阵列电容值的调整，实现校准的目的。其电路具体工作流程如下所述。
最终对电容阵列电容值进行调整，实现自校准的目的。其电路具体工作流程如下所述。
第一阶段(初始复位阶段)：第一开关S1闭合，第二开关S2、第三开关S3，及第四开关S4均断开。此时电容左右极板电压均与反相器输出端相连，反相器首尾相连，左右极板电压被复位至反相器阈值电压。
第二阶段(第一次充电阶段)：第二开关S2闭合，第一开关S1、第三开关S3，及第四开关S4均断开。此时DAC的输出电流I_DAC给电容阵列充电，通过控制第二开关S2的开启时间，由公式
Figure BDA0003179211170000101
可知，电容左极板将被充电至某一固定电压。由于电容具有隔绝直流信号的特点，电容右极板电压保持阈值电压不变。由此电容左右极板将会产生电压差ΔV，电压差值大小由DAC的输入数字信号控制。在充电过程中，可以通过片外输入控制信号给SPI，通过SPI实现对开关阵列开启个数的控制，最终实现对电容阵列电容值的调整，对充电电压进行校准，保证所充电压值与所输入的数字控制信号保持一致。
第三阶段(第二次复位阶段)，第三开关S2闭合，第一开关S1、第二开关S3，及第四开关S4均断开。电容阵列的左极板与地相连，左极板电压被复位到地。由于电容两端电压不能突变，电容两端电压差值不变，电容左极板电压被复位至地，右极板电压大小为原来的电容两端的电压差值ΔV。
第四阶段(第二次充电阶段)，第四开关S2闭合，第一开关S1、第二开关S3，及第三开关S4均断开。此时充电电流I_ref给电容阵列进行充电，电容两端电压开始逐渐升高，充电斜率
Figure BDA0003179211170000102
由于电容左右两极板电压值不同，充电起始电压值不同，所以右极板先于或者晚于左极板充电至反相器阈值电压，从而触发反相器输出为高电平。我们通过利用时钟信号去控制第四开关S4的开启与关断，在反相器输出端就可以获得延迟后的时钟信号，实现数字时间转换电路的功能。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (7)

1.一种自校准的高精度数字时间转换电路，其特征在于，包括：
数字模拟转换器DAC、电容阵列、由多个开关组成的开关阵列及反相器；
所述数字模拟转换器DAC连接所述电容阵列；所述电容阵列与所述反相器相连；所述反相器连接输出端DTC＿OUT；所述数字模拟转换器DAC、电容阵列、反相器及接地端分别设有开关；
所述电容阵列，包括固定电容cap和可变电容cap＿vary；所述数字模拟转换器DAC根据输入的代表时间延迟的数字控制字对所述电容阵列进行充电，并将基准电流源的电流变化反馈给所述可变电容cap＿vary，从而对所述电容阵列的电容值进行补偿校准；所述反相器根据补偿校准后的所述电容阵列的电容值输出时钟信号。
2.如权利要求1所述的自校准的高精度数字时间转换电路，其特征在于，所述数字模拟转换器DAC是基于电流舵结构的电流型数字模拟转换器，由基准电流源、多路电流镜支路和多个DAC控制开关组成；
通过所述DAC控制开关控制所述电流镜支路的开断，来调整不同大小的电流输出。
3.如权利要求2所述的自校准的高精度数字时间转换电路，其特征在于，还包括：第一电阻R1；所述可变电容cap＿vary为压控电容；
所述第一电阻R1一端连接所述数字模拟转换器DAC的基准电流源上，另一端连接所述可变电容cap＿vary；通过所述第一电阻R1实时采样基准电流的变化，并将所述基准电流的变化反映在第一电阻R1的电压变化上，控制所述可变电容cap＿vary电容值的改变，以对所述电容阵列的电容值进行补偿校准。
4.如权利要求2所述的自校准的高精度数字时间转换电路，其特征在于，还包括：第二电阻R2和模拟数字转换电路ADC；
所述可变电容cap＿vary，包括多个可变电容开关及由所述可变电容开关控制的固定容值电容；
所述第二电阻R2一端连接所述数字模拟转换器DAC的基准电流源上，另一端连接所述模拟数字转换电路ADC上，所述模拟数字转换电路ADC的另一端连接所述可变电容cap＿vary；通过第二电阻R2实时采样基准电流的变化，并将所述基准电流的变化反映为第二电阻R2两端电压值的改变，进而反映为所述模拟数字转换电路ADC的输出数字控制字的改变，并通过对所述可变电容开关的控制，以对所述电容阵列的电容值进行补偿校准。
5.如权利要求2所述的自校准的高精度数字时间转换电路，其特征在于，还包括：SPI接口；
所述可变电容cap＿vary，包括多个可变电容开关及由所述可变电容开关控制的固定容值电容；
所述SPI接口连接所述可变电容cap＿vary，另一端通过数据线连接外部控制终端；通过所述外部控制终端向所述SPI接口输入控制信号来控制所述可变电容开关的开启个数，以对所述电容阵列的电容值进行补偿校准。
6.如权利要求1所述的自校准的高精度数字时间转换电路，其特征在于，所述固定电容cap的电容值大于所述可变电容cap＿vary的电容值。
7.如权利要求2所述的自校准的高精度数字时间转换电路，其特征在于，所述电流镜支路的晶体管的宽长比之比依次为20、21、22、23、……、2n。
CN202110841898.5A 2021-07-26 2021-07-26 一种自校准的高精度数字时间转换电路 Active CN113552793B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110841898.5A CN113552793B (zh) 2021-07-26 2021-07-26 一种自校准的高精度数字时间转换电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110841898.5A CN113552793B (zh) 2021-07-26 2021-07-26 一种自校准的高精度数字时间转换电路

Publications (2)

Publication Number Publication Date
CN113552793A CN113552793A (zh) 2021-10-26
CN113552793B true CN113552793B (zh) 2022-04-05

Family

ID=78104330

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110841898.5A Active CN113552793B (zh) 2021-07-26 2021-07-26 一种自校准的高精度数字时间转换电路

Country Status (1)

Country Link
CN (1) CN113552793B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117555212B (zh) * 2024-01-11 2024-04-09 深圳市山海半导体科技有限公司 延时模块、时间数字转换器、系统及方法

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101350621A (zh) * 2007-07-20 2009-01-21 比亚迪股份有限公司 一种模拟数字转换器
CN102237874A (zh) * 2010-04-27 2011-11-09 原相科技股份有限公司 模拟至数字转换器及其相关的校准比较器
CN102594348A (zh) * 2011-01-10 2012-07-18 英特尔移动通信有限公司 数字模拟转换器中用于校准电容补偿的校准电路和方法
CN102843136A (zh) * 2012-09-15 2012-12-26 复旦大学 一种高速高精度大范围低功耗动态比较器失调校正方法
CN103067018A (zh) * 2012-12-18 2013-04-24 天津大学 一种量化范围可调的12位分段电容数模转换器电路
CN103078644A (zh) * 2012-12-31 2013-05-01 东南大学 时间数字转换器
CN103257569A (zh) * 2013-05-23 2013-08-21 龙芯中科技术有限公司 时间测量电路、方法和系统
CN103532548A (zh) * 2012-07-04 2014-01-22 三星电机株式会社 模拟-数字信号转换方法及其装置
CN203608184U (zh) * 2013-10-22 2014-05-21 天津大学 基于循环时间数字转换器的时域adc
CN105991135A (zh) * 2015-03-16 2016-10-05 株式会社东芝 放大电路及管线型模拟/数字变换电路
WO2017096503A1 (zh) * 2015-12-07 2017-06-15 中国科学院微电子研究所 具有延迟偏差检测和校准功能的数模转换器
CN110011664A (zh) * 2018-01-05 2019-07-12 三星电子株式会社 用于对锁相环进行快速收敛的增益校准的电子电路及方法
CN110174834A (zh) * 2019-05-31 2019-08-27 复旦大学 低功耗时间数字转换器
CN110325926A (zh) * 2017-03-17 2019-10-11 英特尔公司 时间至数字转换器
CN111740741A (zh) * 2020-07-23 2020-10-02 杭州城芯科技有限公司 一种流水线型adc电容失配校准电路及方法
CN112583406A (zh) * 2019-09-30 2021-03-30 瑞昱半导体股份有限公司 模拟数字转换器装置与模拟数字转换器电路系统
CN112953516A (zh) * 2021-01-27 2021-06-11 浙江大学 一种低功耗小数分频锁相环电路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9531394B1 (en) * 2015-06-22 2016-12-27 Silicon Laboratories Inc. Calibration of digital-to-time converter

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101350621A (zh) * 2007-07-20 2009-01-21 比亚迪股份有限公司 一种模拟数字转换器
CN102237874A (zh) * 2010-04-27 2011-11-09 原相科技股份有限公司 模拟至数字转换器及其相关的校准比较器
CN102594348A (zh) * 2011-01-10 2012-07-18 英特尔移动通信有限公司 数字模拟转换器中用于校准电容补偿的校准电路和方法
CN103532548A (zh) * 2012-07-04 2014-01-22 三星电机株式会社 模拟-数字信号转换方法及其装置
CN102843136A (zh) * 2012-09-15 2012-12-26 复旦大学 一种高速高精度大范围低功耗动态比较器失调校正方法
CN103067018A (zh) * 2012-12-18 2013-04-24 天津大学 一种量化范围可调的12位分段电容数模转换器电路
CN103078644A (zh) * 2012-12-31 2013-05-01 东南大学 时间数字转换器
CN103257569A (zh) * 2013-05-23 2013-08-21 龙芯中科技术有限公司 时间测量电路、方法和系统
CN203608184U (zh) * 2013-10-22 2014-05-21 天津大学 基于循环时间数字转换器的时域adc
CN105991135A (zh) * 2015-03-16 2016-10-05 株式会社东芝 放大电路及管线型模拟/数字变换电路
WO2017096503A1 (zh) * 2015-12-07 2017-06-15 中国科学院微电子研究所 具有延迟偏差检测和校准功能的数模转换器
CN110325926A (zh) * 2017-03-17 2019-10-11 英特尔公司 时间至数字转换器
CN110011664A (zh) * 2018-01-05 2019-07-12 三星电子株式会社 用于对锁相环进行快速收敛的增益校准的电子电路及方法
CN110174834A (zh) * 2019-05-31 2019-08-27 复旦大学 低功耗时间数字转换器
CN112583406A (zh) * 2019-09-30 2021-03-30 瑞昱半导体股份有限公司 模拟数字转换器装置与模拟数字转换器电路系统
CN111740741A (zh) * 2020-07-23 2020-10-02 杭州城芯科技有限公司 一种流水线型adc电容失配校准电路及方法
CN112953516A (zh) * 2021-01-27 2021-06-11 浙江大学 一种低功耗小数分频锁相环电路

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
An analog background calibration technique for time-interleaved analog-to-digital converters;K.C. Dyer; Daihong Fu; S.H. Lewis; P.J. Hurst;《IEEE Journal of Solid-State Circuits》;19981231;第33卷(第12期);1912-1919 *
Daihong Fu ; S.H. Lewis ; P.J. Hurst.《2012 IEEE International Solid-State Circuits Conference》.2012, *
Sha Xia ; Kofi Makinwa ; Stoyan Nihtianov.K.C. Dyer *
一种0.18μm数字工艺的12bit100MS/s流水线型ADC设计;栗成智; 瞿小峰; 隋文泉;《固体电子学研究与进展》;20101225;第30卷(第4期);591-595 *
一种16位1GS/s电流舵型DAC的设计;杨扬; 李福乐; 张春;《微电子学》;20140620;第44卷(第3期);277-280 *

Also Published As

Publication number Publication date
CN113552793A (zh) 2021-10-26

Similar Documents

Publication Publication Date Title
CN107807511B (zh) 校正设备和方法、校正设备制造方法和集成电路构造方法
Sahoo et al. A 12-bit 200-mhz cmos adc
US7095345B2 (en) Hybrid tuning circuit for continuous-time sigma-delta analog-to-digital converter
US8171335B2 (en) Clock timing calibration circuit and clock timing calibration method for calibrating phase difference between different clock signals and related analog-to-digital conversion system using the same
US9013339B2 (en) Track and hold architecture with tunable bandwidth
WO2013017696A1 (en) High accuracy rc calibration circuit
CN111030630B (zh) 一种利用开关电容校准片上rc时间常数的电路和方法
CN110908270B (zh) 一种恒定斜率数字时间转换器及其控制方法
US10735021B2 (en) Correction of mismatch errors in a multi-bit delta-sigma modulator
CN113552793B (zh) 一种自校准的高精度数字时间转换电路
EP2659591A1 (en) Calibration of time constants in a continuous-time delta-sigma converter
US20090074120A1 (en) Auto-calibration for a filter
CN111030698A (zh) 具有离散增益之电压时间转换器
Verma et al. A design of 44.1 fJ/conv-step 12-bit 80 ms/s time interleaved hybrid type SAR ADC with redundancy capacitor and on-chip time-skew calibration
US8552895B2 (en) Sigma-delta modulator for reducing power consumption and suitable for high-speed operations
Wu et al. A split-capacitor vcm-based capacitor-switching scheme for low-power SAR ADCs
Wu et al. A 960 μW 10-bit 70-MS/s SAR ADC with an energy-efficient capacitor-switching scheme
US20140240022A1 (en) Charge measurement
Liao et al. A single-channel 1.75 GS/s, 6-bit flash-assisted SAR ADC with self-adaptive timer and on-chip offset calibration
Ni et al. A 13-bit 312.5-MS/s pipelined SAR ADC with open-loop integrator-based residue amplifier and gain-stabilized integration time generation
Ouyang et al. A high resolution Time-to-Digital Converter (TDC) based on self-calibrated Digital-to-Time Converter (DTC)
Chen et al. An On-Chip Self-Characterization of a Digital-to-Time Converter by Embedding it in a First-Order $\Delta\Sigma $ Loop
Wang et al. A Digital to Time Converter Assisted TA-TDC with High Resolution for Low Power ADPLL in 22nm CMOS
CN111025884A (zh) 两步式高速动态时间数字转换器
CN111181564A (zh) 一种sar型adc的增益误差的校准装置及其校准方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant