TWI587637B - Amplifier circuit and pipeline analog / digital conversion circuit - Google Patents

Amplifier circuit and pipeline analog / digital conversion circuit Download PDF

Info

Publication number
TWI587637B
TWI587637B TW105105179A TW105105179A TWI587637B TW I587637 B TWI587637 B TW I587637B TW 105105179 A TW105105179 A TW 105105179A TW 105105179 A TW105105179 A TW 105105179A TW I587637 B TWI587637 B TW I587637B
Authority
TW
Taiwan
Prior art keywords
signal
time
voltage
terminal
circuit
Prior art date
Application number
TW105105179A
Other languages
English (en)
Other versions
TW201635717A (zh
Inventor
Hirotomo Ishii
Daisuke Kurose
Tomohiko Sugimoto
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201635717A publication Critical patent/TW201635717A/zh
Application granted granted Critical
Publication of TWI587637B publication Critical patent/TWI587637B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M1/1057—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values
    • H03M1/1061—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values using digitally programmable trimming circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0222—Continuous control by using a signal derived from the input signal
    • H03F1/0227—Continuous control by using a signal derived from the input signal using supply converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
    • H03M1/164—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Amplifiers (AREA)

Description

放大電路及管線型類比/數位變換電路
[相關申請]
本案享有以日本專利申請2015-51632號(申請日：2015年3月16日)為基礎申請之優先權。本案藉由參照該基礎申請而包含基礎申請之全部內容。
本發明之實施形態主要係關於一種放大電路及管線型類比/數位變換電路。
先前，放大電路典型為使用放大器來實現。近年來，提出有一種採用電荷泵電路及比較器來代替放大器之離散時間型放大電路。該離散時間型之放大電路之耗電較使用放大器之放大電路小。
然而，先前之離散時間型之放大電路中，於放大動作開始時點有輸入之電壓與輸出之電壓之間產生時間差(亦稱為失配)之情形。因此，難以提高該放大電路之精度(分解能)。另一方面，先前之其他離散時間型之放大電路於輸入輸出間插入有開關，因此雖有上述失配得到改善之可能性，但相應地，會產生輸入輸出間之隔離性下降及該開關之非線性失真。因此，亦難以提高該放大電路之精度。
本發明之實施形態提供一種耗電低且精度高之放大電路及管線型類比/數位變換電路。
實施形態之放大電路具備：第1變換器，其藉由對輸入信號進行 電壓/時間變換而產生時間信號；第2變換器，其藉由對上述時間信號進行時間/電壓變換而產生輸出信號；及校正電路，其藉由比較上述時間信號及參照信號而輸出控制信號；且上述第1變換器基於上述控制信號而產生上述時間信號。
1‧‧‧放大電路
10‧‧‧開關
100‧‧‧電壓/時間變換器
100n‧‧‧電壓/時間變換器
100p‧‧‧電壓/時間變換器
110‧‧‧第1採樣電路
111‧‧‧開關
112‧‧‧採樣電容
113‧‧‧電壓源
114‧‧‧開關
120‧‧‧第2採樣電路
120-1‧‧‧第2採樣電路
120-N‧‧‧第2採樣電路
121‧‧‧開關
122‧‧‧採樣電容
123‧‧‧電壓源
124‧‧‧開關
130‧‧‧底板採樣器
131‧‧‧開關
132‧‧‧電壓源
140‧‧‧檢測器
141‧‧‧比較器
142‧‧‧電壓源
150‧‧‧信號產生器
151‧‧‧可變電流源
151a‧‧‧輔助電流源
151a1‧‧‧反相器
151a2‧‧‧電晶體
151a3‧‧‧電晶體
151a4‧‧‧電晶體
200‧‧‧時間/電壓變換器
200n‧‧‧時間/電壓變換器
200p‧‧‧時間/電壓變換器
210‧‧‧信號產生器
211‧‧‧可變電流源
220‧‧‧第3採樣電路
221‧‧‧電壓源
222‧‧‧電壓源
223‧‧‧採樣電容
224‧‧‧開關
225‧‧‧開關
230‧‧‧底板採樣器
231‧‧‧電壓源
232‧‧‧開關
300‧‧‧校正電路
300a‧‧‧校正電路
310‧‧‧相位比較器
311‧‧‧觸發器(D-FF)
320‧‧‧計數器
330‧‧‧控制電路
340‧‧‧控制電路
400‧‧‧OR電路
500‧‧‧管線平台
500-N-1~500-N+1‧‧‧管線平台
600‧‧‧邏輯電路
610‧‧‧類比/數位變換電路
620‧‧‧數位/類比變換電路
630‧‧‧減算部
700‧‧‧時間放大器
700a‧‧‧時間放大器
700b‧‧‧時間放大器
700-1，‧‧‧，700-K‧‧‧時間放大器
710-1‧‧‧信號產生器
710a‧‧‧信號產生器
711a‧‧‧電流源
720‧‧‧第4採樣電路
720-1‧‧‧第4採樣電路
721‧‧‧電壓源
722‧‧‧採樣電容
723‧‧‧開關
730-1‧‧‧信號產生器
730a‧‧‧信號產生器
731a‧‧‧電流源
740‧‧‧第5採樣電路
740-1‧‧‧第5採樣電路
741‧‧‧電壓源
742‧‧‧採樣電容
743‧‧‧開關
744‧‧‧開關
745‧‧‧電壓源
750-1‧‧‧底板採樣器
750a‧‧‧底板採樣器
751a‧‧‧電壓源
752a‧‧‧開關
760‧‧‧檢測器
760-1‧‧‧檢測器
761‧‧‧電壓源
762‧‧‧比較器
762c‧‧‧開關
763c‧‧‧開關
764c‧‧‧開關
770‧‧‧信號產生器
770-1‧‧‧信號產生器
771c‧‧‧輸入端子
772c‧‧‧輸出端子
773c‧‧‧控制端子
774c‧‧‧CMOS開關
775c‧‧‧反相器
776c‧‧‧NMOS電晶體
801‧‧‧電流輸出端子
802‧‧‧第1偏壓端子
803‧‧‧第2偏壓端子
804‧‧‧控制端子
805‧‧‧電晶體
806‧‧‧電晶體
807‧‧‧電晶體
810‧‧‧可變電流源
821‧‧‧差分單相放大電路
822-1~822-L‧‧‧反相器
900‧‧‧第1類比/數位變換部
901‧‧‧子ADC
902‧‧‧子DAC
910‧‧‧第2類比/數位變換部
911‧‧‧時間/電壓變換器
912‧‧‧子ADC
913‧‧‧子DAC
920‧‧‧後端ADC
930‧‧‧編碼器
1010‧‧‧第2類比/數位變換部
1012‧‧‧子DAC
1020‧‧‧時間/數位變換器
1160‧‧‧檢測器
1161‧‧‧電壓源
1162‧‧‧比較器
1170‧‧‧SAR邏輯
1200‧‧‧電壓/時間變換器
1240‧‧‧檢測器
1241‧‧‧比較器
1242‧‧‧電壓源
圖1係例示第1實施形態之放大電路之方塊圖。
圖2係例示圖1之電壓/時間變換器之電路圖。
圖3係例示圖2之可變電流源之電路圖。
圖4係例示將圖2之電壓/時間變換器之動作區分後之各階段之各種信號之變化之時序圖。
圖5係用於說明採樣階段之圖2之電壓/時間變換器之動作之電路圖。
圖6係用於說明復位階段之圖2之電壓/時間變換器之動作之電路圖。
圖7係用於說明變換階段之圖2之電壓/時間變換器之動作之電路圖。
圖8係表示圖2之電壓/時間變換器之變化例之電路圖。
圖9係例示圖1之時間/電壓變換器之電路圖。
圖10係例示將圖9之時間/電壓變換器之動作區分後之各階段之各種信號之變化之時序圖。
圖11係例示第1實施形態之放大電路之校正電路之方塊圖。
圖12係表示圖11之校正電路之校正量調整動作之時序圖。
圖13係例示第1實施形態之變化例之放大電路之方塊圖。
圖14係例示將圖13之電壓/時間變換器之動作區分後之各階段之各種信號之變化之時序圖。
圖15係例示第2實施形態之管線型類比/數位變換電路之方塊圖。
圖16(a)~(d)係表示顯示管線型類比/數位變換電路之動作之波形之圖。
圖17係例示第2實施形態之放大電路之校正電路之方塊圖。
圖18係表示圖17之校正電路之校正量調整動作之圖。
圖19係例示第3實施形態之放大電路之方塊圖。
圖20係例示第3實施形態之放大電路所含之時間放大器之電路圖。
圖21係例示將圖20之時間放大器之動作區分後之各階段之各種信號之變化之時序圖。
圖22係表示圖20之時間放大器之變化例之電路圖。
圖23係藉由第3實施形態之放大電路而進行之管線處理之說明圖。
圖24係例示第4實施形態之放大電路所含之電流源之電路圖。
圖25係例示第5實施形態之放大電路所含之比較器之電路圖。
圖26係例示第6實施形態之放大電路所含之時間放大器之電路圖。
圖27係例示第7實施形態之放大電路所含之時間放大器之電路圖。
圖28係例示第8實施形態之放大電路所含之時間放大器之電路圖。
圖29係例示圖28之檢測器之電路圖。
圖30係例示圖29之開關之電路圖。
圖31係例示第9實施形態之類比/數位變換電路之方塊圖。
圖32係表示圖31之類比/數位變換電路之變化例之方塊圖。
圖33係例示第10實施形態之電壓/時間變換器之方塊圖。
圖34係例示第10實施形態之電壓/時間變換器之電路圖。
圖35係例示將圖34之電壓/時間變換器之動作區分後之各階段之各種信號之變化之時序圖。
圖36係例示第11實施形態之電壓/時間變換器之電路圖。
以下，參照圖式對實施形態之詳細內容進行說明。於該說明時，於所有圖式中對共通之部分附加共通之參照符號。
以下，為了使說明具體化而表示了各種電流源，但該等電流源產生之定電流信號具有之電流方向亦可適當地變更。具體而言，各電流源亦可產生不用來使採樣電容充電而使其放電之定電流信號。又，以下說明中表示之各種電路能夠變更為差分構成。於變更成差分構成之情形時，各電流源會被置換成電流源對。並且，各電流源對產生之定電流信號具有之電流方向可彼此相同亦可彼此相反。
於以下之各實施形態中，說明之放大電路係藉由將輸入電壓變換成時間信號，並將該時間信號變換成電壓信號，而使輸入電壓放大。
(第1實施形態)
於第1實施形態中，對於進行正常之放大動作前之校準期間預先進行電流源之電流值校正之放大電路進行說明。
<1>構成
<1-1>放大電路之概要
如圖1所示，第1實施形態之放大電路1包含開關10、電壓/時間變換器100、時間/電壓變換器200、及校正電路300。該放大電路1藉由將輸入電壓(VIN)放大而獲得輸出電壓(VOUT)。
<1-2>電壓/時間變換器之概要
首先，對電壓/時間變換器100之概要進行說明。電壓/時間變換器100藉由對輸入信號進行電壓/時間變換而產生時間信號。時間信號 表示依存於輸入信號之電壓(VIN)之時間長(時間資訊)。時間信號為例如具有與輸入電壓(VIN)成比例變化之脈寬之矩形波信號。電壓/時間變換器100將時間信號輸出至時間/電壓變換器200。
圖1之電壓/時間變換器100包含第1採樣電路110、第2採樣電路120、底板採樣器130、檢測器140、及信號產生器150。
第1採樣電路110具有第1端子、第2端子及第3端子且包含圖1中未圖示之採樣電容。第1採樣電路110之第1端子共通連接於開關10之一端、電壓/時間變換器100之輸入端子及第2採樣電路120之第1端子。 第1端子施加有輸入電壓(VIN)。第1採樣電路110之第2端子共通連接於第2採樣電路120之第2端子、底板採樣器130之第1端子及檢測器140之輸入端子。第1採樣電路110之第3端子連接於信號產生器150之輸出端子。
第1採樣電路110於後述採樣階段(SAMPLE)，藉由對採樣電容之第1端子施加輸入電壓(VIN)而對該輸入電壓(VIN)進行採樣。另一方面，採樣電容之第2端子之電壓係藉由底板採樣器130而固定。
第1採樣電路110於採樣階段之後之復位階段(RESET)，使用後述復位電壓對採樣電容之第1端子之電壓進行復位。另一方面，如下所述，底板採樣器130不提供電流路徑。結果，第1採樣電路110之第2端子之電壓係由採樣階段採樣之輸入電壓(VIN)而規定。
於復位階段之後之變換階段(CONVERT)之至少一部分，採樣電容之第1端子自信號產生器150被供給有電信號(例如可變電流信號)。如下所述，信號產生器150遍及檢測器140之輸入端子之電壓滿足第1條件之第1期間持續產生電信號。並且，採樣電容遍及第1期間持續被充電或放電。結果，檢測器140之輸入端子之電壓持續上升或下降，最終滿足上述第1條件。再者，第1採樣電路110於後述校準期間經由開關10而輸入有輸入電壓(VCAL)。
第2採樣電路120具有第1端子及第2端子且包含圖1中未圖示之採樣電容。第2採樣電路120之第1端子共通連接於電壓/時間變換器100之輸入端子及第1採樣電路110之第1端子。第1端子被施加有輸入電壓(VIN)。第2採樣電路120之第2端子共通連接於第1採樣電路110之第2端子、底板採樣器130之第1端子及檢測器140之輸入端子。
第2採樣電路120於採樣階段藉由對採樣電容之第1端子施加輸入電壓(VIN)，而對該輸入電壓(VIN)進行採樣。另一方面，採樣電容之第2端子之電壓係藉由底板採樣器130而固定。
第2採樣電路120於復位階段使用後述調整用電壓將採樣電容之第1端子之電壓固定。另一方面，底板採樣器130不提供電流路徑。結果，第2採樣電路120之第2端子之電壓係藉由採樣階段採樣之輸入電壓(VIN)而規定。
第2採樣電路120於復位階段之後之變換階段亦持續將採樣電容之第1端子之電壓固定。結果，第2採樣電路120提供用於信號產生器150產生之電信號之電流路徑。藉由使該電信號通過上述電流路徑流動，採樣電容被充電或放電。因此，採樣電容之第2端子之電壓持續上升或下降，結果，檢測器140之輸入端子之電壓最終滿足上述第1條件。再者，第2採樣電路120於後述校準期間經由開關10而輸入有輸入電壓(VCAL)。
底板採樣器130具有第1端子。底板採樣器130之第1端子共通連接於第1採樣電路110之第2端子、第2採樣電路120之第2端子及檢測器140之輸入端子。
底板採樣器130於採樣階段其第1端子連接有產生特定之中間電壓之電壓源(圖1中未圖示)。該電壓源將第1採樣電路110所含之採樣電容之第2端子及第2採樣電路120所含之採樣電容之第2端子之電壓固定。
底板採樣器130於復位階段及變換階段其第1端子不連接上述電壓源。進而，理想為，底板採樣器130於復位階段及變換階段不提供電流路徑。
檢測器140具有輸入端子及輸出端子。檢測器140之輸入端子共通連接於第1採樣電路110之第2端子、第2採樣電路120之第2端子及底板採樣器130之第1端子。檢測器140之輸出端子連接於信號產生器150之控制端子及時間/電壓變換器200之輸入端子。
於變換階段，檢測器140檢測其輸入端子之電壓是否滿足第1條件。並且，檢測器140產生表示其輸入端子之電壓滿足第1條件之第1期間之時間長之時間信號。例如，時間信號可為遍及第1期間為“H(high)”位準且遍及其他期間為“L(low)”位準之數位信號。檢測器140將時間信號輸出至信號產生器150及時間/電壓變換器200。再者，檢測器140於採樣階段及復位階段停止動作。
信號產生器150為可變電流源，且具有控制端子及輸出端子。信號產生器150之控制端子連接於檢測器140之輸出端子。信號產生器150之輸出端子連接於第1採樣電路110之第3端子。
信號產生器150自檢測器140被輸入有時間信號(DOUT)，自校正電路300被輸入有數位控制信號(DCNT[X：0])(X為0以上之整數)。信號產生器150基於時間信號(DOUT)及控制信號(DCNT[X：0])產生電信號，並將該電信號供給至第1採樣電路110。信號產生器150產生之電信號越大，時間信號(DOUT)中之時間長(TDOUT)變得越短。
<1-3>時間/電壓變換器之概要
其次，對時間/電壓變換器200之概要進行說明。時間/電壓變換器200自電壓/時間變換器100被輸入有時間信號(DIN)。時間/電壓變換器200藉由對時間信號(DIN)進行時間/電壓變換而產生輸出信號。輸出信號之電壓(VOUT)依存於時間信號所示之時間長。再者，時間信號 (DIN)及時間信號(DOUT)為相同信號。時間信號(DOUT)係自電壓/時間變換器100而言之時間信號之表述，時間信號(DIN)係自時間/電壓變換器200而言之時間信號之表述。又，時間長(TDOUT)係自電壓/時間變換器100而言之時間長之表述，時間長(TDIN)係自時間/電壓變換器200而言之時間長之表述。進而，圖1之時間/電壓變換器200亦可置換成其他周知之時間/電壓變換器。
圖1之時間/電壓變換器200包含信號產生器210、第3採樣電路220、及底板採樣器230。
信號產生器210為可變電流源，且具有控制端子及輸出端子。信號產生器210之控制端子連接於電壓/時間變換器100之輸出端子。信號產生器210之輸出端子連接於第3採樣電路220之第1端子。
信號產生器210自電壓/時間變換器100被輸入有時間信號(DIN)，自校正電路300被輸入有控制信號(DCNT[X：0])。信號產生器210基於時間信號(DIN)及控制信號(DCNT[X：0])而產生電信號，並將該電信號供給至第3採樣電路220。信號產生器210亦可與信號產生器150相同或相似。
第3採樣電路220具有第1端子及第2端子且包含圖1中未圖示之採樣電容。第3採樣電路220之第1端子連接於信號產生器210之輸出端子。第3採樣電路220之第2端子連接於底板採樣器230之第1端子及時間/電壓變換器200之輸出端子。
第3採樣電路220於後述復位階段(RESET)使用例如上述復位電壓對採樣電容之第1端子進行復位。另一方面，採樣電容之第2端子之電壓被底板採樣器230固定。具體而言，第3採樣電路220使採樣電容之第1端子之電壓復位成與電壓/時間變換器100之復位階段之第1採樣電路110內部之採樣電容之第1端子之電壓大體一致。進而，第3採樣電路220將採樣電容之第2端子之電壓固定成與電壓/時間變換器100之採 樣階段之第1採樣電路110內部之採樣電容之第2端子之電壓大體一致。
於復位階段後之採樣階段(SAMPLE)之至少一部分，採樣電容之第1端子自信號產生器210被供給有電信號(例如可變電流信號)。另一方面，於採樣階段，採樣電容之第2端子之電壓繼續被底板採樣器230固定。時間/電壓變換器200之採樣階段在時間上與電壓/時間變換器100之變換階段一致。即，信號產生器210與信號產生器150同樣地遍及上述第1期間而持續產生電信號。並且，採樣電容遍及第1期間而持續被充電或放電。因此，採樣電容之第1端子之電壓持續上升或下降。
於採樣階段後之保持階段(HOLD)，採樣電容之第1端子之電壓被產生例如上述中間電壓之電壓源(圖1中未圖示)固定。另一方面，如下所述，底板採樣器230不提供電流路徑。結果，第3採樣電路220之第2端子之電壓(即，時間/電壓變換器200之輸出電壓(VOUT))被保持為依存於上述採樣階段之結束時之採樣電容之第1端子之電壓之值。
底板採樣器230具有第1端子。底板採樣器230之第1端子連接於第3採樣電路220之第2端子及時間/電壓變換器200之輸出端子。底板採樣器230亦可與底板採樣器130相同或相似。
底板採樣器230於復位階段及採樣階段，其第1端子連接有產生上述中間電壓之電壓源(圖1中未圖示)。該電壓源將第3採樣電路220所含之採樣電容之第2端子之電壓固定。
底板採樣器230於保持階段其第1端子不連接上述電壓源。進而，理想為，底板採樣器230於保持階段不提供電流路徑。
<1-4>校正電路之概要
放大電路1基於例如時鐘信號而進行放大動作。因此，放大電路1必須於放大允許時間(時間長(TAMP))內，結束輸入信號之放大動作。 因此，校正電路300將相當於輸入信號之最大值之時間長(TDIN)(依存於輸入信號之振幅之時間資訊)與放大允許時間長(TAMP)進行比較，以相當於輸入信號之最大值之時間長(TDIN)與放大允許時間長(TAMP)大體相同之方式，向信號產生器150及210供給數位控制信號(DCNT[X：0])。信號產生器150根據數位控制信號(DCNT[X：0])而產生時間信號(DIN)。
校正電路300自電壓/時間變換器100輸入有時間信號(DIN)。校正電路300基於時間信號(DIN)及自放大電路1之外部提供之參照信號(例如時鐘信號)PHI_REF，而產生控制信號(DCNT[X：0])。
如上所述，關於校正電路300之動作相關之詳細說明將於下文進行敍述。
<1-5>電壓/時間變換器之具體構成
使用圖2對電壓/時間變換器之具體構成進行說明。於本實施形態中，可採用例如圖2所示之電壓/時間變換器100。圖2之電壓/時間變換器100包含第1採樣電路110、第2採樣電路120、底板採樣器130、檢測器140、及信號產生器150。
第1採樣電路110包含開關111、採樣電容112、電壓源113、及開關114。
開關111插入於第1採樣電路110之第1端子與採樣電容112之第1端子之間。開關111依照第1開關控制信號(1)使第1採樣電路110之第1端子與採樣電容112之第1端子之間短路或者開放。具體而言，開關111在電壓/時間變換器100之採樣階段，使第1採樣電路110之第1端子與採樣電容112之第1端子之間短路。另一方面，開關111在電壓/時間變換器100之復位階段及變換階段，使第1採樣電路110之第1端子與採樣電容112之第1端子之間開放。
採樣電容112具有第1端子及第2端子。採樣電容112之第1端子共 通連接於第1採樣電路110之第3端子、開關111、及開關114。採樣電容112之第2端子連接於第1採樣電路110之第2端子。設採樣電容112之電容=C1。
電壓源113具有正極端子及負極端子。電壓源113之正極端子連接於開關114。電壓源113之負極端子接地。電壓源113產生復位電壓(VRES)。
開關114插入於採樣電容112之第1端子與電壓源113之正極端子之間。開關114依照第2開關控制信號(2)，使採樣電容112之第1端子與電壓源113之正極端子之間短路或者開放。具體而言，開關114在電壓/時間變換器100之復位階段，使採樣電容112之第1端子與電壓源113之正極端子之間短路。另一方面，開關114在電壓/時間變換器100之採樣階段及變換階段，使採樣電容112之第1端子與電壓源113之正極端子之間開放。
第2採樣電路120包含開關121、採樣電容122、電壓源123、及開關124。
開關121插入於第2採樣電路120之第1端子與採樣電容122之第1端子之間。開關121依照第1開關控制信號(1)，使第2採樣電路120之第1端子與採樣電容122之第1端子之間短路或者開放。具體而言，開關121在電壓/時間變換器100之採樣階段使第2採樣電路120之第1端子與採樣電容122之第1端子之間短路。另一方面，開關121在電壓/時間變換器100之復位階段及變換階段使第2採樣電路120之第1端子與採樣電容122之第1端子之間開放。
採樣電容122具有第1端子及第2端子。採樣電容122之第1端子共通連接於開關121及開關124。採樣電容122之第2端子連接於第2採樣電路120之第2端子。設採樣電容122之電容=C1。
電壓源123具有正極端子及負極端子。電壓源123之正極端子連 接於開關124。電壓源123之負極端子接地。電壓源123產生調整用電壓(VDAC)。該電壓(VDAC)亦可被圖1中未圖示之控制信號控制。
開關124插入於採樣電容122之第1端子與電壓源123之正極端子之間。開關124依照第3開關控制信號(3)，使採樣電容122之第1端子與電壓源123之正極端子之間短路或者開放。具體而言，開關124在電壓/時間變換器100之復位階段及變換階段使採樣電容122之第1端子與電壓源123之正極端子之間短路。另一方面，開關124在電壓/時間變換器100之採樣階段使採樣電容122之第1端子與電壓源123之正極端子之間開放。
底板採樣器130包含開關131及電壓源132。
開關131插入於底板採樣器130之第1端子與電壓源132之正極端子之間。開關131依照第1開關控制信號(1)，使底板採樣器130之第1端子與電壓源132之正極端子之間短路或者開放。具體而言，開關131在電壓/時間變換器100之採樣階段使底板採樣器130之第1端子與電壓源132之正極端子之間短路。另一方面，開關131在電壓/時間變換器100之復位階段及變換階段使底板採樣器130之第1端子與電壓源132之正極端子之間開放。
電壓源132具有正極端子及負極端子。電壓源132之正極端子連接於開關131。電壓源132之負極端子接地。電壓源132產生中間電壓(VCM)。中間電壓(VCM)在例如電壓/時間變換器100為差分構成之情形時亦可設計成與同相電壓一致。
檢測器140包含比較器141及電壓源142。
比較器141包含第1輸入端子、第2輸入端子及輸出端子。比較器141之第1輸入端子連接於檢測器140之輸入端子。比較器141之第2輸入端子連接於電壓源142之正極端子。比較器141之輸出端子連接於檢測器140之輸出端子。
比較器141在電壓/時間變換器100之變換階段，將第1輸入端子之電壓與第2輸入端子之電壓進行比較。比較器141在電壓/時間變換器100之採樣階段及復位階段停止動作。
具體而言，於電壓/時間變換器100之變換階段，若第1輸入端子之電壓小於第2輸入端子之電壓，比較器141輸出“H”位準(電源電壓)之時間信號(DOUT)。另一方面，若第1輸入端子之電壓為第2輸入端子之電壓以上，比較器141輸出“L”位準(接地電壓)之時間信號(DOUT)。因此，根據圖2之例，上述第1條件相當於檢測器140之輸入端子之電壓小於後述比較基準電壓(VRC)。
電壓源142具有正極端子及負極端子。電壓源142之正極端子連接於比較器141之第2輸入端子。電壓源142之負極端子接地。電壓源142產生比較基準電壓(VRC)。
信號產生器150包含可變電流源151。可變電流源151包含第1端子、第2端子、第1控制端子、及第2控制端子。可變電流源151之第1端子接地。可變電流源151之第2端子連接於信號產生器150之輸出端子。可變電流源151之第1控制端子及第2控制端子連接於信號產生器150之控制端子。
可變電流源151經由第1控制端子而輸入有來自檢測器140之時間信號(DOUT)。可變電流源151經由第2控制端子而輸入有來自校正電路300之數位控制信號(DCNT[X：0])。若時間信號(DOUT)為“H”位準，可變電流源151便基於數位控制信號(DCNT[X：0])產生可變電流信號，並將該可變電流信號經由第2端子供給至第1採樣電路110。另一方面，若時間信號(DOUT)為“L”位準，可變電流源151便停止動作。由可變電流源151輸出之電流量(I151)係利用(X+1)位元之數位控制信號(DCNT[X：0])進行控制。
<1-6>可變電流源之具體構成
其次，使用圖3對可變電流源151之構成例進行說明。於本實施形態中，亦可採用圖3中例示之可變電流源151。圖3之可變電流源包含(X+1)個輔助電流源151a。各輔助電流源151a包含反相器151a1、電晶體151a2、電晶體151a3、及電晶體151a4。再者，於圖3中，電晶體151a2~151a4被描述為MOS電晶體，但亦可置換成其他種類之電晶體。
反相器151a1被輸入有(X+1)位元之數位控制信號(DCNT[X：0])中之特定之1位元數位信號。反相器151a1對輸入之1位元數位信號進行邏輯反轉後，輸入至電晶體151a4之閘極端子。
電晶體151a2具有連接於電源之源極端子、連接於電晶體151a3之源極端子及電晶體151a4之汲極端子之閘極端子、及連接於電流輸出端子之汲極端子。各輔助電流源151a遍及電晶體151a2為導通狀態之期間，經由電流輸出端子而輸出定電流信號。該定電流信號係由電晶體151a2之元件尺寸、及偏壓端子之電壓(VBIAS1)而決定。
電晶體151a3具有連接於偏壓端子之汲極端子、連接於反相器151a1之輸入端子之閘極端子、及連接於電晶體151a2之閘極端子之源極端子。電晶體151a3作為開關發揮功能。具體而言，遍及輸入至反相器151a1之1位元數位信號為“L”位準之期間，使偏壓端子與電晶體151a2之閘極端子之間短路。結果，電晶體151a2變成導通狀態。另一方面，遍及輸入至反相器151a1之1位元數位信號為“H”位準之期間，使偏壓端子與電晶體151a2之閘極端子之間開放。結果，電晶體151a2變成斷開狀態。
電晶體151a4具有連接於電源之源極端子、連接於反相器151a1之輸出端子之閘極端子、及連接於電晶體151a2之閘極端子之汲極端子。電晶體151a4作為開關發揮功能。具體而言，遍及自反相器151a1輸出之1位元數位信號為“L”位準之期間，使電源與電晶體151a2之 閘極端子之間短路。結果，電晶體151a2變成斷開狀態。另一方面，遍及自反相器151a1輸出之1位元數位信號為“H”位準之期間，使電源與電晶體151a2之閘極端子之間開放。結果，電晶體151a2變成導通狀態。
<1-7>電壓/時間變換器之動作
其次，使用圖4對電壓/時間變換器100之動作進行說明。如上所述，電壓/時間變換器100之基本動作係由採樣階段、復位階段及變換階段區分。並且，各種開關控制信號、時間信號及各種節點之電壓如圖4例示般進行變化。
<1-7-1>電壓/時間變換器之動作(採樣階段)
於採樣階段，第1開關控制信號(1)為“H”位準，第2開關控制信號(2)為“L”位準，第3開關控制信號(3)為“L”位準。進而，於採樣階段，檢測器140不動作。因此，於採樣階段，圖2之電壓/時間變換器100如圖5例示般動作。
即，於採樣階段，圖2之電壓/時間變換器100以該電壓/時間變換器100之輸入電壓(VIN)與中間電壓(VCM)之差電壓，對採樣電容112及採樣電容122進行充電。
<1-7-2>電壓/時間變換器之動作(復位階段)
於復位階段，第1開關控制信號(1)為“L”位準，第2開關控制信號(2)為“H”位準，第3開關控制信號(3)為“H”位準。進而，於復位階段，檢測器140不動作。因此，於復位階段，圖2之電壓/時間變換器100如圖6例示般動作。
即，於復位階段，圖2之電壓/時間變換器100使用復位電壓(VRES)對採樣電容112之第1端子之電壓進行復位，並使用調整用電壓(VDAC)將採樣電容122之第1端子之電壓固定。
於此，與檢測器140之輸入端子相同電位之節點(以下說明中稱為 節點A)之復位階段之電壓(VA_RES)能以如下方式導出。
於採樣階段結束時，採樣電容112及採樣電容122分別儲存C1‧(VIN-VCM)之電荷。根據電荷守恆原則，於採樣階段採樣電容112及採樣電容122儲存之電荷之總量(2C1‧(VIN-VCM))在復位階段不會變化。因此，下述式(1)成立。
於此，輸入電壓(VIN)包含直流成分及交流成分，若以交流成分設為VINAC、且與直流成分一致之方式設計中間電壓(VCM)，則下述式(2)成立。
<1-7-3>電壓/時間變換器之動作(變換階段)
於變換階段，第1開關控制信號(1)為“L”位準，第2開關控制信號(2)為“L”位準，第3開關控制信號(3)為“H”位準。進而，於變換階段，檢測器140執行動作。因此，於變換階段，圖2之電壓/時間變換器100如圖7例示般動作。
即，於變換階段，圖2之電壓/時間變換器100自電壓源113切斷採樣電容112之第1端子。比較器141檢測節點A之電壓(VA)是否未達比較基準電壓(VRC)，且遍及VA<VRC成立之第1期間，輸出“H”位準之時間信號(DOUT)。再者，上述復位電壓(VRES)、電壓(VDAC)及比較基準電壓(VRC)被設定成在變換階段開始時VA<VRC成立。可變電流源151遍及第1期間而向採樣電容112之第1端子供給可變電流信號。該可 變電流信號通過由採樣電容112、採樣電容122、開關124及電壓源123形成之電流路徑而流動。該可變電流信號對採樣電容112及採樣電容122進行充電，因此節點A之電壓(VA)與時間一同上升，最終(第1期間結束時)與比較基準電壓(VRC)一致。
自可變電流源151而言，採樣電容112及採樣電容122為串聯連接，與採樣電容112之第1端子相同電位之節點(以下之說明中稱為節點B)之電壓(VB)在變換階段開始時與VRES相等。因此，第1期間結束時之節點B之電壓(VB_CNV)能夠使用下述式(3)進行計算。
於式(3)中，TDOUT表示第1期間之時間長，I151表示由可變電流源151供給之可變電流信號具有之電流量。如上所述，I151係由數位控制信號(DCNT[X：0])控制。
並且，若考慮採樣電容112及採樣電容122之分壓，第1期間節點A之電壓(VA)之增量係與該第1期間節點B之電壓之增量之一半一致。又，變換階段開始時之節點A之電壓(VA)與VA_RES相等。因此，第1期間結束時之節點A之電壓(VA_CNV)能夠使用下述式(4)進行計算。
如上所述，於第1期間結束時，節點A之電壓(VA)與比較基準電壓(VRC)一致。因此，能夠使用下述式(5)及式(6)導出第1期間之時間長(TDOUT)。
根據式(6)可理解到，第1期間之時間長(TDOUT)與輸入電壓(VIN)之交流成分(VINAC)和直流成分之和成比例。即，時間信號(DOUT)表示依存於輸入電壓(VIN)之時間長(TDOUT)。
比例係數能夠藉由適當地設計I151及C1而設定成所需值。直流成分能夠藉由適當地設計VRC、VRES及VDAC而設定成所需值。
<1-8>電壓/時間變換器之其他構成例
進而，如圖8例示般，亦可藉由設置與圖2之第2採樣電路120相同或相似之N個(N為2以上之任意整數)第2採樣電路120-1，‧‧‧，120-N，而更細微地設定比例係數及直流成分。再者，第2採樣電路120-1，‧‧‧，120-N之各個所含之電壓源產生之調整用電壓(VDAC)亦可各不相同。
<1-9>時間/電壓變換器之具體構成
使用圖9對時間/電壓變換器之具體構成進行說明。於本實施形態中，亦可例如採用圖9所示之時間/電壓變換器200。圖9之時間/電壓變換器200包含信號產生器210、第3採樣電路220、及底板採樣器230。
信號產生器210包含可變電流源211。
可變電流源211包含第1端子、第2端子、第1控制端子、及第2控制端子。可變電流源211之第1端子接地。可變電流源211之第2端子連接於信號產生器210之輸出端子。可變電流源211之第1控制端子及第2控制端子連接於信號產生器210之控制端子。
可變電流源211經由第1控制端子而輸入有來自電壓/時間變換器100之時間信號(DIN)。可變電流源211經由第2控制端子而輸入有來自校正電路300之數位控制信號(DCNT[X：0])。若時間信號(DIN)為“H”位準，可變電流源211便基於數位控制信號(DCNT[X：0])產生可變電流信號，並將該可變電流信號經由第2端子供給至第3採樣電路220。另一方面，若時間信號(DIN)為“L”位準，可變電流源211便停止動作。
第3採樣電路220包含電壓源221、電壓源222、採樣電容223、開關224、及開關225。
電壓源221具有正極端子及負極端子。電壓源221之正極端子連接於開關225。電壓源221之負極端子接地。電壓源221產生中間電壓(VCM)。
電壓源222具有正極端子及負極端子。電壓源222之正極端子連接於開關224。電壓源222之負極端子接地。電壓源222產生復位電壓(VRES)。
採樣電容223具有第1端子及第2端子。採樣電容223之第1端子共通連接於第3採樣電路220之第1端子、開關224、及開關225。採樣電容223之第2端子連接於第3採樣電路220之第2端子。設採樣電容223之電容=C2。C2典型來說被設計成與C1之常數倍一致。該常數亦可為例如圖1之放大電路之增益(放大率)之倒數。例如，若增益為2倍，設定成C2=C1/2左右即可。
開關224插入於採樣電容223之第1端子與電壓源222之正極端子之間。開關224依照第2開關控制信號(2)，使採樣電容223之第1端子與電壓源222之正極端子之間短路或者開放。具體而言，開關224在時間/電壓變換器200之復位階段使採樣電容223之第1端子與電壓源222之正極端子之間短路。另一方面，開關224在時間/電壓變換器200之 採樣階段及保持階段使採樣電容223之第1端子與電壓源222之正極端子之間開放。
開關225插入於採樣電容223之第1端子與電壓源221之正極端子之間。開關225依照第1開關控制信號(1)，使採樣電容223之第1端子與電壓源221之正極端子之間短路或者開放。具體而言，開關225於時間/電壓變換器200之保持階段使採樣電容223之第1端子與電壓源221之正極端子之間短路。另一方面，開關225於時間/電壓變換器200之復位階段及採樣階段使採樣電容223之第1端子與電壓源221之正極端子之間開放。
底板採樣器230包含電壓源231及開關232。
電壓源231具有正極端子及負極端子。電壓源231之正極端子連接於開關232。電壓源231之負極端子接地。電壓源231產生中間電壓(VCM)。
開關232插入於底板採樣器230之第1端子與電壓源231之正極端子之間。開關232依照第3開關控制信號(3)，使底板採樣器230之第1端子與電壓源231之正極端子之間短路或者開放。具體而言，開關232在時間/電壓變換器200之復位階段及採樣階段使底板採樣器230之第1端子與電壓源231之正極端子之間短路。另一方面，開關232在時間/電壓變換器200之保持階段使底板採樣器230之第1端子與電壓源231之正極端子之間開放。
<1-10>時間/電壓變換器之動作
其次，使用圖10對時間/電壓變換器200之動作進行說明。如上所述，時間/電壓變換器200之基本動作係由復位階段、採樣階段及保持階段區分。並且，各種開關控制信號及時間信號係如圖10例示般進行變化。
<1-10-1>時間/電壓變換器之動作(復位階段)
於復位階段，第1開關控制信號(1)為“L”位準，第2開關控制信號(2)為“H”位準，第3開關控制信號(3)為“H”位準。時間/電壓變換器200之復位階段在時間上與電壓/時間變換器100之復位階段一致。
即，於復位階段，圖9之時間/電壓變換器200使用復位電壓(VRES)對採樣電容223之第1端子之電壓進行復位，並使用中間電壓(VCM)將採樣電容223之第2端子之電壓固定。
<1-10-2>時間/電壓變換器之動作(採樣階段)
於採樣階段，第1開關控制信號(1)為“L”位準，第2開關控制信號(2)為“L”位準，第3開關控制信號(3)為“H”位準。時間/電壓變換器200之採樣階段在時間上與電壓/時間變換器100之變換階段一致。
即，於採樣階段，圖9之時間/電壓變換器200自電壓源222切斷採樣電容223之第1端子。可變電流源211遍及上述第1期間而輸入有“H”位準之時間信號(DIN)，因此遍及該第1期間向第3採樣電路220供給可變電流信號。該可變電流信號通過由採樣電容223、開關232及電壓源231形成之電流路徑而流動。該可變電流信號對採樣電容223進行充電，所以採樣電容223之第1端子之電壓與時間一同上升。
與採樣電容223之第1端子相同電位之節點(以下之說明中稱為節點C)之電壓(VC)在採樣階段開始時與VRES相等。因此，第1期間結束時之節點C之電壓(VC_SMP)能夠使用下述式(7)進行計算。
於式(7)中，TDIN表示第1期間之長度，I211表示由可變電流源211 供給之可變電流信號具有之電流量。I211由數位控制信號(DCNT[X：0])控制。
<1-10-3>時間/電壓變換器之動作(保持階段)
於保持階段，第1開關控制信號(1)為“H”位準，第2開關控制信號(2)為“L”位準，第3開關控制信號(3)為“L”位準。時間/電壓變換器200之保持階段在時間上與電壓/時間變換器100之採樣階段一致。
於保持階段，圖9之時間/電壓變換器200使用中間電壓(VCM)將採樣電容223之第1端子之電壓固定，並自電壓源231切斷採樣電容223之第2端子。
於採樣階段結束時，採樣電容223儲存C2‧(VC_SMP-VCM)之電荷。根據電荷守恆原則，於採樣階段採樣電容223儲存之電荷之總量在保持階段不會發生變化。因此，關於時間/電壓變換器200之輸出電壓(VOUT)，下述式(8)成立。
式(8)之TDIN若假設與式(6)所示之TDOUT一致，式(8)能夠重寫成下述式(9)。
進而，若假設C2=C1/2、I211=I151，式(9)能夠重寫成下述式(10)。
VOUT=-2VINAC-2VRC+VDAC+2VCM (10)
進而，若假設VCM=VRC，式(10)能夠重寫成下述式(11)。
VOUT=-2VINAC+VDAC (11)
根據式(11)能夠理解到，輸出電壓(VOUT)等於將輸入電壓(VIN)之交流成分(VINAC)設為-2倍後加上調整用電壓(VDAC)所得之電壓。進而，若假設VDAC等於輸入電壓(VIN)之直流成分，根據以上之數值例，能夠於固定輸入電壓(VIN)之直流成分之狀態下將交流成分(VINAC)放大-2倍。
<1-11>校正電路之具體構成
使用圖11，對本實施形態之放大電路之校正電路進行說明。於本實施形態中，亦可例如採用圖11所示之校正電路300。圖11之校正電路300包含相位比較器310、計數器320、及控制電路330。
相位比較器310具備例如觸發器(D-FF)311。觸發器(D-FF)311於第1輸入端子輸入有時間信號(DIN)，於第2輸入端子反轉輸入有參照信號(PHI_REF)。並且，相位比較器310輸出信號(CMPOUT)作為時間信號(DIN)與參照信號(PHI_REF)之比較結果。具體而言，相位比較器310於參照信號(PHI_REF)下降之時點，時間信號(DIN)為“L”位準時，輸出“L”位準之信號(CMPOUT)。又，相位比較器310於參照信號(PHI_REF)下降之時點、時間信號(DIN)為“H”位準時，輸出“H”位準之信號(CMPOUT)。
計數器320係於啟用期間對數位控制信號(DCNT[X：0])進行遞增計數或遞減計數之可逆計數器。計數器320於第1輸入端子被輸入信號(CMPOUT)，於第2輸入端子被輸入參照信號(PHI_REF)。計數器320對應例如參照信號(PHI_REF)之時序而動作。計數器320基於信號 (CMPOUT)對初始值n(自然數)進行遞增計數或遞減計數，並對應參照信號(PHI_REF)之時序而輸出(X+1)位元之數位控制信號(DCNT[X：0])。
控制電路330負責校正電路300之動作。例如，控制電路330基於外部輸入信號而控制相位比較器310、及計數器320之動作。
再者，於圖11所示之例中，校正電路300具備控制電路330，但並非必須限定於此，校正電路300亦可由例如放大電路1之外部之控制電路控制。
又，相位比較器310具備例如觸發器(D-FF)311，但並非必須限定於此，只要構成為能夠比較時間信號(DIN)與參照信號(PHI_REF)，則可為任意構成。
又，計數器320對應例如參照信號(PHI_REF)之時序而動作，與其上升邊緣同步而進行遞增計數或遞減計數，但亦可對應其他信號之時序動作，遞增計數或遞減計數動作可與上述信號之上升邊緣同步亦可與下降邊緣同步。
<1-11>校正電路之校正量調整動作
其次，對本實施形態之放大電路之校正電路之校正量調整動作進行說明。校正電路300於正常動作前之校準期間進行校正量調整動作。校正量調整動作係指將信號產生器150及210之電流量調整成適當量之動作。校準係由例如未圖示之控制部等進行。該校準係於上述正常動作前進行之動作。進行校準之時序能夠任意地變更，可於具備放大電路1之裝置之電源剛接通後進行，亦可每隔特定時間進行。使用圖12對校準期間之校正電路300之校正量調整動作之具體例進行說明。
[時刻T1]
未圖示之控制部在進行校準時使放大電路1之開關10為導通狀 態，並代替電壓(VIN)而將電壓(VCAL)供給至電壓/時間變換器100。由此，電壓/時間變換器100產生基於電壓(VCAL)之時間信號(DIN)。例如，電壓(VCAL)係與假定輸入至放大電路1之電壓之中最大之電壓相當之電壓。未圖示之控制部在進行校準時經由控制電路330將校正電路300設為動作狀態。
於時刻T1，輸入至相位比較器310之時間信號(DIN)與參照信號(PHI_REF)自“L(Low)”位準上升至“H(high)”位準。計數器320將初始值“n”之數位控制信號(DCNT[X：0])至少供給至信號產生器150。由此，電壓/時間變換器100基於初始值“n”之數位控制信號(DCNT[X：0])而產生時間信號(DIN)。
[時刻T2]
於自時刻T1經過時間長(TDIN)後之時刻T2，時間信號(DIN)自“H”位準下降至“L”位準。該時間長(TDIN)係依存於數位控制信號(DCNT[X：0])=“n”之長度。
[時刻T3]
於自時刻T1經過時間長(TAMP)(TAMP>TDIN)後之時刻T3，參照信號(PHI_REF)自“H”位準下降至“L”位準。
相位比較器310於參照信號(PHI_REF)自“H”位準下降至“L”位準之時點，判定時間信號(DIN)為“H”位準還是“L”位準。相位比較器310於參照信號(PHI_REF)自“H”位準下降至“L”位準之時點，判定時間信號(DIN)為“L”位準之情形時，輸出“L”位準之信號(CMPOUT)。
[時刻T4]
於時刻T4，時間信號(DIN)與參照信號(PHI_REF)自“L”位準上升至“H”位準。
若參照信號(PHI_REF)自“L”位準上升至“H”位準，計數器 320基於信號(CMPOUT)進行遞增計數、或遞減計數。本例中，於參照信號(PHI_REF)自“L”位準上升至“H”位準之時點，信號(CMPOUT)為“L”位準。因此，計數器320將數位控制信號(DCNT[X：0])自初始值“n”遞減計數成“n-1”。計數器320將“n-1”之數位控制信號(DCNT[X：0])至少供給至信號產生器150。由此，電壓/時間變換器100基於“n-1”之數位控制信號(DCNT[X：0])而產生時間信號(DIN)。
[時刻T5]
於自時刻T4經過時間長(TDIN)後之時刻T5，時間信號(DIN)自“H”位準下降至“L”位準。該時間長(TDIN)係依存於數位控制信號(DCNT[X：0])=“n-1”之長度。
[時刻T6]
於自時刻T4經過時間長(TAMP)(TAMP>TDIN)後之時刻T6，參照信號(PHI_REF)自“H”位準下降至“L”位準。
相位比較器310於參照信號(PHI_REF)自“H”位準下降至“L”位準之時點，判定時間信號(DIN)為“L”位準，所以輸出“L”位準之信號(CMPOUT)。
[時刻T7]
於時刻T7，時間信號(DIN)與參照信號(PHI_REF)自“L”位準上升至“H”位準。
本例中，於參照信號(PHI_REF)自“L”位準上升至“H”位準之時點，信號(CMPOUT)為“L”位準。因此，計數器320將數位控制信號(DCNT[X：0])自“n-1”遞減計數成“n-2”。計數器320將“n-2”之數位控制信號(DCNT[X：0])至少供給至信號產生器150。由此，電壓/時間變換器100基於“n-2”之數位控制信號(DCNT[X：0])而產生時間信號(DIN)。
[時刻T8]
於自時刻T7經過時間長(TAMP)(TAMP<TDIN)後之時刻T8，參照信號(PHI_REF)自“H”位準下降至“L”位準。
相位比較器310於參照信號(PHI_REF)自“H”位準下降至“L”位準之時點，判定時間信號(DIN)為“H”位準之情形時，輸出“H”位準之信號(CMPOUT)。
[時刻T9]
於自時刻T7經過時間長(TDIN)後之時刻T9，時間信號(DIN)自“H”位準下降至“L(Low)”位準。該時間長(TDIN)係依存於數位控制信號(DCNT[X：0])=“n-2”之長度。
[時刻T10]
於時刻T10，時間信號(DIN)與參照信號(PHI_REF)自“L”位準上升至“H”位準。
本例中，於參照信號(PHI_REF)自“L”位準上升至“H”位準之時點，信號(CMPOUT)為“H”位準。因此，計數器320將數位控制信號(DCNT[X：0])自“n-2”遞增計數成“n-1”。計數器320將“n-1”之數位控制信號(DCNT[X：0])至少供給至信號產生器150。由此，電壓/時間變換器100基於“n-1”之數位控制信號(DCNT[X：0])而產生時間信號(DIN)。
[時刻T11]
於自時刻T10經過時間長(TDIN)後之時刻T11，時間信號(DIN)自“H”位準下降至“L”位準。
[時刻T12]
於自時刻T10經過時間長(TAMP)(TAMP>TDIN)後之時刻T12，參照信號(PHI_REF)自“H”位準下降至“L”位準。
相位比較器310於參照信號(PHI_REF)自“H”位準下降至“L” 位準之時點，判定時間信號(DIN)為“L”位準，所以輸出“L”位準之信號(CMPOUT)。
校正電路300於控制電路330結束相位比較器310及計數器320之動作之前，反覆進行上述動作。
這樣，藉由反覆進行時間長(TDIN)與時間長(TAMP)之比較，數位控制信號(DCNT[X：0])被收斂成期望之數位控制信號(DCNT[X：0])。
並且，例如控制電路330經過假定收斂成期望之數位控制信號(DCNT[X：0])之期間後，校正電路300導出數位控制信號(DCNT[X：0])之動作完成。這樣，校正電路300之校正量調整動作完成。並且，放大電路1使用導出之數位控制信號(DCNT[X：0])進行上述正常動作。
<1-13>作用效果
如以上說明之般，第1實施形態之放大電路針對輸入側之採樣電容及輸出側之採樣電容在同時期使用同一復位電壓進行復位，然後將輸入電壓放大。因此，根據該放大電路，放大動作開始時之輸入輸出間之電壓之失配得到緩解。又，該放大電路不具備使輸入輸出間短路之開關。因此，不會產生輸入輸出間之隔離性下降及該開關之非線性失真。因此，根據該放大電路，能夠減少耗電且提昇精度。
於本實施形態之放大電路1中，期望在放大動作允許之時間(例如時鐘)內完成放大動作。因此，於本實施形態之放大電路1中，將假定輸入至放大電路1之最大電壓之電壓(VCAL)變換成時間信號，以此時間信號在放大動作允許之時間內收斂之方式，控制信號產生器150及信號產生器210。然而，I151會根據數位控制信號(DCNT[X：0])而發生變化。結果，時間長(TDIN)之長度根據數位控制信號(DCNT[X：0])而改變。例如，若數位控制信號(DCNT[X：0])變大，則I151變大，時間長(TDIN)變短。又，例如若數位控制信號(DCNT[X：0])變小，則I151變小，時間長(TDIN)變長。
例如，於時間長(TDIN)小於時間長(TAMP)之情形時，意味著放大電路1能夠充分地放大輸入信號。然而，此種情形時，有I151不必要地變大，消耗不必要之電力之可能性。該情形時，計數器320減小數位控制信號(DCNT[X：0])。
又，例如在時間長(TDIN)大於時間長(TAMP)之情形時，意味著放大電路1無法充分地放大輸入信號。此種情形時，必須增大I151。該情形時，計數器320增大數位控制信號(DCNT[X：0])。
這樣，藉由反覆進行時間長(TDIN)與時間長(TAMP)之比較，數位控制信號(DCNT[X：0])被收斂成期望之數位控制信號(DCNT[X：0])。
由此，放大電路1使用導出之期望之數位控制信號(DCNT[X：0])進行正常動作。由此，一方面能保障放大電路1之放大性能，一方面能抑制不必要之電力消耗。
再者，導出之數位控制信號(DCNT[X：0])至少輸入至信號產生器150即可。然而，於期望信號產生器150與信號產生器210之放大率相同之情形時，亦可向信號產生器150與信號產生器210輸入導出之數位控制信號(DCNT[X：0])。又，控制電路330決定使利用校正電路300導出數位控制信號(DCNT[X：0])之動作結束之時序之方法可為任意方法。
又，根據上述實施形態，電壓/時間變換器100於數位控制信號(DCNT[X：0])變大時，產生使時間長(TDIN)變短之時間信號(DIN)，於數位控制信號(DCNT[X：0])變小時，產生使時間長(TDIN)變長之時間信號(DIN)。然而，並不限定於此，例如電壓/時間變換器100亦可於數位控制信號(DCNT[X：0])變大時，產生使時間長(TDIN)變長之時間信號(DIN)，於數位控制信號(DCNT[X：0])變小時，產生使時間長(TDIN)變短之時間信號(DIN)。電壓/時間變換器100於進行此種動作之情形時，計數器320進行與上述動作相反之動作。該點於後述其他實施形態等 中亦相同。
<1-14>變化例
<1-14-1>變化例之構成例
再者，如上所述，放大電路1能夠變更成差分構成。於放大電路1為差分構成之情形時，為圖13所示之構成。如圖13所示，第1實施形態之變化例之差分構成之放大電路1包含開關10、開關20、電壓/時間變換器100p、電壓/時間變換器100n、時間/電壓變換器200p、時間/電壓變換器200n、校正電路300a、及OR電路400。該放大電路1藉由將輸入電壓(VINP)放大而獲得輸出電壓(VOUTP)。又，放大電路1藉由將輸入電壓(VINN)放大而獲得輸出電壓(VOUTN)。OR電路400於電壓/時間變換器100p之時間信號(DINP)、及電壓/時間變換器100n之時間信號(DINN)之中、至少任一個為“H”位準之情形時，輸出“H”位準之信號。
<1-14-2>變化例之動作例
其次，使用圖14，簡單地說明第1實施形態之變化例之差分構成之放大電路1之動作例。於差分構成之放大電路1之情形時，校正電路300a以時間信號(DINP)所示之時間長(TDINP)、及時間信號(DINN)所示之時間長(TDINN)之中、更長之時間長(將更長之時間長設為時間長(TDIN))收斂成時間長(TAMP)之方式動作。這樣一來，第1實施形態之變化例之差分構成之放大電路1亦能獲得與第1實施形態相同之效果。
(第2實施形態)
第2實施形態中，對正常之放大動作中在後台進行校正量調整動作之放大電路進行說明。再者，第2實施形態之放大電路之基本構成及基本動作與上述第1實施形態之放大電路相同。因此，關於上述第1實施形態已說明之事項及根據上述第1實施形態能夠容易地類推之事項省略說明。
<2>構成
於正常之放大動作中，進行電流源之電流值之校正之放大電路能夠應用圖15所示之管線型類比/數位變換電路(analog digital converter)。管線型類比/數位變換電路將AD變換在多段管線平台分開進行，自最上位位元(MSB)至最下位位元(LSB)為止，於各段每特定位元地依序進行AD變換。
<2-1>管線型類比/數位變換電路之概要
如圖15所示，第2實施形態之管線型類比/數位變換電路包含複數個管線平台500、及邏輯電路600。各管線平台500對例如輸入信號進行2位元(4值)之AD變換。圖15中，為簡化說明而表示了3個管線平台500-N-1~500-N+1(N：自然數)，但並不限定於此，可為4個以上，亦可為2個。邏輯電路600基於各管線平台500之AD變換輸出，產生AD變換輸出。
如圖15所示，管線平台500具備類比/數位變換電路(ADC)610、數位/類比變換電路(DAC)620、減算部630、及放大電路1。
類比/數位變換電路610對輸入信號進行AD變換，並輸出至邏輯電路600及數位/類比變換電路620。數位/類比變換電路620對自類比/數位變換電路610接收之數位信號進行DA變換。減算部630自輸入信號減去DA變換後之值。放大電路1將減算部630減去後之信號放大。再者，於類比/數位變換電路610進行1位元之變換之情形時，放大電路1將中間信號放大2倍。又，於類比/數位變換電路610進行2位元之變換之情形時，放大電路1將中間信號放大4倍。
類比輸入信號利用初段之管線平台500經AD變換而決定MSB。然後，利用DA變換器將所決定之MSB臨時返回成類比信號，利用減算部630運算與類比輸入信號之差。此處所得之類比信號為MSB之AD變換產生之量化誤差。利用下一段之管線平台再次對該量化誤差進行 AD變換。以下，依序反覆進行相同動作直至管線平台之最終段，決定直至LSB為止之所有位元。管線型AD變換電路中，無關於變換所需之時鐘數，每個時鐘均採樣新之類比信號，輸出數位變換值。
圖15中雖未圖示，但管線型類比/數位變換電路亦可具備採樣保持電路。未圖示之採樣保持電路所採樣&保持之類比輸入信號(Vin)被輸入至類比/數位變換電路610及減算部630。放大電路1之輸出被輸入至後段之管線平台500。
一般而言，數位/類比變換電路620、減算部630、及放大電路1係作為放大數位/類比變換電路而一體形成，具備保持放大後之殘差信號之採樣保持功能，此將作為下一段之管線平台之採樣保持電路發揮功能。
<2-2>管線型類比/數位變換電路之動作
例如，將管線平台500之AD變換之位元數設為2位元(4值)。類比/數位變換電路610將類比輸入信號之電壓範圍分成4個子範圍(參照圖16(a))。具有3個比較器之類比/數位變換電路610判定類比輸入信號(參照圖16(b))屬於哪個子範圍。數位/類比變換電路620產生表示子範圍之電壓，減算部630自類比輸入信號減去此電壓而產生中間信號(參照圖16(c))。由此，中間信號被收斂在電壓(VREF1)與電壓(VREF2)(VREF1<VREF2)之間。並且，放大電路1將中間信號放大4倍(參照圖16(d))。由此，放大電路1之輸出電壓之範圍變成與輸入電壓範圍相同之大小。放大電路1一面基於中間信號調整放大性能一面產生輸出信號。
再者，若輸入有電壓(VREF1)，電壓/時間變換器100便產生使時間長(TDIN)為最小值之時間信號(DIN)。因此，電壓(VREF1)係使時間長(TDIN)為最小值之電壓。又，若輸入有電壓(VREF2)，電壓/時間變換器100便產生使時間長(TDIN)為最大值之時間信號(DIN)。因此，電壓(VREF2)係使時間長(TDIN)為最大值之電壓。
又，於本實施形態中，將管線平台500之AD變換之位元數設為2位元(4值)，但並不限定於此。又，亦可構成為每個管線平台500進行不同位元數之AD變換。進而，管線平台500之數量可有各種變更。
<2-3>校正電路之構成
其次，使用圖17對第2實施形態之放大電路1之校正電路300進行說明。於本實施形態中，可採用例如圖17所示之校正電路300。圖17之校正電路300包含相位比較器310、計數器320、及控制電路340。
控制電路340負責校正電路300之動作。例如，控制電路340基於自相位比較器310輸出之信號(CMPOUT)，控制計數器320之動作。
<2-4>校正電路之動作
其次，對本實施形態之放大電路之校正電路之調整動作進行說明。於第1實施形態之放大電路中，係於正常動作前之校準期間進行數位控制信號(DCNT)之調整動作。然而，於第2實施形態中，校正電路300於正常動作期間進行調整動作。正常動作期間係指管線類比/數位變換電路對類比信號進行AD變換之期間。
於輸入信號之振幅具有某種程度之大小之情形時，輸出中間信號之滿量程之最大電壓(VREF2)。控制電路340於特定之期間(TCHECK)監視中間信號，由此抽取中間信號之最大電壓(VREF2)。例如，中間信號若為圖16(c)所示之最大電壓(VREF2)，則電壓/時間變換器100輸出包含最大之時間長(TDIN)之時間信號(DIN)。並且，相位比較器310比較時間信號(DIN)所含之時間長(TDIN)與參照信號(PHI_REF)所含之時間長(TAMP)(關於相位比較器310之動作，參照使用圖12說明之部分)。相位比較器310於參照信號(PHI_REF)下降之時點，時間長(TDIN)為“H”位準之情形時，將信號(CMPOUT)設為“H”位準。相位比較器310於參照信號(PHI_REF)下降之時點，時間長(TDIN)為“L”位準之情形時，將信號(CMPOUT)設為“L”位準。
控制電路340於相位比較器310之信號(CMPOUT)為“H”位準之情形時或控制電路340輸出下降信號之情形時，開始監視動作。並且，控制電路340若開始監視動作，則在監視期間(TCHECK)結束之前，停止計數器320之計數動作(disable)，且監視相位比較器310之輸出。並且，於監視期間(TCHECK)，信號(CMPOUT)未變成“H”位準之情形時，經過監視期間(TCHECK)後，控制電路340輸出使計數器320遞減計數之下降信號及使其動作之啟用信號。
使用圖18，對本實施形態之放大電路之校正電路之校正量調整動作例進行說明。
[時刻T1]
控制電路340於判定信號(CMPOUT)變成“H”位準之情形時，向計數器320發送啟用信號、及上升信號。計數器320構成為若接收啟用信號便進行動作。
[時刻T2]
計數器320若接收啟用信號及上升信號，則對數位控制信號(DCNT)進行遞增計數。控制電路340同時開始監視動作。控制電路340於監視期間判定信號(CMPOUT)是否變成“H”位準。又，控制電路340於監視期間信號(CMPOUT)變成“L”位準之情形時，不使計數器320進行遞減計數。
[時刻T3]
若經過監視期間(TCHECK)，控制電路340能夠向計數器320發送啟用信號及下降信號。
於自時刻T2經過監視期間(TCHECK)後之時刻T3，控制電路340於信號(CMPOUT)為“L”位準之情形時，向計數器320發送啟用信號及下降信號。
[時刻T4]
計數器320若接收啟用信號及下降信號，便對數位控制信號(DCNT)進行遞減計數。控制電路340同時開始監視動作。
[時刻T5]
控制電路340於監視期間判定信號(CMPOUT)為“H”位準之情形時，向計數器320發送啟用信號及上升信號。
[時刻T6]
計數器320若接收啟用信號及上升信號，便對數位控制信號(DCNT)進行遞增計數。控制電路340同時開始監視動作。
[時刻T7]
若經過監視期間(TCHECK)，控制電路340能夠向計數器320發送啟用信號及下降信號。
如上所述，控制電路340視需要使計數器320進行遞增計數或遞減計數。
<2-5>作用效果
根據上述實施形態，校正電路300使用管線型類比/數位變換電路正在進行正常動作時取得之最大電壓，進行校正量調整動作。
當前之管線類比/數位變換電路中，放大器之耗電佔據了較大比例，要求實現一種耗電低之管線型類比/數位變換電路。
因此，使用如上所述之校正電路300，正在進行正常動作時進行校正量調整動作，由此能夠實現耗電低且具有適當放大特性之管線型類比/數位變換電路。
<2-6>變化例
<2-6-1>校正電路之調整動作之變化例1
再者，放大電路1在如上述第1實施形態之變化例般為差分構成之情形時，例如電壓/時間變換器100n亦可基於電壓(VREF1)輸出使時間長(TDIN)為最大值之時間信號(DIN)。並且，電壓/時間變換器100p亦 可如上所述基於電壓(VREF2)輸出使時間長(TDIN)為最大值之時間信號(DIN)。這樣，放大電路1為差分構成之情形時，亦可基於電壓(VREF1)及電壓(VREF2)進行校正量調整動作。該情形時，如第1實施形態之變化例說明之般，可利用OR電路400，基於電壓/時間變換器100n、及電壓/時間變換器100p輸出之時間信號(DIN)之中、更長之時間長(TDIN)，來進行第2實施形態之校正量調整動作。
<2-6-2>校正電路之調整動作之變化例2
然而，於輸入至管線平台500之輸入信號之振幅較小之情形時，中間信號之振幅並不充分。因此，時間長(TDIN)不會變成最大值。因此，若在無法獲得最大之時間長(TDIN)之狀態下使放大電路1動作，便不能滿足TAMP>TDIN(最大值)之關係。
因此，考慮將後段之管線平台500之AD變換結果反饋給控制電路340。由於“放大電路1之輸出值=後段之管線平台500之AD變換結果”，所以能夠根據後段之管線平台500之AD變換結果之振幅來判斷放大電路1之輸出值之振幅。於後段之管線平台500之AD變換結果之振幅不充分大之情形時，控制電路340停止計數器320(disable)。藉由停止計數器320能夠防止計數器320對數位控制信號(DCNT)之值進行遞減計數。由此，能夠抑制放大電路1之輸出值變小之情形。
<2-6-3>校正電路之調整動作之變化例3
於具備管線型類比/數位變換電路之接收機之情形時，利用管線型類比/數位變換電路外部之AGC(Automatic gain control)電路等，以向管線型類比/數位變換電路之輸入變成充分之振幅之方式進行振幅調整。即，於利用AGC電路等之控制完成後，開始管線型類比/數位變換電路之放大電路1之電流控制即可。
<2-6-4>校正電路之調整動作之變化例4
於相比耗電來說放大特性優先之情形時，控制電路340於例如信 號(CMPOUT)為“H”位準之情形時”亦可無論什麼情形均使計數器320遞增計數。更具體而言，控制電路340對於相位比較器310之“H”之資訊使計數器320遞增計數，對於“L”之資訊不使計數器320遞減計數，而是使計數器320為停止狀態。
僅於電流不足之情形時進行增加控制。電流雖並非最佳值，但能夠避免不足導致之動作不良。
(第3實施形態)
<3-1>放大電路之構成
於上述第1實施形態中，時間/電壓變換器將由電壓/時間變換器產生之時間信號變換成輸出信號。於第3實施形態中，例如，如圖19所示，於電壓/時間變換器與時間/電壓變換器之間，插入藉由將上述時間信號所示之時間長放大而獲得放大時間信號之時間放大器。並且，於本實施形態中，時間/電壓變換器將放大時間信號變換成輸出信號。再者，藉由插入時間放大器，時間/電壓變換器之動作時序與第1實施形態相比延遲一定時間(例如半個週期)。本實施形態之放大電路亦能應用上述校正電路300。校正電路300自時間放大器700輸入有放大時間信號(DOUT)。校正電路300基於放大時間信號(DOUT)、與自放大電路1之外部提供之參照信號(PHI_REF)(例如時鐘信號)，而產生數位控制信號(DCNT[X：0])。
<3-2>時間放大器之構成
於本實施形態中，可採用例如圖20所示之時間放大器700。時間放大器700自電壓/時間變換器100輸入有時間信號(DIN)。又，時間放大器700自校正電路300輸入有數位控制信號(DCNT[X：0])。時間放大器700藉由將時間信號(DIN)所示之時間長放大而獲得放大時間信號(DOUT)。時間放大器700藉由將作為例如矩形波信號之時間信號(DIN)具有之脈寬放大而獲得作為矩形波信號之放大時間信號(DOUT)。時間 放大器700將放大時間信號(DOUT)輸出至時間/電壓變換器200。
圖20之時間放大器700包含信號產生器710、第4採樣電路720、信號產生器730、第5採樣電路740、底板採樣器750、檢測器760、及信號產生器770。
信號產生器710具有控制端子及輸出端子。信號產生器710之控制端子共通連接於時間放大器700之輸入端子及信號產生器730之控制端子。信號產生器710之輸出端子連接於第4採樣電路720之第1端子。
信號產生器710自電壓/時間變換器100輸入有時間信號。信號產生器710基於時間信號產生電信號，並將該電信號供給至第4採樣電路720。
具體而言，圖20之信號產生器710包含電流源711。
電流源711包含第1端子、第2端子及控制端子。電流源711之第1端子接地。電流源711之第2端子連接於信號產生器710之輸出端子。電流源711之控制端子連接於信號產生器710之控制端子。
電流源711經由控制端子輸入有來自電壓/時間變換器100之時間信號(DIN)。若時間信號(DIN)為“H”位準，電流源711產生定電流信號，並將該定電流信號經由第2端子供給至第4採樣電路720。另一方面，若時間信號(DIN)為“L”位準，電流源711停止動作。
第4採樣電路720具有第1端子、第2端子及第3端子，且包含後述採樣電容722。第4採樣電路720之第1端子連接於信號產生器710之輸出端子，遍及上述第1期間而輸入有電信號。第4採樣電路720之第2端子共通連接於第5採樣電路740之第2端子、底板採樣器750之第1端子及檢測器760之輸入端子。第4採樣電路720之第3端子連接於信號產生器770之輸出端子。
第4採樣電路720於後述採樣前復位階段(RESET_SMP)使用復位電壓(VRES)對採樣電容722之第1端子之電壓進行復位。另一方面，採 樣電容722之第2端子之電壓係由底板採樣器750固定。
採樣前復位階段後之採樣階段(SAMPLE)在時間上與電壓/時間變換器100之變換階段一致。因此，於採樣階段之至少一部分，採樣電容722之第1端子自信號產生器710被供給電信號(例如定電流信號)。具體而言，信號產生器710遍及上述第1期間持續產生電信號。並且，遍及第1期間，採樣電容722持續被充電或放電。再者，採樣電容722之第2端子之電壓由底板採樣器750持續固定。因此，採樣電容722之第1端子之電壓持續上升或下降。
第4採樣電路720於採樣階段後之放大前復位階段(RESET_AMP)，使用復位電壓(VRES)對採樣電容722之第1端子之電壓進行復位。另一方面，如下所述，底板採樣器750不提供電流路徑。結果，第4採樣電路720之第2端子之電壓由採樣階段結束時之採樣電容722之第1端子之電壓決定。
於放大前復位階段後之放大階段(AMPLIFY)之至少一部分，採樣電容722之第1端子自信號產生器770被供給電信號(例如可變電流信號)。如下所述，信號產生器770遍及檢測器760之輸入端子之電壓滿足第2條件之第2期間而持續產生電信號。並且，遍及第2期間而採樣電容722持續被充電或放電。結果，檢測器760之輸入端子之電壓持續上升或下降，最終滿足上述第2條件。
具體而言，圖20之第4採樣電路720包含電壓源721、採樣電容722、及開關723。
電壓源721具有正極端子及負極端子。電壓源721之正極端子連接於開關723。電壓源721之負極端子接地。電壓源721產生復位電壓(VRES)。
採樣電容722具有第1端子及第2端子。採樣電容722之第1端子共通連接於第4採樣電路720之第1端子及第3端子、及開關723。採樣電 容722之第2端子連接於第4採樣電路720之第2端子。設採樣電容722之電容=C3。
開關723插入至採樣電容722之第1端子與電壓源721之正極端子之間。開關723依照第4開關控制信號(4)，使採樣電容722之第1端子與電壓源721之正極端子之間短路或者開放。具體而言，開關723在時間放大器700之採樣前復位階段及放大前復位階段使採樣電容722之第1端子與電壓源721之正極端子之間短路。另一方面，開關723在時間放大器700之採樣階段及放大階段使採樣電容722之第1端子與電壓源721之正極端子之間開放。
信號產生器730具有控制端子及輸出端子。信號產生器730之控制端子連接於時間放大器700之輸入端子。信號產生器730之輸出端子連接於第5採樣電路740之第1端子。
信號產生器730自電壓/時間變換器100輸入有時間信號。信號產生器730基於時間信號產生電信號，並將該電信號供給至第5採樣電路740。信號產生器730與信號產生器710相同或相似即可。
具體而言，圖20之信號產生器730包含電流源731。
電流源731包含第1端子、第2端子及控制端子。電流源731之第1端子接地。電流源731之第2端子連接於信號產生器730之輸出端子。電流源731之控制端子連接於信號產生器730之控制端子。
電流源731經由控制端子輸入有來自電壓/時間變換器100之時間信號(DIN)。若時間信號(DIN)為“H”位準，電流源731產生定電流信號，並將該定電流信號經由第2端子供給至第5採樣電路740。另一方面，若時間信號(DIN)為“L”位準，電流源731停止動作。
第5採樣電路740具有第1端子及第2端子且包含後述採樣電容742。第5採樣電路740之第1端子連接於信號產生器730之輸出端子，遍及上述第1期間而輸入有電信號。第5採樣電路740之第2端子連接於 第4採樣電路720之第2端子、底板採樣器750之第1端子及檢測器760之輸入端子。
第5採樣電路740於採樣前復位階段使用復位電壓(VRES)對採樣電容742之第1端子之電壓進行復位。另一方面，採樣電容742之第2端子之電壓係由底板採樣器750固定。
如上所述，採樣階段在時間上與電壓/時間變換器100之變換階段一致。因此，於採樣階段之至少一部分，採樣電容742之第1端子自信號產生器730供給有電信號(例如定電流信號)。具體而言，信號產生器730遍及上述第1期間持續產生電信號。並且，遍及第1期間採樣電容742持續被充電或放電。再者，於採樣階段，採樣電容742之第2端子之電壓係由底板採樣器750持續固定。因此，採樣電容742之第1端子之電壓持續上升或下降。
第5採樣電路740於放大前復位階段使用調整用電壓(VDAC2)對採樣電容742之第1端子之電壓進行復位。另一方面，底板採樣器750不提供電流路徑。結果，第5採樣電路740之第2端子之電壓由採樣階段結束時之採樣電容742之第1端子之電壓決定。
第5採樣電路740於放大前復位階段後之放大階段，亦持續固定採樣電容742之第1端子之電壓。結果，第5採樣電路740提供用於信號產生器770產生之電信號之電流路徑(由採樣電容742、開關743、開關744、電壓源745形成之電流路徑)。該電信號通過上述電流路徑而流動，由此採樣電容742被充電或放電。因此，採樣電容742之第2端子之電壓持續上升或下降，結果，檢測器760之輸入端子之電壓最終滿足上述第2條件。
具體而言，圖20之第5採樣電路740包含電壓源741、採樣電容742、開關743、開關744、及電壓源745。
電壓源741具有正極端子及負極端子。電壓源741之正極端子連 接於開關744。電壓源741之負極端子接地。電壓源741產生復位電壓(VRES)。
採樣電容742具有第1端子及第2端子。採樣電容742之第1端子共通連接於第5採樣電路740之第1端子、開關743、及開關744。採樣電容742之第2端子連接於第5採樣電路740之第2端子。設採樣電容742之電容=C3。
開關743插入至採樣電容742之第1端子與電壓源745之正極端子之間。開關743依照第3開關控制信號(3)，使採樣電容742之第1端子與電壓源745之正極端子之間短路或者開放。具體而言，開關743在時間放大器700之放大前復位階段及放大階段使採樣電容742之第1端子與電壓源745之正極端子之間短路。另一方面，開關743在時間放大器700之採樣前復位階段及採樣階段使採樣電容742之第1端子與電壓源745之正極端子之間開放。
開關744插入至採樣電容742之第1端子與電壓源741之正極端子之間。開關744依照第2開關控制信號(2)，使採樣電容742之第1端子與電壓源741之正極端子之間短路或者開放。具體而言，開關744在時間放大器700之採樣前復位階段使採樣電容742之第1端子與電壓源741之正極端子之間短路。另一方面，開關744在時間放大器700之採樣階段、放大前復位階段及放大階段使採樣電容742之第1端子與電壓源741之正極端子之間開放。
電壓源745具有正極端子及負極端子。電壓源745之正極端子連接於開關743。電壓源745之負極端子接地。電壓源745產生調整用電壓(VDAC2)。該電壓(VDAC2)可由圖20中未圖示之控制信號控制。
底板採樣器750具有第1端子。底板採樣器750之第1端子連接於第4採樣電路720之第2端子及第5採樣電路740之第2端子。
底板採樣器750於採樣前復位階段及採樣階段，使用中間電壓 (VCM)來固定採樣電容722之第2端子及採樣電容742之第2端子之電壓。
底板採樣器750於放大前復位階段及放大階段不固定採樣電容722之第2端子及採樣電容742之第2端子之電壓。進而，理想為，底板採樣器750於放大前復位階段及放大階段不提供電流路徑。
具體而言，圖20之底板採樣器750包含電壓源751、及開關752。
電壓源751具有正極端子及負極端子。電壓源751之正極端子連接於開關752。電壓源751之負極端子接地。電壓源751產生中間電壓(VCM)。
開關752插入至底板採樣器750之第1端子與電壓源751之正極端子之間。開關752依照第1開關控制信號(1)，使底板採樣器750之第1端子與電壓源751之正極端子之間短路或者開放。具體而言，開關752在採樣前復位階段及採樣階段使底板採樣器750之第1端子與電壓源751之正極端子之間短路。另一方面，開關752在放大前復位階段及放大階段使底板採樣器750之第1端子與電壓源751之正極端子之間開放。
檢測器760具有輸入端子及輸出端子。檢測器760之輸入端子共通連接於第4採樣電路720之第2端子、第5採樣電路740之第2端子及底板採樣器750之第1端子。檢測器760之輸出端子連接於信號產生器770之第1控制端子及時間/電壓變換器200之輸入端子。
於放大階段，檢測器760檢測其輸入端子之電壓是否滿足第2條件。並且，檢測器760產生表示其輸入端子之電壓滿足第2條件之第2期間之長度之放大時間信號。再者，第2期間比第1期間長。例如，時間信號可為遍及第2期間為“H”位準，遍及其他期間為“L”位準之數位信號。檢測器760將放大時間信號輸出至信號產生器770及時間/電壓變換器200。再者，檢測器760於採樣前復位階段、採樣階段及放 大前復位階段停止動作。
具體而言，圖20之檢測器760包含電壓源761、及比較器762。
電壓源761具有正極端子及負極端子。電壓源761之正極端子連接於比較器762之第2輸入端子。電壓源761之負極端子接地。電壓源761產生比較基準電壓(VRC)。
比較器762包含第1輸入端子、第2輸入端子及輸出端子。比較器762之第1輸入端子連接於檢測器760之輸入端子。比較器762之第2輸入端子連接於電壓源761之正極端子。比較器762之輸出端子連接於檢測器760之輸出端子。
比較器762在放大階段動作，比較第1輸入端子之電壓與第2輸入端子之電壓。比較器762在採樣前復位階段、採樣階段及復位階段停止動作。
具體而言，若第1輸入端子之電壓小於第2輸入端子之電壓，比較器762輸出“H”位準(電源電壓)之放大時間信號(DOUT)。另一方面，若第1輸入端子之電壓為第2輸入端子之電壓以上，比較器762輸出“L”位準(接地電壓)之放大時間信號(DOUT)。因此，根據圖20之例，上述第2條件相當於檢測器760之輸入端子之電壓小於比較基準電壓(VRC)。
信號產生器770具有第1控制端子、第2控制端子及輸出端子。信號產生器770之第1控制端子連接於檢測器760之輸出端子。信號產生器770之第2控制端子連接於校正電路300之輸出端子。信號產生器770之輸出端子連接於第4採樣電路720之第3端子。
信號產生器770經由第1控制端子而自檢測器760輸入有時間信號(DOUT)。信號產生器770經由第2控制端子而自校正電路300輸入有數位控制信號(DCNT[X：0])。信號產生器770基於時間信號及數位控制信號(DCNT[X：0])產生電信號，並將該電信號供給至第4採樣電路720。
具體而言，圖20之信號產生器770包含可變電流源771。可變電流源771包含第1端子、第2端子、第1控制端子及第2控制端子。可變電流源771之第1端子接地。可變電流源771之第2端子連接於信號產生器770之輸出端子。可變電流源771之第1控制端子連接於信號產生器770之第1控制端子。可變電流源771之第2控制端子連接於信號產生器770之第2控制端子。
可變電流源771經由第1控制端子接收之時間信號(DOUT)為“H”位準時，基於經由第2控制端子接收之數位控制信號(DCNT[X：0])，可變電流源771產生可變電流信號。並且，可變電流源771將該可變電流信號經由第2端子而供給至第4採樣電路720。另一方面，若經由第1控制端子接收之時間信號(DOUT)為“L”位準，則可變電流源771停止動作。
<3-3>時間放大器之動作
如上所述，時間放大器700之動作係由採樣前復位階段、採樣階段、放大前復位階段及放大階段區分。並且，各種開關控制信號、時間信號及放大時間信號係如圖21例示般變化。
<3-3-1>時間放大器之動作(採樣前復位階段)
於採樣前復位階段，第1開關控制信號(1)為“H”位準，第2開關控制信號(2)為“H”位準，第3開關控制信號(3)為“L”位準，第4開關控制信號(4)為“H”位準。時間放大器700之採樣前復位階段在時間上與電壓/時間變換器100之復位階段一致。
即，於採樣前復位階段，圖20之時間放大器700使用復位電壓(VRES)分別對採樣電容722之第1端子之電壓及採樣電容742之第1端子之電壓進行復位，並使用中間電壓(VCM)分別固定採樣電容722之第2端子之電壓及採樣電容742之第2端子之電壓。
<3-3-2>時間放大器之動作(採樣階段)
於採樣階段，第1開關控制信號(1)為“H”位準，第2開關控制信號(2)為“L”位準，第3開關控制信號(3)為“L”位準，第4開關控制信號(4)為“L”位準。時間放大器700之採樣階段在時間上與電壓/時間變換器100之變換階段一致。
即，於採樣階段，圖20之時間放大器700自電壓源721切斷採樣電容722之第1端子，並自電壓源741切斷採樣電容742之第1端子。電流源711及電流源731遍及上述第1期間分別輸入“H”位準之時間信號(DIN)，所以遍及該第1期間而將定電流信號分別供給至第4採樣電路720及第5採樣電路740。由電流源711產生之定電流信號通過由採樣電容722、開關752及電壓源751形成之電流路徑。由電流源731產生之定電流信號通過由採樣電容742、開關752及電壓源751形成之電流路徑。該等定電流信號分別對採樣電容722及採樣電容742進行充電，所以採樣電容722之第1端子之電壓及採樣電容742之第1端子之電壓分別與時間一同上升。
與採樣電容722之第1端子相同電位之節點(以下之說明中稱為節點E)之電壓(VE)在採樣階段開始時與VRES相等。因此，第1期間結束時之節點E之電壓(VE_SMP)能夠使用下述式(12)進行計算。
於式(12)中，I711表示由電流源711供給之定電流信號具有之電流量。
<3-3-3>時間放大器之動作(放大前復位階段)
於放大前復位階段，第1開關控制信號(1)為“L”位準，第2開 關控制信號(2)為“L”位準，第3開關控制信號(3)為“H“位準，第4開關控制信號(4)為“H”位準。時間放大器700之放大前復位階段在時間上與時間/電壓變換器200之復位階段一致。
即，於放大前復位階段，圖20之時間放大器700使用復位電壓(VRES)對採樣電容722之第1端子之電壓進行復位，並使用調整用電壓(VDAC2)來固定採樣電容742之第1端子之電壓。
於此，與檢測器760之輸入端子相同電位之節點(以下之說明中稱為節點D)之放大前復位階段之電壓(VD_RESA)能夠如以下般導出。
於採樣階段結束時，採樣電容722及採樣電容742分別儲存C3‧(VE_SMP-VCM)之電荷。根據電荷守恆原則，於採樣階段採樣電容722及採樣電容742儲存之電荷之總量(2C3‧(VE_SMP-VCM))在放大前復位階段不會發生變化。因此，下述式(13)成立。
<3-3-4>時間放大器之動作(放大階段)
於放大階段，第1開關控制信號(1)為“L”位準，第2開關控制信號(2)為“L”位準，第3開關控制信號(3)為“H”位準，第4開關控制信號(4)為“L”位準。時間放大器700之放大階段在時間上與時間/電壓變換器200之採樣階段一致。
即，於放大階段，圖20之時間放大器700自電壓源721切斷採樣電容722之第1端子。比較器762檢測節點D之電壓(VD)是否未達比較基準電壓(VRC)，遍及VD<VRC成立之第2期間輸出“H”位準之時間信號(DOUT)。再者，上述復位電壓(VRES)、電壓(VDAC2)及比較基準電壓(VRC)係規定在放大階段開始時VD<VRC成立。可變電流源771遍及第2 期間向採樣電容722之第1端子供給可變電流信號。該可變電流信號通過由採樣電容722、採樣電容742、開關744及電壓源741形成之電流路徑。該可變電流信號對採樣電容722及採樣電容742進行充電，所以節點D之電壓(VD)與時間一同上升，最終(第2期間結束時)與比較基準電壓(VRC)一致。
自可變電流源771而言，採樣電容722及採樣電容742為串聯連接，放大階段開始時之節點E之電壓(VE)與VRES相等。因此，第2期間結束時之節點E之電壓(VE_AMP)能夠使用下述式(14)進行計算。
於式(14)中，TDOUT表示第2期間之長度，I771表示由可變電流源771供給之可變電流信號具有之電流量。I771係由數位控制信號(DCNT[X：0])控制。
並且，若考慮採樣電容722及採樣電容742之分壓，第2期間之節點D之電壓(VD)之增量係與該第2期間之節點E之電壓之增量之一半一致。又，放大階段開始時之節點D之電壓(VD)與VD_RESA相等。因此，第2期間結束時之節點D之電壓(VD_AMP)能夠使用下述式(15)進行計算。
如上所述，於第2期間結束時，節點D之電壓(VD)與比較基準電壓(VRC)一致。因此，能夠使用下述式(16)及式(17)導出第2期間之長 度(TDOUT)。
根據式(17)能夠理解到，第2期間之長度(TDOUT)等於與第1期間之長度(TDIN)成比例之時間長與一定時間長之和。
比例係數能夠藉由適當地設計I711及I771而設定成所需值。固定之時間長能夠藉由適當地設計C3、I771、VRC、VCM、VDAC2及VRES而設計成所需值。
<3-4>時間放大器之其他構成例
進而，如圖22例示般，亦可藉由設置與圖20之信號產生器730及第5採樣電路740相同或相似之M組(M為2以上之任意整數)信號產生器730-1及第5採樣電路740-1，‧‧‧，信號產生器730-M及第5採樣電路740-M，而更細微地設定比例係數及一定時間長。再者，第5採樣電路740-1，‧‧‧，第5採樣電路740-M之各個所含之電壓源產生之調整用電壓(VDAC2)亦可分別不同。
於本實施形態中，時間/電壓變換器200將放大時間信號變換成輸出電壓。該輸出電壓(VOUT)如下述式(18)所示能夠藉由代入上述式(17)之右邊作為上述式(8)之TDIN，進而代入上述式(6)之右邊作為該式(17)之右邊之TDIN而導出。
進而，若假定C1=2C2=C3、I151=I211=I711/2=I771，式(18)能夠重寫成下述式(19)。
VOUT=-4VINAC+2VDAC+4VCM-6VRC+VDAC2 (19)
進而，若假定VCM=VRC，式(19)能夠重寫成下述式(20)。
VOUT=-4VINAC+2VDAC-2VCM+VDAC2 (20)
根據式(20)能夠理解到，輸出電壓(VOUT)等於藉由將輸入電壓(VIN)之交流成分(VINAC)設為-4倍並加上直流成分所得之電壓。進而，若假定VCM=VDAC=VDAC2，式(20)能夠重寫成下述式(21)。
VOUT=-4VINAC+VDAC (21)
若將式(21)與上述式(11)比較，藉由設置時間放大器700，輸入電壓(VIN)之交流成分(VINAC)進一步被放大2倍。
再者，如圖19例示般，可藉由設置與圖20之時間放大器700相同或相似之K個(K為2以上之任意之整數)時間放大器700-1，‧‧‧，700-K，而細微地調整本實施形態之放大電路之增益。電壓/時間變換器100、K個時間放大器700-1，‧‧‧，700-K及時間/電壓變換器200 進行管線處理。具體而言，於K=3之情形時，電壓/時間變換器100、3個時間放大器700-1、700-2及700-3、及時間/電壓變換器200如圖23例示般動作。
更具體而言，各時間放大器之採樣前復位階段及採樣階段在時間上與前一個配置之電壓/時間變換器之復位階段及變換階段、或前一個配置之時間放大器之放大前復位階段及放大階段一致。並且，各時間放大器之放大前復位階段及放大階段在時間上與後一個配置之時間放大器之採樣前復位階段及採樣階段、或後一個配置之時間/電壓變換器之復位階段及採樣階段一致。
<3-5>作用效果
如以上說明般，第3實施形態之放大電路係於上述第1實施形態說明之電壓/時間變換器與時間/電壓變換器之間插入1個以上之時間放大器。因此，根據該放大電路，藉由插入適當數量之時間放大器，能夠實現所需增益。
(第4實施形態)
上述可變電流源151、可變電流源211、電流源711、及電流源731可採用例如圖24所示之電流源。
圖24之電流源具有電流輸出端子801、第1偏壓端子802、第2偏壓端子803、及控制端子804。圖24之電流源包含電晶體805、電晶體806、電晶體807、及可變電流源810。再者，於圖24中，電晶體805、806及807被描述為MOS(Metal Oxide Semiconductor)電晶體，但亦可置換成其他種類之電晶體。
圖24之電流源遍及經由控制端子804輸入之時間信號或放大時間信號使作為開關之電晶體807為斷開狀態之期間，經由電流輸出端子801而輸出定電流信號。例如，該定電流信號具有由電晶體805之元件尺寸及第1偏壓端子802之電壓(VBIAS1)決定之電流量(IOUT)。
電晶體805具有連接於電源之源極端子、連接於第1偏壓端子802之閘極端子、及連接於電晶體806之源極端子之汲極端子。如上所述，電晶體805之元件尺寸決定經由電流輸出端子801輸出之定電流信號具有之電流量(IOUT)。
電晶體806具有連接於電晶體805之汲極端子之源極端子、連接於第2偏壓端子803之閘極端子、及連接於電流輸出端子801之汲極端子。電晶體806級聯連接於電晶體805，發揮增加輸出電阻值之作用。
電晶體807具有連接於電源之源極端子、連接於控制端子804之閘極端子、及連接於第2偏壓端子803之汲極端子。電晶體807作為開關發揮功能。具體而言，遍及經由控制端子804輸入之時間信號或放大時間信號(DIN/DOUT)為“L”位準之期間，電晶體807使電源與電晶體806之閘極端子之間短路。結果，電晶體806變成斷開狀態，所以圖24之電流源不輸出定電流信號。另一方面，遍及經由控制端子804輸入之時間信號或放大時間信號(DIN/DOUT)為“H”位準之期間，電晶體807使電源與電晶體806之閘極端子之間開放。結果，電晶體806變成導通狀態，所以圖24之電流源輸出定電流信號。
可變電流源810藉由對電晶體805之汲極電流加上或減去少量之電流而對上述定電流信號具有之電流量進行微調整。藉由設置可變電流源810，能夠補償因元件失配等影響而可能產生之上述汲極電流之變動。由可變電流源810輸出之電流量係由(X+1)位元之數位控制信號(DCNT[X：0])控制。X為0以上之整數。
(第5實施形態)
作為上述比較器141及比較器762可採用例如圖25所示之比較器。
圖25之比較器包含差分單相放大電路821、及L個(L為1以上之任意整數)反相器822-1~822-L。再者，於圖25中，所有電晶體均被描 述為MOS電晶體，但亦可置換成其他種類之電晶體。又，於圖25中，L個反相器822-1~822-L被描述為CMOS(Complementary MOS)反相器，但亦可置換成其他種類之反相器。
差分單相放大電路821將第1輸入端子之電壓(VINP)與第2輸入端子之電壓(VINM)之差分電壓放大，並將單相信號輸出至反相器822-1。
L個反相器822-1~822-L為級聯。反相器822-1自差分單相放大電路821輸入有單相信號，將該單相信號放大及邏輯反轉後輸出至反相器822-2。反相器822-2，‧‧‧，822-(L-1)將來自前一個配置之反相器822-1~822-(L-2)之輸入信號放大及邏輯反轉後，輸出至後一個配置之反相器822-L。反相器822-L將來自822-(L-1)之輸入信號放大及邏輯反轉後，經由比較器之輸出端子予以輸出。
再者，L個反相器822-1~822-L係為了將自差分單相放大電路821輸出之單相信號放大至電源電壓位準或接地電壓位準為止而設。因此，於差分單相放大電路821具有充分增益之情形時，亦可省略L個反相器822-1~822-L。
(第6實施形態)
<6-1>時間放大器之構成
於上述各實施形態中，可代替圖20所示之時間放大器700而採用圖26例示之時間放大器700a。
時間放大器700a包含信號產生器710a、第4採樣電路720、信號產生器730a、第5採樣電路740、底板採樣器750a、檢測器760、及信號產生器770。再者，第4採樣電路720、第5採樣電路740、檢測器760及信號產生器770可與圖20所示之第4採樣電路720、第5採樣電路740、檢測器760及信號產生器770相同或相似。
信號產生器710a具有輸出端子。信號產生器710a之輸出端子連接於第4採樣電路720之第1端子。信號產生器710a產生電信號，並將該 電信號供給至第4採樣電路720。
具體而言，圖26之信號產生器710a包含電流源711a。電流源711a包含第1端子及第2端子。電流源711a之第1端子接地。電流源711a之第2端子連接於信號產生器710a之輸出端子。電流源711a產生定電流信號，並將該定電流信號經由第2端子而供給至第4採樣電路720。
信號產生器730a具有輸出端子。信號產生器730a之輸出端子連接於第5採樣電路740之第1端子。信號產生器730a產生電信號，並將該電信號供給至第5採樣電路740。信號產生器730a可與信號產生器710a相同或相似。
具體而言，圖26之信號產生器730a包含電流源731a。電流源731a包含第1端子及第2端子。電流源731a之第1端子接地。電流源731a之第2端子連接於信號產生器730a之輸出端子。電流源731a產生定電流信號，並將該定電流信號經由第2端子供給至第5採樣電路740。
底板採樣器750a具有第1端子。底板採樣器750a之第1端子共通連接於第4採樣電路720之第2端子、第5採樣電路740之第2端子及檢測器760之輸入端子。
底板採樣器750a遍及採樣階段中之上述第1期間，使用中間電壓(VCM)來固定採樣電容722之第2端子及採樣電容742之第2端子之電壓。
底板採樣器750a在採樣前復位階段、採樣階段中之上述第1期間以外之期間、放大前復位階段及放大階段，不固定採樣電容722之第2端子及採樣電容742之第2端子之電壓。進而，理想為，底板採樣器750a在採樣前復位階段、採樣階段之中第1期間以外之期間、放大前復位階段及放大階段不提供電流路徑。
具體而言，圖26之底板採樣器750a包含電壓源751a、及開關752a。
電壓源751a具有正極端子及負極端子。電壓源751a之正極端子連接於開關752a。電壓源751a之負極端子接地。電壓源751a產生中間電壓(VCM)。
開關752a插入至底板採樣器750a之第1端子與電壓源751a之正極端子之間。開關752a依照時間信號(DIN)，使底板採樣器750a之第1端子與電壓源751a之正極端子之間短路或者開放。具體而言，開關752a在採樣階段之中第1期間使底板採樣器750a之第1端子與電壓源751a之正極端子之間短路。另一方面，開關752a在採樣前復位階段、採樣階段之中第1期間以外之期間、放大前復位階段及放大階段使底板採樣器750a之第1端子與電壓源751a之正極端子之間開放。
<6-2>作用效果
如以上說明般，第6實施形態之放大電路所含之時間放大器，係使用時間放大器代替信號產生器而控制底板採樣器所含之開關。因此，根據該時間放大器，一方面能夠實現與第4實施形態說明之時間放大器相同或相似之動作一方面能夠緩解電荷注入之影響。
再者，並不限於時間放大器，亦可同樣地使時間/電壓變換器變化。具體而言，針對圖9之時間/電壓變換器200，使用時間信號(DIN)代替信號產生器210而控制底板採樣器230所含之開關232即可。根據該變化，能夠緩解向時間/電壓變換器之電荷注入之影響。
(第7實施形態)
<7-1>時間放大器之構成
於上述各實施形態中，可代替圖20所示之時間放大器700或圖26所示之時間放大器700a而採用圖27例示之時間放大器700b。
上述時間放大器700及時間放大器700a中，於檢測器760之輸入端子之電壓(VD)變成比較基準電壓(VRC)以上之時序，將“L”位準之放大時間信號輸入至信號產生器770。然而，實際使用時，檢測器760之 輸入端子之電壓(VD)或比較基準電壓(VRC)受到噪音影響而變動，再次變成VD<VRC，有可能誤輸出“H”位準之放大時間信號。
時間放大器700b包含信號產生器710、第4採樣電路720、信號產生器730、第5採樣電路740、底板採樣器750、檢測器760、信號產生器770、及延遲元件780。再者，信號產生器710、第4採樣電路720、信號產生器730、第5採樣電路740、底板採樣器750、檢測器760及信號產生器770可與圖20所示之信號產生器710、第4採樣電路720、信號產生器730、第5採樣電路740、底板採樣器750、檢測器760及信號產生器770相同或相似。
延遲元件780插入至檢測器760與信號產生器770之間。延遲元件780使來自檢測器760之放大時間信號延遲而獲得延遲時間信號。延遲元件780將延遲時間信號輸出至信號產生器770。並且，信號產生器770代替依照放大時間信號而依照延遲時間信號動作。因此，並非在檢測器760之輸入端子之電壓(VD)變成比較基準電壓(VRC)以上之時序，而是自該時序延遲特定時間後，將“L”位準之延遲時間信號輸入至信號產生器770。該延遲時間內，信號產生器770不會停止動作，所以檢測器760之輸入端子之電壓(VD)持續上升。即，於信號產生器770停止動作之時點，輸入端子之電壓(VD)相比於比較基準電壓(VRC)變得充分大。因此，即便輸入端子之電壓(VD)或比較基準電壓(VRC)受到噪音影響而略有變動，放大時間信號亦會穩定地維持“L”位準。
<7-2>作用效果
如以上說明般，第7實施形態之放大電路所含之時間放大器在檢測器與信號產生器之間插入有延遲元件。因此，根據該時間放大器，能夠實現與第4實施形態說明之時間放大器相同或相似之動作且能夠提高噪音耐性。
再者，並不限定於時間放大器，亦可同樣地使電壓/時間變換器變化。具體而言，針對圖2之電壓/時間變換器100，於檢測器140與信號產生器150之間插入延遲元件即可。根據該變化，能夠提高電壓/時間變換器之噪音耐性。
(第8實施形態)
上述各實施形態說明之檢測器均包含比較器。並且，例如圖25之比較器包含差分單相放大電路821。差分單相放大電路821穩定地消耗偏壓電流。因此，第8實施形態之放大電路藉由使檢測器變化來削減耗電。具體而言，利用以閾值電壓為基準使輸入電壓邏輯反轉之反相器來置換比較器。但，正常之反相器之閾值電壓依存於該反相器所含之電晶體之特性、電源電壓等，所以並不一定係適當值。因此，優選使用具有閾值調整功能之反相器。
<8-1>時間放大器之構成
具體而言，於上述各實施形態中，可代替圖20所示之時間放大器700、圖26所示之時間放大器700a或圖27所示之時間放大器700b而採用圖28例示之時間放大器700c。
時間放大器700c包含信號產生器710、第4採樣電路720、信號產生器730、第5採樣電路740、底板採樣器750、檢測器760c、及信號產生器770。再者，信號產生器710、第4採樣電路720、信號產生器730、第5採樣電路740、底板採樣器750及信號產生器770可與圖20所示之信號產生器710、第4採樣電路720、信號產生器730、第5採樣電路740、底板採樣器750及信號產生器770相同或相似。
<8-2>檢測器之構成
檢測器760c之具體例如圖29所示。圖29之檢測器760c包含可變閾值反相器761c、及L個(L為1以上之任意整數)反相器822-1~822-L。L個反相器822-1~822-L可與圖25所示之L個反相器822-1~822-L相同 或相似。
再者，於圖29中，所有電晶體均被描述成MOS電晶體，但亦可置換成其他種類之電晶體。又，於圖29中，可變閾值反相器761c及L個反相器822-1~822-L被描述成CMOS反相器，但亦可置換成其他種類之反相器。
可變閾值反相器761c之閾值電壓係由(X+1)位元之數位控制信號(DCNT1[X：0])控制。X為0以上之整數。可變閾值反相器761c以閾值電壓為基準使檢測器760c之輸入端子之電壓邏輯反轉，並輸出至反相器822-1。
具體而言，可變閾值反相器761c包含複數個NMOS電晶體、複數個開關762c、複數個PMOS電晶體、複數個開關763c、及開關764c。
複數個NMOS電晶體為源極端子相互共通連接。進而，複數個NMOS電晶體為汲極端子亦相互共通連接。複數個NMOS電晶體之各個之閘極端子連接於對應之開關762c。
複數個開關762c之各個使對應之NMOS電晶體之閘極端子與可變閾值反相器761c之輸入端子之間短路或者開放。複數個開關762c之各個之導通/斷開狀態係由(X+1)位元之數位控制信號(DCNT1[X：0])個別地控制。
<8-3>複數個開關之構成
複數個開關762c之各個之具體例如圖30所示。圖30之開關762c具有輸入端子771c、輸出端子772c及控制端子773c，且包含CMOS開關774c、反相器775c、NMOS電晶體776c。再者，於圖30中，所有電晶體均被描述成MOS電晶體，但亦可置換成其他種類之電晶體。
CMOS開關774c依照經由控制端子773c輸入之數位控制信號(DCNT1)與自反相器775c輸入之該數位控制信號(DCNT1)之反轉信號，使輸入端子771c與輸出端子772c之間短路或者開放。具體而言，若數位 控制信號(DCNT1)為“H”位準，CMOS開關774c使輸入端子771c與輸出端子772c之間短路。另一方面，若數位控制信號(DCNT1)為“L”位準，CMOS開關774c使輸入端子771c與輸出端子772c之間開放。
反相器775c具有輸入端子及輸出端子。反相器775c經由控制端子773c而輸入有數位控制信號(DCNT1)。反相器775c藉由對數位控制信號(DCNT1)進行邏輯反轉，獲得反轉信號。反相器775c將反轉信號輸出至CMOS開關774c及NMOS電晶體776c之閘極端子。
NMOS電晶體776c具有連接於反相器775c之輸出端子之閘極端子、連接於輸出端子772c之汲極端子、連接於接地之源極端子。NMOS電晶體776c經由閘極端子而自反相器775c輸入有數位控制信號(DCNT1)之反轉信號。若反轉信號為“H”位準(即，數位控制信號(DCNT1)為“L”位準)，NMOS電晶體776c使輸出端子772c與接地之間短路。另一方面，若反轉信號為“L”位準(即，數位控制信號(DCNT1)為“H”位準)，NMOS電晶體776c使輸出端子772c與接地之間開放。
複數個PMOS電晶體為源極端子相互共通連接。進而，複數個PMOS電晶體為汲極端子亦相互共通連接。複數個PMOS電晶體之各個之閘極端子連接於對應之開關763c。
複數個開關763c之各個使對應之PMOS電晶體之閘極端子與可變閾值反相器761c之輸入端子之間短路或者開放。複數個開關763c之各個之導通/斷開狀態係由(X+1)位元之數位控制信號(DCNT1[X：0])個別地控制。複數個開關763c之各個可與例如圖30所示之開關762c相似。但，若數位控制信號(DCNT1)為“L”位準，複數個開關763c之各個代替使輸出端子接地而需要使輸出端子與電源短路。
開關764c使可變閾值反相器761c之輸入輸出短路或者開放。開關764c之導通/斷開狀態係由(X+1)位元之數位控制信號(DCNT1[X：0])控制。開關764c可使用CMOS開關進行安裝。
若複數個開關762c及複數個開關763c之導通/斷開狀態變化，作為CMOS反相器之可變閾值反相器761c之NMOS電晶體及PMOS電晶體之尺寸比實質上發生變化。即，能夠藉由數位控制信號(DCNT1[X：0])來控制可變閾值反相器761c之閾值電壓。再者，可變閾值反相器761c之閾值電壓可藉由維持複數個開關762c及複數個開關763c之所需導通/斷開狀態，並進一步使開關764c為導通狀態，然後觀測該可變閾值反相器761c之輸入端子之電壓而進行測定。
再者，亦可使用周知技術(例如自動歸零技術)來調整CMOS反相器之閾值電壓。然而，根據自動歸零技術，需要在輸入端子串聯連接電容。另一方面，根據可變閾值反相器761c，能夠避免因電容及開關引起之延遲，所以能實現高速動作。但，只要能夠利用具有適當(例如與比較基準電壓(VRC)相同程度之)閾值電壓之反相器，原本亦不需要閾值電壓之控制。即，可變閾值反相器761c可置換成具有適當閾值之正常之反相器。
<8-4>作用效果
如以上說明般，第8實施形態之放大電路採用將比較器置換成反相器之檢測器。因此，根據該放大電路，能夠削減檢測器之耗電。
又，並不限定於時間放大器，亦可同樣地使電壓/時間變換器變化。具體而言，針對圖2之電壓/時間變換器100，將檢測器140置換成圖29例示之檢測器760c即可。根據該變化，能夠削減電壓/時間變換器之檢測器之耗電。
(第9實施形態)
<9-1>類比/數位變換電路之構成
如圖31所示，第9實施形態之類比/數位變換電路包含第1類比/數位變換部900、第2類比/數位變換部910、時間/電壓變換器200、校正電路300、後端類比/數位變換電路(ADC)920、及編碼器930。再者， 於本實施形態中，能夠應用第1實施形態說明之校正電路300。
再者，圖31之類比/數位變換電路相當於3段之管線型類比/數位變換電路，其段數可增加亦可減少。於增加段數之情形時，增設與第2類比/數位變換部910相同或相似之電路即可。於減少段數之情形時，去除第2類比/數位變換部910即可。又，本實施形態不限於管線型類比/數位變換電路亦可應用於例如△Σ ADC等其他種類之類比/數位變換電路。
第1類比/數位變換部900藉由對輸入類比信號之一部分進行類比/數位變換而產生第1數位信號。第1類比/數位變換部900將第1數位信號輸出至編碼器930。進而，第1類比/數位變換部900藉由對輸入類比信號之殘部(以下，稱為第1殘差信號)實質上進行電壓/時間變換而獲得第1時間信號。第1類比/數位變換部900將第1時間信號輸出至第2類比/數位變換部910。
具體而言，第1類比/數位變換部900包含電壓/時間變換器100、子類比/數位變換電路901、子數位/類比變換電路902。
子類比/數位變換電路901藉由對輸入類比信號之一部分進行類比/數位變換而獲得第1數位信號。子類比/數位變換電路901將第1數位信號輸出至子數位/類比變換電路902及編碼器930。
子數位/類比變換電路902自子類比/數位變換電路901輸入有第1數位信號。子數位/類比變換電路902藉由對第1數位信號進行數位/類比變換而獲得第1類比信號。子數位/類比變換電路902將第1類比信號輸出至電壓/時間變換器100。
電壓/時間變換器100對輸入類比信號進行電壓/時間變換。電壓/時間變換器100自校正電路300輸入有數位控制信號(DCNT[X：0])。但，電壓/時間變換器100自子數位/類比變換電路902輸入有第1類比信號，並使用該第1類比信號來控制上述調整用電壓(VDAC)。因此，電 壓/時間變換器100實質上係藉由對相當於輸入類比信號與上述第1類比信號之差量之第1殘差信號進行電壓/時間變換而獲得第1時間信號。電壓/時間變換器100將第1時間信號輸出至第2類比/數位變換部910。電壓/時間變換器100基於數位控制信號(DCNT[X：0])來調整時間信號之時間長。
第2類比/數位變換部910自第1類比/數位變換部900輸入有第1時間信號。第2類比/數位變換部910藉由對第1時間信號進行時間/電壓變換而將上述第1殘差信號解密。並且，第2類比/數位變換部910藉由對第1殘差信號之一部分進行類比/數位變換而獲得第2數位信號。第2類比/數位變換部910將第2數位信號輸出至編碼器930。進而，第2類比/數位變換部910藉由對第1殘差信號之殘部(以下，稱為第2殘差信號)實質上進行電壓/時間變換而獲得第2時間信號。第2類比/數位變換部910將第2時間信號輸出至時間/電壓變換器200。
具體而言，第2類比/數位變換部910包含時間放大器700、時間/電壓變換器911、子類比/數位變換電路912、及子數位/類比變換電路913。
時間/電壓變換器911自第1類比/數位變換部900輸入有第1時間信號。時間/電壓變換器911自校正電路300輸入有數位控制信號(DCNT[X：0])。時間/電壓變換器911藉由對第1時間信號進行時間/電壓變換而將第1殘差信號解密。時間/電壓變換器911將第1殘差信號輸出至子類比/數位變換電路912。時間/電壓變換器911可與上述時間/電壓變換器200相同或相似。時間/電壓變換器911基於數位控制信號(DCNT[X：0])來調整輸出電壓。
子類比/數位變換電路912藉由對第1殘差信號之一部分進行類比/數位變換而獲得第2數位信號。子類比/數位變換電路912將第2數位信號輸出至子數位/類比變換電路913及編碼器930。
子數位/類比變換電路913自子類比/數位變換電路912輸入有第2數位信號。子數位/類比變換電路913藉由對第2數位信號進行數位/類比變換而獲得第2類比信號。子數位/類比變換電路913將第2類比信號輸出至時間放大器700。
時間放大器700自第1類比/數位變換部900輸入有第1時間信號。時間放大器700自校正電路300輸入有數位控制信號(DCNT[X：0])。時間放大器700將第1時間信號放大。但，時間放大器700自子數位/類比變換電路913輸入有第2類比信號，並使用該第2類比信號來控制上述調整用電壓(VDAC2)。因此，時間放大器700實質上係藉由對相當於第1殘差信號與上述第2類比信號之差量之第2殘差信號進行電壓/時間變換而獲得第2時間信號。時間放大器700將第2時間信號輸出至時間/電壓變換器200。時間放大器700基於數位控制信號(DCNT[X：0])來調整第2時間信號之時間長。
時間/電壓變換器200自第2類比/數位變換部910輸入有第2時間信號。時間/電壓變換器200自校正電路300輸入有數位控制信號(DCNT[X：0])。時間/電壓變換器200藉由對第2時間信號進行時間/電壓變換而將上述第2殘差信號解密。時間/電壓變換器200將第2殘差信號輸出至後端類比/數位變換電路920。時間/電壓變換器200基於數位控制信號(DCNT[X：0])來調整輸出電壓。
校正電路300自時間放大器700輸入有放大時間信號(DOUT)。校正電路300基於放大時間信號(DOUT)、自放大電路1之外部提供之參照信號(PHI_REF)(例如時鐘信號)，產生數位控制信號(DCNT[X：0])。校正電路300將數位控制信號(DCNT[X：0])供給至電壓/時間變換器100、時間/電壓變換器911、時間放大器700、時間/電壓變換器200。
後端類比/數位變換電路920藉由對第2殘差信號進行類比/數位變換而獲得第3數位信號。後端類比/數位變換電路920將第3數位信號輸 出至編碼器930。
編碼器930自第1類比/數位變換部900輸入有第1數位信號，自第2類比/數位變換部910輸入有第2數位信號，且自後端類比/數位變換電路920輸入有第3數位信號。編碼器930藉由對第1數位信號、第2數位信號及第3數位信號進行變換而獲得作為二進制資料之輸出數位信號。
<9-2>類比/數位變換電路之變化例
再者，圖31之類比/數位變換電路亦可如圖32例示般變化。圖32之類比/數位變換電路包含第1類比/數位變換部900、第2類比/數位變換部1010、時間/數位變換器(TDC)1020、校正電路300、及編碼器930。第1類比/數位變換部900及編碼器930可與圖31所示之第1類比/數位變換部900及編碼器930相同或相似。
第2類比/數位變換部1010自第1類比/數位變換部900輸入有第1時間信號。第2類比/數位變換部1010藉由對第1時間信號進行時間/數位變換而獲得上述第2數位信號。第2類比/數位變換部1010將第2數位信號輸出至編碼器930。進而，第2類比/數位變換部1010藉由對第1殘差信號之殘部(以下，稱為第2殘差信號)實質上進行電壓/時間變換而獲得第2時間信號。第2類比/數位變換部1010將第2時間信號輸出至時間/電壓變換器200。
第2類比/數位變換部1010包含時間放大器700、TDC1011、及子數位/類比變換電路1012。
TDC1011自第1類比/數位變換部900輸入有第1時間信號。TDC1011藉由對第1時間信號進行時間/數位變換而獲得第2數位信號。TDC1011將第2數位信號輸出至子數位/類比變換電路1012及編碼器930。
子數位/類比變換電路1012自TDC1011輸入有第2數位信號。子數 位/類比變換電路1012藉由對第2數位信號進行數位/類比變換而獲得第2類比信號。子數位/類比變換電路1012將第2類比信號輸出至時間放大器700。
時間放大器700自第1類比/數位變換部900輸入有第1時間信號。時間放大器700自校正電路300輸入有數位控制信號(DCNT[X：0])。時間放大器700將第1時間信號放大。但，時間放大器700自子數位/類比變換電路1012輸入有第2類比信號並使用該第2類比信號來控制上述調整用電壓(VDAC2)。因此，時間放大器700實質上藉由對相當於第1殘差信號與上述第2類比信號之差量之第2殘差信號進行電壓/時間變換而獲得第2時間信號。時間放大器700將第2時間信號輸出至TDC1020。時間放大器700基於數位控制信號(DCNT[X：0])來調整第2時間信號。
TDC1020自第2類比/數位變換部910輸入有第2時間信號。TDC1020藉由對第2時間信號進行時間/數位變換而獲得上述第3數位信號。TDC1020將第3數位信號輸出至編碼器930。
圖32之類比/數位變換電路之耗電比圖31之類比/數位變換電路低。
<9-3>作用效果
如以上說明般，第9實施形態之類比/數位變換電路包含上述第1實施形態說明之電壓/時間變換器及上述第3實施形態說明之時間放大器。因此，根據該類比/數位變換電路，能夠耗電低且高精度地動作。
(第10實施形態)
<10-1>電壓/時間變換器之構成
第10實施形態之電壓/時間變換器將輸入類比信號之一部分變化成數位信號。因此，該電壓/時間變換器亦可稱為類比/數位變換器。 進而，該電壓/時間變換器藉由對輸入類比信號之殘部進行電壓/時間變換而獲得時間信號。
本實施形態之電壓/時間變換器之具體例如圖33所示。圖33之電壓/時間變換器1100具備第1採樣電路110、N個第2採樣電路120-1，‧‧‧，120-N、底板採樣器130、檢測器140、信號產生器150、檢測器1160、及SAR(Successive Approximation Register，逐次逼近暫存器型)邏輯1170。第1採樣電路110、N個第2採樣電路120-1，‧‧‧，120-N、底板採樣器130、檢測器140及信號產生器150可與圖8之第1採樣電路110、N個第2採樣電路120-1，‧‧‧，120-N、底板採樣器130、檢測器140及信號產生器150相同或相似。
檢測器1160具有輸入端子及輸出端子。檢測器1160之輸入端子共通連接於第1採樣電路110之第2端子、N個第2採樣電路120-1，‧‧‧，120-N之第2端子、底板採樣器130之第1端子及檢測器140之輸入端子。檢測器1160之輸出端子連接於SAR邏輯1170之輸入端子。
於圖33之電壓/時間變換器1100之復位階段，檢測器1160週期性地比較其輸入端子之電壓與比較基準電壓。檢測器1160將表示比較結果之數位信號週期性地輸出至SAR邏輯1170。於電壓/時間變換器1100之採樣階段及變換階段，檢測器1160停止動作。
<10-2>電壓/時間變換器之具體例
更詳細而言，如圖34所示，檢測器1160包含電壓源1161及比較器1162。
電壓源1161具有正極端子及負極端子。電壓源1161之正極端子連接於比較器1162之第2輸入端子。電壓源1161之負極端子接地。電壓源1161產生比較基準電壓(VRC2)。比較基準電壓(VRC2)可與中間電壓(VCM)相同。
比較器1162包含第1輸入端子、第2輸入端子及輸出端子。比較器1162之第1輸入端子連接於檢測器1160之輸入端子。比較器1162之第2輸入端子連接於電壓源1161之正極端子。比較器1162之輸出端子連接於檢測器1160之輸出端子。
比較器1162與時鐘信號(CLK)同步而動作。比較器1162若檢測到時鐘信號(CLK)之上升邊緣(或下降邊緣)，便比較第1輸入端子之電壓與第2輸入端子之電壓。再者，如圖35所示，時鐘信號可為在電壓/時間變換器1100之復位階段內被供給至比較器1162之固定週期之脈衝信號。再者，比較器1162在電壓/時間變換器1100之採樣階段及變換階段停止動作。
具體而言，若第1輸入端子之電壓小於第2輸入端子之電壓，比較器1162輸出“H”位準(電源電壓)之數位信號。另一方面，若第1輸入端子之電壓為第2輸入端子之電壓以上，比較器1162輸出“L”位準(接地電壓)之數位信號。
SAR邏輯1170具有輸入端子、數位輸出端子及控制輸出端子。SAR邏輯1170之輸入端子連接於檢測器1160之輸出端子。SAR邏輯1170之控制輸出端子連接於N個第2採樣電路120-1，‧‧‧，120-N。
再者，根據圖34之例，SAR邏輯1170之控制輸出端子連接於N個第2採樣電路120-1，‧‧‧，120-N所含之開關124-1等。然而，SAR邏輯1170之控制輸出端子亦可為了控制N個第2採樣電路120-1，‧‧‧，120-N之調整用電壓，而連接於其他元件(例如電壓源123-1等)。
於圖33之電壓/時間變換器1100之復位階段，SAR邏輯1170自檢測器1160週期性輸入表示比較結果之數位信號。SAR邏輯1170根據該數位信號週期性產生用於控制N個第2採樣電路120-1，‧‧‧，120-N之調整用電壓之控制信號，並經由控制輸出端子予以輸出。進而， SAR邏輯1170藉由儲存在電壓/時間變換器1100之復位階段內輸入之數位信號，於該復位階段結束時獲得輸出數位信號(ADCOUT)。SAR邏輯1170將輸出數位信號(ADCOUT)經由數位輸出端子而輸出。
<10-3>作用效果
如以上說明般，第10實施形態之電壓/時間變換器將輸入類比信號之一部分變換成數位信號，並與第1實施形態同樣地對該輸入類比信號之殘部進行電壓/時間變換，由此獲得時間信號。因此，藉由將該電壓/時間變換器組入例如管線型類比/數位變換電路之初段，能夠減少耗電且能夠提昇精度。
(第11實施形態)
<11-1>電壓/時間變換器之構成
第11實施形態之電壓/時間變換器將輸入類比信號之一部分變換成數位信號。因此，該電壓/時間變換器亦可稱為類比/數位變換器。進而，該電壓/時間變換器係藉由對輸入類比信號之殘部進行電壓/時間變換而獲得時間信號。
本實施形態之電壓/時間變換器之具體例如圖36所示。圖36之電壓/時間變換器1200具備第1採樣電路110、N個第2採樣電路120-1，‧‧‧，120-N、底板採樣器130、檢測器1240、信號產生器150、及SAR邏輯1170。第1採樣電路110、N個第2採樣電路120-1，‧‧‧，120-N、底板採樣器130、信號產生器150及SAR邏輯1170可與圖33之第1採樣電路110、N個第2採樣電路120-1，‧‧‧，120-N、底板採樣器130、信號產生器150及SAR邏輯1170相同或相似。
檢測器1240具有輸入端子及輸出端子。檢測器1240之輸入端子共通連接於第1採樣電路110之第2端子、N個第2採樣電路120-1，‧‧‧，120-N之第2端子及底板採樣器130之第1端子。檢測器1240之輸出端子共通連接於信號產生器150之控制端子、SAR邏輯1170之 輸入端子及時間/電壓變換器200之輸入端子。
檢測器1240於圖36之電壓/時間變換器之變換階段與上述檢測器140同樣地動作。檢測器1240於圖36之電壓/時間變換器之復位階段與上述檢測器1160同樣地動作。
於變換階段，檢測器1240檢測其輸入端子之電壓是否滿足第1條件。並且，檢測器1240產生表示其輸入端子之電壓滿足第1條件之第1期間之長度之時間信號。檢測器1240將時間信號輸出至信號產生器150及時間/電壓變換器200。
於復位階段，檢測器1240週期性地比較其輸入端子之電壓與比較基準電壓。檢測器1240將表示比較結果之數位信號週期性地輸出至SAR邏輯1170。再者，於採樣階段檢測器1240停止動作。
檢測器1240包含比較器1241及電壓源1242。
比較器1241包含第1輸入端子、第2輸入端子及輸出端子。比較器1241之第1輸入端子連接於檢測器1240之輸入端子。比較器1241之第2輸入端子連接於電壓源1242之正極端子。比較器1241之輸出端子連接於檢測器1240之輸出端子。
比較器1241在變換階段比較第1輸入端子之電壓與第2輸入端子之電壓。具體而言，若第1輸入端子之電壓小於第2輸入端子之電壓，比較器1241輸出“H”位準(電源電壓)之時間信號(DOUT)。另一方面，若第1輸入端子之電壓為第2輸入端子之電壓以上，比較器1241輸出“L”位準(接地電壓)之時間信號(DOUT)。
比較器1241在復位階段與時鐘信號(CLK)同步而動作。比較器1241若檢測到時鐘信號(CLK)之上升邊緣(或下降邊緣)，便比較第1輸入端子之電壓與第2輸入端子之電壓。具體而言，若第1輸入端子之電壓小於第2輸入端子之電壓，比較器1241輸出“H”位準(電源電壓)之數位信號。另一方面，若第1輸入端子之電壓為第2輸入端子之電壓以 上，比較器1241輸出“L”位準(接地電壓)之數位信號。再者，比較器1241在採樣階段停止動作。
電壓源1242具有正極端子及負極端子。電壓源1242之正極端子連接於比較器1241之第2輸入端子。電壓源1242之負極端子接地。電壓源1242產生比較基準電壓(VRC)。
<11-2>作用效果
如以上說明般，第11實施形態之電壓/時間變換器係將第10實施形態之電壓/時間變換器所含之2個檢測器統合而成。因此，根據該電壓/時間變換器，相比於第10實施形態之電壓/時間變換器，能夠削減電路面積及耗電。
雖然對本發明之若干實施形態進行了說明，但該等實施形態係作為例而提示者，並不意圖限定發明之範圍。該等新穎之實施形態能以其他各種形態實施，且於不脫離發明主旨之範圍內，能進行各種省略、置換、變更。上述實施形態或其變化包含於發明之範圍及主旨，且包含於申請專利範圍所記載之發明及其均等範圍內。
1‧‧‧放大電路
10‧‧‧開關
100‧‧‧電壓/時間變換器
110‧‧‧第1採樣電路
120‧‧‧第2採樣電路
130‧‧‧底板採樣器
140‧‧‧檢測器
150‧‧‧信號產生器
200‧‧‧時間/電壓變換器
210‧‧‧信號產生器
220‧‧‧第3採樣電路
230‧‧‧底板採樣器
300‧‧‧校正電路

Claims (19)

  1. 一種放大電路，其具有：第1變換器，其藉由對輸入信號進行電壓/時間變換，而產生時間信號；第2變換器，其藉由對上述時間信號進行時間/電壓變換，而產生輸出信號；及校正電路，其藉由比較上述時間信號與參照信號，而輸出控制信號；且上述第1變換器基於上述控制信號而產生上述時間信號。
  2. 如請求項1之放大電路，其中上述校正電路於上述時間信號顯示之第1期間較上述參照信號顯示之第2期間大之情形時，產生使上述第1期間變小之上述控制信號。
  3. 如請求項2之放大電路，其中上述校正電路於上述第1期間較上述第2期間小之情形時，產生使上述第1期間變大之上述控制信號。
  4. 如請求項2之放大電路，其中上述校正電路於上述第1期間較上述第2期間大之情形時，產生使上述第1期間變小之上述控制信號，且設定第3期間，上述第3期間內禁止產生使上述第1期間變大之上述控制信號之動作。
  5. 如請求項4之放大電路，其中上述校正電路於經過上述第3期間後，上述第1期間較上述第2期間小之情形時，產生使上述第1期間變大之上述控制信號，且上述第3期間內禁止產生使上述第1期間變大之上述控制信號之動作。
  6. 如請求項1之放大電路，其中上述第2變換器基於上述控制信號而產生上述輸出信號。
  7. 如請求項1之放大電路，其中上述校正電路具備：比較器，其藉由比較上述時間信號與上述參照信號，而產生第1信號；及計數器，其基於上述第1信號對上述控制信號進行遞增計數或遞減計數。
  8. 如請求項7之放大電路，其中上述比較器於上述參照信號下降之時點或上升之時點，上述時間信號為第1位準之情形時，將上述第1信號之電位設為上述第1位準，於上述參照信號下降之時點或上升之時點，上述時間信號為第2位準之情形時，將上述第1信號之電位設為上述第2位準，上述計數器於上述第1信號之電位為上述第1位準之情形時，對上述控制信號進行遞減計數，上述計數器於上述第1信號之電位為上述第2位準之情形時，對上述控制信號進行遞增計數。
  9. 如請求項8之放大電路，其中若上述控制信號被遞增計數，上述第1變換器便產生縮短第1期間之上述時間信號，若上述控制信號被遞減計數，上述第1變換器便產生延長第1期間之上述時間信號。
  10. 如請求項8之放大電路，其中上述控制信號為數位信號。
  11. 如請求項1之放大電路，其中上述校正電路具備：比較器，其藉由比較上述時間信號與上述參照信號，而產生第1信號；控制電路，其基於上述第1信號而產生第2信號；及計數器，其基於上述第2信號對上述控制信號進行遞增計數。
  12. 如請求項11之放大電路，其中上述比較器於上述參照信號下降之時點或上升之時點，上述時間信號為第1位準之情形時，將上述 第1信號之電位設為上述第1位準，於上述參照信號下降之時點或上升之時點，上述時間信號為第2位準之情形時，將上述第1信號之電位設為上述第2位準，上述控制電路於上述第1信號之電位為上述第2位準之情形時，輸出第3信號，且開始監視動作，或者，於輸出第4信號之情形時，開始上述監視動作，若開始監視動作，於監視期間結束前，停止上述計數器之計數動作，且監視上述比較器之輸出，於上述監視期間內，上述第1信號之電位並非上述第2位準之情形時，經過監視期間後便輸出上述第4信號，上述計數器若接收上述第3信號便進行遞增計數，若接收上述第4信號便進行遞減計數。
  13. 如請求項12之放大電路，其中若上述控制信號被遞增計數，上述第1變換器便產生縮短第1期間之上述時間信號，若上述控制信號被遞減計數，上述第1變換器便產生延長第1期間之上述時間信號。
  14. 如請求項11之放大電路，其中上述控制信號為數位信號。
  15. 一種管線型類比/數位變換電路，其具有：複數個管線平台；及邏輯電路，其基於上述複數個管線平台之第1信號，產生第2信號；且上述管線平台具備：類比/數位變換電路，其基於輸入信號而產生上述第1信號；及第1電路，其基於上述第1信號產生第3信號，自輸入信號減去上述第3信號，並將上述減去後之信號放大；上述放大電路具備： 第1變換器，其藉由對輸入信號進行電壓/時間變換而產生時間信號；第2變換器，其藉由對上述時間信號進行時間/電壓變換而產生輸出信號；及校正電路，其藉由比較上述時間信號與參照信號而輸出控制信號；且上述第1變換器基於上述控制信號而產生上述時間信號。
  16. 如請求項15之管線型類比/數位變換電路，其中上述校正電路具備：比較器，其藉由比較上述時間信號與上述參照信號，而產生第1信號；控制電路，其基於上述第1信號而產生第2信號；及計數器，其基於上述第2信號對上述控制信號進行遞增計數。
  17. 如請求項16之管線型類比/數位變換電路，其中上述比較器於上述參照信號下降之時點或上升之時點，上述時間信號為第1位準之情形時，將上述第1信號之電位設為上述第1位準，於上述參照信號下降之時點或上升之時點，上述時間信號為第2位準之情形時，將上述第1信號之電位設為上述第2位準，上述控制電路於上述第1信號之電位為上述第2位準之情形時，輸出第4信號，且開始監視動作，或者於輸出第5信號之情形時開始監視動作，若開始監視動作，於監視期間結束前停止上述計數器之計數動作，且監視上述比較器之輸出，於上述監視期間內，上述第1信號之電位並非上述第2位準之情形時，經過監視期間後輸出上述第5信號，上述計數器若接收上述第4信號便進行遞增計數， 若接收上述第5信號便進行遞減計數。
  18. 如請求項17之管線型類比/數位變換電路，其中若上述控制信號被遞增計數，上述第1變換器便產生縮短第1期間之上述時間信號，若上述控制信號被遞減計數，上述第1變換器便產生延長第1期間之上述時間信號。
  19. 如請求項15之管線型類比/數位變換電路，其中上述控制信號為數位信號。
TW105105179A 2015-03-16 2016-02-22 Amplifier circuit and pipeline analog / digital conversion circuit TWI587637B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015051632A JP2016171538A (ja) 2015-03-16 2015-03-16 増幅回路

Publications (2)

Publication Number Publication Date
TW201635717A TW201635717A (zh) 2016-10-01
TWI587637B true TWI587637B (zh) 2017-06-11

Family

ID=56556030

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105105179A TWI587637B (zh) 2015-03-16 2016-02-22 Amplifier circuit and pipeline analog / digital conversion circuit

Country Status (4)

Country Link
US (1) US9413373B1 (zh)
JP (1) JP2016171538A (zh)
CN (1) CN105991135A (zh)
TW (1) TWI587637B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019027843A (ja) * 2017-07-27 2019-02-21 セイコーエプソン株式会社 回路装置、物理量測定装置、電子機器及び移動体
CN107666288B (zh) * 2017-09-20 2021-02-02 西安电子科技大学 一种适用于流水线模数转换器的高增益大带宽三级运算放大器
CN108566202B (zh) * 2018-04-12 2021-07-30 中国电子科技集团公司第三十八研究所 快速高精度可变步长的比较器失调电压补偿电路及方法
CN108736893B (zh) * 2018-05-23 2020-08-07 中国电子科技集团公司第二十四研究所 一种降低寄生电容和电源影响的电压时间转换器及方法
KR20220085891A (ko) * 2020-12-15 2022-06-23 삼성전자주식회사 아날로그 디지털 컨버터
CN113552793B (zh) * 2021-07-26 2022-04-05 大连理工大学 一种自校准的高精度数字时间转换电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5440307A (en) * 1991-02-08 1995-08-08 Deutsche Thomson-Brandt Gmbh Method and facility for time/voltage conversion
US6297618B2 (en) * 2000-02-07 2001-10-02 Hitachi Ltd. Power storage device and method of measuring voltage of storage battery
TW518828B (en) * 2000-08-23 2003-01-21 Samsung Electronics Co Ltd Digital-to-time conversion based flip-flop circuit and comparator

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1608798A2 (ru) * 1989-01-04 1990-11-23 Предприятие П/Я А-3724 Преобразователь угла поворота вала в код
US6346907B1 (en) * 1998-08-07 2002-02-12 Agere Systems Guardian Corp. Analog-to-digital converter having voltage to-time converter and time digitizer, and method for using same
WO2002091565A2 (en) 2001-05-04 2002-11-14 Ok-Sang Jin Signal amplifying method, signal amplifier and devices related therewith
US6909672B2 (en) * 2002-09-24 2005-06-21 General Electric Company Time-to-voltage converter
JP4513832B2 (ja) 2007-07-13 2010-07-28 ヤマハ株式会社 Ｄ級増幅回路
JP4366540B2 (ja) 2007-09-10 2009-11-18 オンキヨー株式会社 パルス幅変調回路及びそれを用いたスイッチングアンプ
US7522085B1 (en) * 2007-10-29 2009-04-21 Texas Instruments Incorporated Pipelined analog to digital converter without input sample/hold
US7629916B2 (en) * 2008-04-04 2009-12-08 Infineon Technologies Ag Multiple output time-to-digital converter
CN101582696B (zh) * 2009-06-22 2012-06-27 中国电子科技集团公司第二十四研究所 用于流水线a/d转换器的单冗余位数字校正方法
KR101258877B1 (ko) * 2009-11-26 2013-04-29 한국전자통신연구원 클럭 검출기 및 이를 이용한 바이어스 전류 조절 회로
US8222607B2 (en) * 2010-10-29 2012-07-17 Kabushiki Kaisha Toshiba Apparatus for time to digital conversion
US8405537B2 (en) * 2011-08-11 2013-03-26 Pixart Imaging Inc. Systems, devices and methods for capacitor mismatch error averaging in pipeline analog-to-digital converters
TWI459723B (zh) 2012-02-03 2014-11-01 Nat Univ Chung Cheng 具電流不匹配校正功能之以零界交越偵測器為基礎的類比數位轉換器
JP2015220538A (ja) 2014-05-15 2015-12-07 株式会社東芝 増幅回路、アナログ／ディジタル変換回路および電圧／時間変換器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5440307A (en) * 1991-02-08 1995-08-08 Deutsche Thomson-Brandt Gmbh Method and facility for time/voltage conversion
US6297618B2 (en) * 2000-02-07 2001-10-02 Hitachi Ltd. Power storage device and method of measuring voltage of storage battery
TW518828B (en) * 2000-08-23 2003-01-21 Samsung Electronics Co Ltd Digital-to-time conversion based flip-flop circuit and comparator

Also Published As

Publication number Publication date
JP2016171538A (ja) 2016-09-23
TW201635717A (zh) 2016-10-01
CN105991135A (zh) 2016-10-05
US9413373B1 (en) 2016-08-09

Similar Documents

Publication Publication Date Title
TWI587637B (zh) Amplifier circuit and pipeline analog / digital conversion circuit
TWI382669B (zh) 用於管線式類比數位轉換器之比較器及相關訊號取樣方法
US8957794B2 (en) A/D converter and method for calibrating the same
US9654126B2 (en) Systems and methods for providing a pipelined analog-to-digital converter
US9634627B2 (en) Amplification circuit and analog/digital conversion circuit
US7525383B2 (en) Differential amplifier
US20150381192A1 (en) Semiconductor device
US9606511B2 (en) Analog/digital conversion circuit
US11962277B2 (en) Switched-capacitor amplifier and pipelined analog-to-digital converter comprising the same
EP1366571B1 (en) A/d converter calibration test sequence insertion
US7764214B2 (en) Analog-to-digital converter for converting input analog signal into digital signal through multiple conversion processings
WO2012079077A1 (en) Circuits and methods for implementing a residue amplifier
WO2015174166A1 (ja) 増幅回路、アナログ／ディジタル変換回路および電圧／時間変換器
US11211922B2 (en) Voltage comparator for offset compensation
US9698815B1 (en) Pipelined ADC with constant charge demand
CN111245383B (zh) 用于误差信号放大及处理的电路和方法
US9625500B2 (en) A/D converter, analog front end, and sensor system
JP2004080581A (ja) 電圧比較器、アナログ−デジタル変換器およびアナログ−デジタル変換回路
US11967967B2 (en) Signal shaping for compensation of metastable errors
US11949418B2 (en) Comparator circuit and ad converter
US20210083684A1 (en) Semiconductor integrated circuit, a/d converter, delta sigma-type a/d converter, incremental delta sigma-type a/d converter, and switched capacitor
US10566985B2 (en) Method for analog-to-digital conversion of analog input signals
JP2024516674A (ja) 基準バッファ
Abdelhamid et al. A 12-bit, 200MS/s digitally calibrated pipeline ADC with Embedded Sample and Hold
Tavassoli et al. Digital background calibration of pipeline ADC with open-loop gain stage

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees