CN101582696B - 用于流水线a/d转换器的单冗余位数字校正方法 - Google Patents

用于流水线a/d转换器的单冗余位数字校正方法 Download PDF

Info

Publication number
CN101582696B
CN101582696B CN2009101041332A CN200910104133A CN101582696B CN 101582696 B CN101582696 B CN 101582696B CN 2009101041332 A CN2009101041332 A CN 2009101041332A CN 200910104133 A CN200910104133 A CN 200910104133A CN 101582696 B CN101582696 B CN 101582696B
Authority
CN
China
Prior art keywords
code
electronic circuit
voltage
converter
pipeline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009101041332A
Other languages
English (en)
Other versions
CN101582696A (zh
Inventor
李婷
王育新
沈晓峰
周述涛
刘涛
徐鸣远
李儒章
何开全
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cetc Chip Technology Group Co ltd
Chongqing Jixin Technology Co ltd
Original Assignee
CETC 24 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 24 Research Institute filed Critical CETC 24 Research Institute
Priority to CN2009101041332A priority Critical patent/CN101582696B/zh
Publication of CN101582696A publication Critical patent/CN101582696A/zh
Priority to US13/142,367 priority patent/US8531323B2/en
Priority to PCT/CN2010/074136 priority patent/WO2010149002A1/zh
Application granted granted Critical
Publication of CN101582696B publication Critical patent/CN101582696B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/069Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy by range overlap between successive stages or steps
    • H03M1/0695Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy by range overlap between successive stages or steps using less than the maximum number of output states per stage or step, e.g. 1.5 per stage or less than 1.5 bit per stage type
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/14Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/16Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
    • H03M1/164Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages
    • H03M1/167Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages all stages comprising simultaneous converters
    • H03M1/168Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages all stages comprising simultaneous converters and delivering the same number of bits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明公开了一种用于流水线A/D转换器的单冗余位数字校正方法,包括以下步骤:1)分配每级子电路的分辨率;2)对每级子电路进行量化输入电压、计算残余电压、放大残余电压并平移到基准电压区间的中部;3)确定各级编码及偏移码;4)计算总偏移码;5)编码重建,校正比较器器失调引入的误差,得到校正后的输出码。与现有常规的流水线A/D转换器数字校正方法相比,本发明方法具有以下优点:能灵活分配每级子电路的分辨率,明显降低高速高精度A/D转换器的流水线级数,因此大大节省版图面积、功耗和输入输出延迟。本发明方法首次提出了多个正向冗余码和多个负向冗余码的编码方法,流水线A/D转换器经本方法校正后,其溢出位能标识输入信号的负向溢出和正向溢出,即带双向溢出。本发明方法适用于流水线A/D转换器,特别是高速高精度A/D转换器的数字校正领域。

Description

用于流水线A/D转换器的单冗余位数字校正方法
技术领域
本发明涉及一种单冗余位的数字校正方法,特别涉及一种用于流水线A/D转换器的单冗余位数字校正方法。它直接应用的领域是流水线A/D转换器的数字校正领域。
背景技术
A/D转换器的电路结构主要有逐次比较结构、积分型结构、全并行(flash)结构、分级结构、流水线结构和Δ-∑过采样结构等。高速高精度A/D转换器电路涉及的主要电路结构为流水线结构。
流水线结构的基本思想由S.H.Lewis等人于1987年提出,其原理是利用低精度的A/D转换器以流水线的方式连接实现高精度A/D转换器。1990年B.Ginetti等人在此基础上又引入了冗余位的基本思想,也就是目前应用较为成熟的每级1.5位的流水线结构,每级流水线引入1个有效数据位和1个冗余位,每级输出00,01,10三种编码之一,最后将各级输出适当延迟后,送到编码重建电路进行叠位相加,得到校正后的输出码。这种结构通过引入冗余位和数字校正电路,对比较器失调引入的误差进行校正,在流水线A/D转换器中得到广泛的应用。但是,这种结构及相应的数字校正方法应用于高速高精度A/D转换器时,存在如下问题:1)各级子电路的输出电压范围占满整个基准电压区间[Vref-,Vref+],没有多余的基准电压区间用于引入负向冗余码和正向冗余码,当输入信号小于Vref-时,输出为全0;输入信号大于Vref+时,输出为全1,即校正后的输出码不能标识输入信号的负向溢出和正向溢出。2)流水线级数等于A/D转换器的位数减1,位数越多,级数就越多。以16位A/D转换器为例,若采用每级1.5位的流水线结构,则需要15个流水线级,与相同结构的8位以下的A/D转换器相比,版图面积和功耗将大大增加。3)输入输出延迟时间与流水线级数成正比,级数增加的同时输入输出延迟时间也随之增大。
对于目前常规的用于比较器失调误差的数字校正方法,根据每级1.5位原理,类推得到每级(n+0.5)位结构,即每级流水线引入n个有效数据位和1个冗余位,每级输出0~(2n+1-1)对应的二进制编码,各级输出适当延迟后,送往编码重建电路进行叠位相加,得到校正后的输出码。这种常规方法在用于高速搞精度A/D转换器的数字校正时,也存在以下问题:即该方法同样没有引入负向冗余码和正向冗余码,因此不能标识输入信号的负向溢出和正向溢出。
因此,需要对现有的常规校正方法进行改进,有必要在减少流水线级数的同时,引入负向冗余码和正向冗余码,标识输入信号的负向溢出和正向溢出。
发明内容
为克服常规的用于流水线A/D转换器的数字校正方法应用于高速高精度A/D转换器时,所需流水线级数过多引起的版图面积、功耗以及输入输出延迟时间增大,且不能标识输入信号负向溢出和正向溢出的问题,本发明提供一种用于流水线A/D转换器的单冗余位数字校正方法,所采取的技术方案,包括以下步骤:
(1)分配流水线A/D转换器的每级子电路的分辨率;
(2)首先对第1级子电路的输入电压进行量化,得到量化温度计码,并计算量化温度计码对应的模拟电压,得到被量化的电压,接着用输入电压减去被量化的电压得到残余电压,将残余电压放大并平移到基准电压区间的中部,得到第1级子电路的输出电压,最后将第1级子电路的输出电压送往第2级子电路,如此循环,直至最末级子电路,即第m级子电路,第m级子电路不产生残余电压,其中输出电压=放大的残余电压+1/2(Verf++Vref-),[Vref-,Vref+]为基准电压区间;
(3)确定与各级子电路的量化温度计码相对应的各级编码及偏移码,各级编码仅引入1个冗余分辨率,同时包含负向冗余码、有效码、正向冗余码。编码序列中前个编码为负向冗余码,中间
Figure GSB00000395961400022
个编码为有效码,后
Figure GSB00000395961400023
个编码为正向冗余码。CN(i)为第i级子电路中量化温度计码的个数,
Figure GSB00000395961400024
Bi为第i级子电路输出有效位个数;
(4)各级偏移码按权重相加,得到总偏移码;
(5)各级编码按权重相加,并加上总偏移码,对流水线A/D转换器中的由比较器失调引入的误差进行校正,得到校正后的输出码。
所述步骤(2)中,对各级子电路的输入电压进行量化的有效分辨率≥1。
所述步骤(2)中,对各级子电路的输入电压进行量化时,引入1个冗余分辨率。
所述步骤(2)中的各级子电路的输出电压的范围仅占基准电压区间的一半。
所述步骤(3)中的各级编码包括有≥1个负向冗余码。
所述步骤(3)中的各级编码包括有≥2个有效码。
所述步骤(3)中的各级编码包括有≥1个正向冗余码。
所述步骤(3)中,引入了偏移码,使负向冗余码能用正数表示。
所述步骤(5)中,在校正后的输出码的最高有效位前引入溢出位,使溢出位能够标识输入信号的负向溢出和正向溢出。
有益效果
与现有常规的流水线A/D转换器的数字校正方法相比,本发明的用于流水线A/D转换器的单冗余位数字校正方法,具有以下优点:
(1)本发明方法首次提出了多个负向冗余码和多个正向冗余码的编码方法,流水线A/D转换器经本发明方法校正后,其溢出位能标识输入信号的负向溢出和正向溢出,即带双向溢出;而常规的数字校正方法中,不能标识负向溢出和正向溢出。
(2)本发明方法仅引入了1个冗余分辨率,就能同时包含负向冗余码、有效码和正向冗余码;而常规的数字校正方法引入1个冗余分辨率,并不包含负向冗余码和正向冗余码。
(3)本发明方法中,每级子电路的输出电压范围仅占基准电压区间[Vref-,Vref+]的一半,另外一半基准电压区间可用于引入负向冗余码和正向冗余码;而常规的数字校正方法中子电路输出电压范围占满整个基准电压区间,无法引入负向冗余码和正向冗余码。
(4)本发明方法可以明显减少高速高精度流水线A/D转换器的级数。以16位A/D转换器为例,若采用每级1.5位结构,需要15个流水线级,而按照本发明方法,采用每级3个有效数据位+1个冗余位结构,仅需5级,总级数减少了67%,虽然本发明方法的比较器个数有所增加,但放大器个数明显减少,而版图面积和功耗主要集中在放大器上,因此,可以大幅节省版图面积、功耗和输入输出延迟。
(5)本发明方法在编码中引入了偏移码,使负向冗余码能用正数表示,而实际的正数加法电路比负数加法电路结构更简单,因此降低了运算电路的复杂程度。
(6)本发明方法的各级子电路内部采用全并行结构,各级子电路之间采用流水线方式连接,因此采用本校正方法的流水线A/D转换器兼具全并行结构高速和流水线结构高精度的优点。
附图说明
图1为本发明的用于流水线A/D转换器的单冗余位数字校正方法的步骤流程图;
图2为本发明方法中的流水线A/D转换器的结构示意图;
图3为本发明方法图2中前(m-1)级子电路之一的结构示意图;
图4为本发明方法图3中的MDAC的结构示意图;
图5为本发明方法图4中的flash ADC的结构示意图;
图6为本发明方法图2中的第m级子电路的结构示意图;
图7为本发明方法的编码重建逻辑示意图;
图8为本发明方法实施例中第1~4级子电路的传输函数及对应的编码示意图。
具体实施方式
本发明的具体实施方式不仅限于下面的描述,现结合附图加以进一步说明。
本发明方法中流水线A/D转换器的总体结构示意图如图2所示。整个流水线A/D转换器的结构包含1个采样保持电路、m个子电路和1个编码重建电路,其工作原理为:外部输入信号经采样保持电路,送往第1级子电路,第1级子电路对其输入电压进行量化,得到量化温度计码,并计算量化温度计码对应的模拟电压,即得到被量化的电压,接着用输入电压减去被量化的电压,得到残余电压,将残余电压放大并平移到基准电压区间的中部,得到第1级子电路的输出电压,然后将第1级子电路的输出电压送往第2级子电路,如此循环,直至最末级子电路,即第m级子电路,第m级子电路不产生残余电压;同时,各级子电路确定各级量化温度计码对应的编码及偏移码,并将各级编码及偏移码适当延迟后,送往编码重建电路,校正比较器失调引入的误差后,形成校正后的输出码。
本发明用于流水线A/D转换器的单冗余位数字校正方法,特别适用于高速高精度A/D转换器,其步骤流程图如图1。具体的实施步骤如下:
1)分配流水线A/D转换器的每级子电路分辨率。
图2中的m值根据A/D转换器的实际精度确定。例如,1个16位A/D转换器,m取5,前(m-1)级子电路取相同分辨率(子电路分辨率一般可取2~5),可分为(4+4+4+4+4)结构,每级含1个冗余位;若m取4,前(m-1)级子电路取相同分辨率,可分为(5+5+5+4),每级含1个冗余位;m也可取其它值,每级子电路的分辨率也可不同,但每级子电路的冗余分辨率始终为1。
2)首先对第1级子电路的输入电压进行量化,得到量化温度计码,并计算量化温度计码对应的模拟电压,即得到被量化的电压,接着用输入电压减去被量化的电压,得到残余电压,将残余电压放大,并平移到基准电压区间的中部,得到第1级子电路输出电压,最后将第1级子电路输出电压送往第2级子电路,如此循环,直至最末级子电路,即第m级子电路,第m级子电路不产生残余电压。
本发明方法图2中前(m-1)级子电路之一的结构示意图如图3所示,每级子电路都包括1个乘法D/A转换器,即MDAC(Multiplying D/A Converter)和1个编码及偏移码分配电路。编码及偏移码分配电路根据量化温度计码,计算并输出编码和偏移码,量化温度计码为MDAC中输出的温度计码,每级子电路都有固定的偏移码。
本发明方法图3中的MDAC的结构示意图如图4所示,它包含1个flashADC、1个传输函数为f(Di)的D/A转换器和1个放大倍数为Gi的级内残差放大器。工作时,falshADC首先量化输入Vin(i),得到量化温度计码Di(1),Di(2),…,Di(CN(i)),D/A转换器将量化温度计码转换为模拟值Ai,并从输入Vin(i)中减去该模拟值,生成一个残差(Vin(i)-Ai),通过级内残差放大器放大,并平移后送往下级子电路。MDAC的具体工作步骤如下:
(a)首先,flashADC量化子电路的输入信号,输出量化温度计码。
本发明方法图4中的fashADC的结构示意图如图5所示,它包含一个分压电阻串和一个比较器阵列。若第i级子电路(其中1≤i≤m)输出有效位个数为Bi,冗余位个数为1,总分辨率为(Bi+1),则对应的量化区间个数,即量化温度计码个数为:
CN ( i ) = 2 B i + 1 - - - ( 1 )
第i级子电路比较器个数为:
2 B i + 1 - 1 - - - ( 2 )
第i级子电路分压电阻串中的电阻个数为
Figure GSB00000395961400053
将基准电压区间[Vref-,Vref+]划分为
Figure GSB00000395961400054
个大小相同的量化区间。第i级子电路输出,即第i级子电路中flashADC中的比较器阵列输出的量化温度计码为Di(1),Di(2),…,Di(CN(i))。
(b)接着,将falshADC输出的量化温度计码转换为对应的模拟信号Ai
Ai定义为第i级子电路输入信号所在量化区间的中点电压,若第i级流水线第k个比较器输出为Di(k)(比较器正端输入电压大于负端输入电压时,输出为1,反之输出为0),则
A i = f ( D i ) = Vref - + ( Vref + - Vref - ) × 2 D i + 1 2 CN ( i ) - - - ( 3 )
其中,
Figure GSB00000395961400056
1≤i≤(m-1)。
(c)最后,将第i级子电路输入信号Vin(i)与Ai相减,其差值经残差放大器放大,并平移到基准电压区间[Vref-,Vref+]的中部后,送往下一级子电路。
V out ( i ) = ( V in ( i ) - A i ) G i + 1 2 ( Vref + + Vref - ) - - - ( 4 )
其中,Gi为第i级子电路残差放大倍数:
G i = 2 B i , 1≤i≤(m-1)    (5)
本发明方法图2的第m级子电路的结构示意图如图6所示,它包含1个flash ADC和1个编码及偏移码分配电路。其中flashADC工作过程同上述步骤(a)。
3)确定与各级子电路的量化温度计码相对应的编码及偏移码。
(a)编码确定
第i级子电路中falshADC输出的温度计码为Di(1),Di(2),…,Di(CN(i)),则编码为式(3)中Di对应的(Bi+1)位二进制编码。
在理想情况下,由于Ai(其中1≤i≤(m-1))始终对应每个量化区间的中点电压,因此,|Vin(i)-Ai|小于等于量化区间宽度(即比较器间隔电压)的一半,即:
| V in ( i ) - A i | ≤ 1 2 × ( Vref + - Vref - ) CN ( i )
- 1 2 CN ( i ) ( Vref + - Vref - ) ≤ ( V in ( i ) - A i ) ≤ 1 2 CN ( i ) ( Vref + - Vref - ) - - - ( 6 )
由(4)、(5)、(6)式,可得:
- 1 4 ( Vref + - Vref - ) + 1 2 ( Vref + + Vref - ) ≤ V out ( i ) ≤ 1 4 ( Vref + - Vref - ) + 1 2 ( Vref + + Vref - ) - - - ( 7 )
由(7)式可知,第i级子电路输出电压Vout(i)范围关于两基准电压的中间值
Figure GSB00000395961400064
对称,即分布在
Figure GSB00000395961400065
左右
Figure GSB00000395961400066
区间内,而编码对应于整个基准电压区间[Vref-,Vref+],即
Figure GSB00000395961400067
左右
Figure GSB00000395961400068
区间。因此编码序列中前
Figure GSB00000395961400069
编码为负向冗余码,中间
Figure GSB000003959614000610
个编码为有效码,后
Figure GSB000003959614000611
个编码为正向冗余码,可见,冗余码和有效码个数相同,且正向冗余码和负向冗余码个数相同。正向冗余码和负向冗余码用于校正比较器失调引入的误差。
(b)偏移码确定
对第1级子电路,输入信号范围与基准电压范围相同,分布在左右
Figure GSB000003959614000613
区间内,因此,偏移码为0。
第i级子电路(2≤i≤m),理想情况下,输入信号(即前一级子电路的输出电压Vout(i-1))仅分布在
Figure GSB000003959614000614
左右
Figure GSB000003959614000615
区间内,编码应从基准电压的第2个区间开始从0计数,而实际编码从第1个
Figure GSB000003959614000617
区间就开始了,相当于实际编码偏移了
Figure GSB000003959614000618
个区间,因此,偏移码为
Figure GSB000003959614000619
因此,第i级子电路输出偏移码为:
0 , i = 1 - 2 B i + 1 4 , 2 ≤ i ≤ m - - - ( 8 )
4)各级偏移码按权重相加,得到总偏移码。
各级偏移码按权重相加,得到总偏移码SoSnSn-1Sn-2…S3S2S1(二进制补码形式),其中n为A/D转换器的精度,So为符号位。
5)各级编码按权重相加,并加上总偏移码,对流水线A/D转换器中的由比较器失调引入的误差进行校正,得到校正后的输出码。
第i级子电路中比较器失调电压的校正范围为:
V os = ± 1 2 Vref + - Vref - 2 B i + 1 - - - ( 9 )
本发明方法的编码重建逻辑示意图如图7所示。此处在输出码的最高有效位Dn前引入Do作为溢出标识位,当输入信号小于Vref-或者大于Vref+时,Do=1;当输入信号在两基准电压之间时,Do=0。由于每一个实际A/D转换器对应的二进制总偏移码为固定值,因此可以在设计时将其固化到编码重建电路中,而不必在每次校正时重新计算。
校正原理如下:若仅第i级子电路存在比较器失调误差时,量化温度计码对应的编码将比实际值小1(偏小)或大1(偏大)。当第i级编码比理想值小1时,对应的模拟信号Ai也比实际值小1个量化电平(理想情况下的比较器间隔电压),因此,会从该级输入信号中少减去1个量化电平,以至于第i级子电路输出电压Vout(i)偏大1个量化电平,Vout(i)经下级子电路量化后,输出的编码也比理想值大Gi,各级子电路输出的编码及偏移码按权重相加后,得到的输出码与第i级子电路不存在比较器失调时的输出码(理想输出码)是一致的。当第i级编码比理想值大1时,同理。总之,前级子电路多量化了,后级子电路就少量化,前级子电路少量化了,后级子电路就多量化,各级子电路输出的编码和偏移码按权重相加后,就可以校正比较器失调引入的误差,得到校正后的正确输出码。
本发明实际用于常规混合集成电路工艺制造的16位A/D转换器,其校正过程如下:
1)无溢出情况
以16位A/D转换器为例,设基准电压为Vref-和Vref+,令Vref=Vref+-Vref-,输入
V in = Vref - + 12345 2 16 Vref
(a)若采用理想的16位A/D转换器(即不存在比较器失调误差的16位A/D转换器)量化,输出码为12345对应的二进制码:0011 0000 0011 1001
(b)若采用本发明提出的结构和本发明的数字校正方法,子电路级数m取5,采用(4+4+4+4+4)结构,即每级子电路包含3个有效数据位和1个冗余位,第1~4级子电路传输函数如图8所示。存在比较器失调误差,且失调误差不超过
Figure GSB00000395961400081
时,由式(3)、(4)、(5)、(8),可得每级子电路量化过程为:
第1级输出编码:0010(理想输出为0011,假设第1级比较器失调使输出码偏小)
第1级输出电压:
Figure GSB00000395961400082
第2级输出编码:1011(理想输出为1100,假设第2级比较器失调使输出码偏小)
第2级输出电压:
Figure GSB00000395961400083
第3级输出编码:1101(理想输出为1100,假设第3级比较器失调使输出码偏大)
第3级输出电压:
Figure GSB00000395961400084
第4级输出编码:0010(理想输出为0011,假设第4级比较器失调使输出码偏小)
第4级输出电压:
Figure GSB00000395961400085
第5级输出编码:1101
总偏移码为:1 1111 0110 1101 1100
总编码为:0 0011 1001 0101 1101
校正后的输出码为:00011 0000 0011 1001(最高位为溢出位)
上述实例中溢出位为0,表明输入信号没有超出基准电压范围。(a)和(b)两种情况下输出码相同,可见,前(m-1)级子电路中比较器失调引起的编码误差都可以被校正,校正后的输出码与理想的16位A/D转换器量化后的输出码一致。如果还需要校正最末级比较器失调误差,可追加1级低分辨率子电路,如总分辨率为2的子电路,则可完全消除比较器失调误差。
2)负向溢出情况
以16位A/D转换器为例,设基准电压为Vref-和Vref+,令Vref=Vref+-Vref-,输入
V in = Vref - - 1 65536 Vref
(a)若采用理想的16位A/D转换器(即不存在比较器失调误差的16位A/D转换器)量化,其Vin<Vref-,理想量化后应该为负向溢出。
(b)采用本发明提出的结构和校正方法,子电路级数m取5,采用(4+4+4+4+4)结构,即每级子电路包含3个有效数据位和1个冗余位,第1~4级子电路的传输函数及对应的编码示意图如图8所示。比较器失调误差不超过
Figure GSB00000395961400087
时,由式(3)、(4)、(5)、(8),可得各级子电路量化过程如下(正溢出时同理可得):
第1级输出编码:0000(存在比较器失调误差时,该输入对应的输出编码不变)
第1级输出电压:
Figure GSB00000395961400091
第2级输出编码:0100(理想输出为0011,假设第2级比较器失调使输出码偏大)
第2级输出电压:
Figure GSB00000395961400092
第3级输出编码:0100(理想输出为0011,假设第3级比较器失调使输出码偏大)
第3级输出电压:
Figure GSB00000395961400093
第4级输出编码:0100(理想输出为0011,假设第4级比较器失调使输出码偏大)
第4级输出电压:
Figure GSB00000395961400094
第5级输出编码:0011
总偏移码为:1 1111 0110 1101 1100
总编码为:0 0000 1001 0010 0011
校正后的输出码为:1 1111 1111 1111 1111(最高位为溢出位)
上述实例中溢出位为1,表明输入信号超出基准电压范围。可见,经本发明方法校正后的输出结果与理想的16位A/D转换器的输出结果一致,因此本发明方法的溢出位能够标识输入信号的负向溢出,并且能够在各级子电路存在比较器失调误差的情况下,正确标识输入信号的负向溢出。
同理,由输入为
Figure GSB00000395961400095
的情况,可以看出,溢出位能够在各级子电路存在比较器失调误差的情况下,正确标识输入信号的正向溢出。

Claims (9)

1.一种用于流水线A/D转换器的单冗余位数字校正方法,包括以下步骤:
(1)分配流水线A/D转换器的每级子电路的分辨率;
(2)首先对第1级子电路的输入电压进行量化,得到量化温度计码,并计算量化温度计码对应的模拟电压,得到被量化的电压,接着用输入电压减去被量化的电压得到残余电压,将残余电压放大并平移到基准电压区间的中部,得到第1级子电路的输出电压,最后将第1级子电路的输出电压送往第2级子电路,如此循环,直至最末级子电路,即第m级子电路,第m级子电路不产生残余电压,其中输出电压=放大的残余电压+1/2(Vref++Vref-),[Vref-,Vref+]为基准电压区间;
(3)确定与各级子电路的量化温度计码相对应的各级编码及偏移码,各级编码仅引入1个冗余分辨率,同时包含负向冗余码、有效码、正向冗余码。编码序列中前
Figure FSB00000395961300011
个编码为负向冗余码,中间
Figure FSB00000395961300012
个编码为有效码,后
Figure FSB00000395961300013
个编码为正向冗余码。CN(i)为第i级子电路中量化温度计码的个数,
Figure FSB00000395961300014
Bi为第i级子电路输出有效位个数;
(4)各级偏移码按权重相加,得到总偏移码;
(5)各级编码按权重相加,并加上总偏移码,对流水线A/D转换器中的由比较器失调引入的误差进行校正,得到校正后的输出码。
2.根据权利要求1所述的用于流水线A/D转换器的单冗余位数字校正方法,其特征在于,所述步骤(2)中,对各级子电路的输入电压进行量化的有效分辨率≥1。
3.根据权利要求1所述的用于流水线A/D转换器的单冗余位数字校正方法,其特征在于,所述步骤(2)中,对各级子电路的输入电压进行量化时,引入1个冗余分辨率。
4.根据权利要求1所述的用于流水线A/D转换器的单冗余位数字校正方法,其特征在于,所述步骤(2)中的各级子电路的输出电压的范围仅占基准电压区间的一半。
5.根据权利要求1所述的用于流水线A/D转换器的单冗余位数字校正方法,其特征在于,所述步骤(3)中的各级编码包括有≥1个负向冗余码。
6.根据权利要求1所述的用于流水线A/D转换器的单冗余位数字校正方法,其特征在于,所述步骤(3)中的各级编码包括有≥2个有效码。
7.根据权利要求1所述的用于流水线A/D转换器的单冗余位数字校正方法,其特征在于,所述步骤(3)中的各级编码包括有≥1个正向冗余码。
8.根据权利要求1所述的用于流水线A/D转换器的单冗余位数字校正方法,其特征在于,所述步骤(3)中,引入了偏移码,使负向冗余码能用正数表示。
9.根据权利要求1所述的用于流水线A/D转换器的单冗余位数字校正方法,其特征在于,所述步骤(5)中,在校正后的输出码的最高有效位前引入溢出位,使溢出位能够标识输入信号的负向溢出和正向溢出。
CN2009101041332A 2009-06-22 2009-06-22 用于流水线a/d转换器的单冗余位数字校正方法 Active CN101582696B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2009101041332A CN101582696B (zh) 2009-06-22 2009-06-22 用于流水线a/d转换器的单冗余位数字校正方法
US13/142,367 US8531323B2 (en) 2009-06-22 2010-06-21 Pipelined analog-to-digital converter and its single redundancy bit digital correction technique
PCT/CN2010/074136 WO2010149002A1 (zh) 2009-06-22 2010-06-21 流水线a/d转换器及其单冗余位数字校正方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009101041332A CN101582696B (zh) 2009-06-22 2009-06-22 用于流水线a/d转换器的单冗余位数字校正方法

Publications (2)

Publication Number Publication Date
CN101582696A CN101582696A (zh) 2009-11-18
CN101582696B true CN101582696B (zh) 2012-06-27

Family

ID=41364691

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101041332A Active CN101582696B (zh) 2009-06-22 2009-06-22 用于流水线a/d转换器的单冗余位数字校正方法

Country Status (3)

Country Link
US (1) US8531323B2 (zh)
CN (1) CN101582696B (zh)
WO (1) WO2010149002A1 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101582696B (zh) 2009-06-22 2012-06-27 中国电子科技集团公司第二十四研究所 用于流水线a/d转换器的单冗余位数字校正方法
JP5609522B2 (ja) * 2010-10-15 2014-10-22 ソニー株式会社 アナログデジタル変換器および信号処理システム
CN102104383B (zh) * 2011-03-10 2013-09-25 无锡思泰迪半导体有限公司 一种用于判断流水线型模数转换器输入溢出幅度的方法
CN103368570B (zh) * 2012-03-30 2016-08-17 上海华虹宏力半导体制造有限公司 流水线模数转换器的数字校正电路
CN102983863A (zh) * 2012-12-18 2013-03-20 天津大学 一种流水线模数转换器的第一级电路结构
CN104660261B (zh) * 2013-11-19 2019-01-29 山东共达电声股份有限公司 一种自适应量化的模拟数字转换装置
JP2016171538A (ja) * 2015-03-16 2016-09-23 株式会社東芝 増幅回路
CN106100638B (zh) * 2016-06-14 2019-09-03 中国电子科技集团公司第二十四研究所 流水线模数转换器的误差补偿校正装置
US10447956B2 (en) * 2016-08-30 2019-10-15 Semiconductor Components Industries, Llc Analog-to-digital converter circuitry with offset distribution capabilities
US10164653B1 (en) * 2017-08-24 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Analog to digital converter
CN108647406A (zh) * 2018-04-24 2018-10-12 北京新岸线移动多媒体技术有限公司 一种流水线模数转换器中各级电路的设计方法
CN108880545B (zh) * 2018-07-06 2022-05-13 北京时代民芯科技有限公司 一种流水线模数转换器比较器失调前台校准电路及方法
CN108988861B (zh) * 2018-08-06 2021-10-08 中国电子科技集团公司第二十四研究所 电流模余量放大器
CN110336561B (zh) * 2019-07-05 2021-02-05 中国电子科技集团公司第二十四研究所 一种流水线型模数转换器及其输出校正方法
CN110224701B (zh) * 2019-07-08 2024-02-09 湖南国科微电子股份有限公司 一种流水线结构adc
CN111628775B (zh) * 2020-07-28 2020-11-24 南京航空航天大学 基于多数表决的比较器失调校准装置和校准方法
CN113422605B (zh) * 2021-07-06 2023-08-22 西安电子科技大学芜湖研究院 一种溢出校准电路、模数转换器及模数转换方法
CN113992871B (zh) * 2021-10-29 2023-11-24 西安微电子技术研究所 一种用于cmos图像传感器芯片级adc的双位移位校正系统
CN114665875A (zh) * 2022-01-07 2022-06-24 中国电子科技集团公司第五十八研究所 一种基于流水线adc的电容失配校准系统及其校准方法
CN115642914B (zh) * 2022-11-17 2023-03-21 湖南进芯电子科技有限公司 流水线型模数转换器校正电路、模数转换电路及方法
CN116846399B (zh) * 2023-05-31 2023-12-01 北京国科环宇科技股份有限公司 数模转换器、电子设备、及数模转换方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6453309B1 (en) * 1998-05-13 2002-09-17 Nokia Mobile Phones Limited Method for correcting errors in parallel A/D conversion, corrector and parallel A/D converter
CN1691514A (zh) * 2004-04-30 2005-11-02 瑞昱半导体股份有限公司 数字自我校正流水线式模拟数字转换器及相关方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970005828B1 (ko) * 1993-12-31 1997-04-21 김정덕 파이프 라인 구조의 다단 아날로그/디지탈 변환기
US6295016B1 (en) * 2000-02-17 2001-09-25 Advanced Micro Devices, Inc. Pipeline analog to digital (A/D) converter with relaxed accuracy requirement for sample and hold stage
KR100688512B1 (ko) * 2004-12-30 2007-03-02 삼성전자주식회사 2개의 기준 전압들을 사용하는 파이프라인 구조의아날로그-디지털 변환 장치
KR100827268B1 (ko) * 2006-09-14 2008-05-07 한국전자통신연구원 증폭기 공유 구조의 멀티-비트 파이프라인 아날로그-디지털변환기
KR100850749B1 (ko) * 2006-12-04 2008-08-06 한국전자통신연구원 동작 모드 변경이 가능한 멀티-비트 파이프라인아날로그-디지털 변환기
US7595748B2 (en) 2007-07-23 2009-09-29 Mediatek Inc. Method of gain error calibration in a pipelined analog-to-digital converter or a cyclic analog-to-digital converter
US7595744B2 (en) 2007-11-27 2009-09-29 Texas Instruments Incorporated Correcting offset errors associated with a sub-ADC in pipeline analog to digital converters
CN101582696B (zh) * 2009-06-22 2012-06-27 中国电子科技集团公司第二十四研究所 用于流水线a/d转换器的单冗余位数字校正方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6453309B1 (en) * 1998-05-13 2002-09-17 Nokia Mobile Phones Limited Method for correcting errors in parallel A/D conversion, corrector and parallel A/D converter
CN1691514A (zh) * 2004-04-30 2005-11-02 瑞昱半导体股份有限公司 数字自我校正流水线式模拟数字转换器及相关方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
罗静芳等.用于流水线模数转换冗余校正的溢出判断技术.《微电子学》.2006,第36卷(第2期),131. *
薛天宇等.模数转换器应用技术.《模数转换器应用技术》.科学出版社,2001,147-153. *

Also Published As

Publication number Publication date
CN101582696A (zh) 2009-11-18
WO2010149002A1 (zh) 2010-12-29
US20110279295A1 (en) 2011-11-17
US8531323B2 (en) 2013-09-10

Similar Documents

Publication Publication Date Title
CN101582696B (zh) 用于流水线a/d转换器的单冗余位数字校正方法
CN107359878B (zh) 一种基于最小量化误差的流水线adc的前端校准方法
CN104917527A (zh) 应用于单端sar adc的电容失配校准电路及其校准方法
CN104796149A (zh) 高精度逐次逼近型模数转换器及其基于dnl的性能提升方法
CN107453756B (zh) 一种用于流水线adc的前端校准方法
CN101977058A (zh) 带数字校正的逐次逼近模数转换器及其处理方法
CN103281083A (zh) 带数字校正的逐次逼近全差分模数转换器及其处理方法
CN101499802B (zh) 一种改进型折叠结构adc
CN104506196A (zh) 高速高精度两步式模数转换器
CN106877869B (zh) 一种能提高电阻电容型逐次逼近模数转换器线性度的电容排序方法
CN102751990A (zh) 一种可提高动态性能的流水线式模数转换器
US6433725B1 (en) High speed analog-to-digital converter
CN104158545A (zh) 一种基于压控振荡器量化的逐次逼近寄存器型模数转换器
CN102723951B (zh) 一种具有平移技术的流水线型adc数字后台校正电路
CN110768670A (zh) 一种用于逐次逼近型模数转换器的数字分段线性校准方法
CN109361390A (zh) 用于时间交织adc通道间采样时间误差校正模块及方法
CN102723949B (zh) 一种适用于流水线型模数转换器的数字后台校正方法
CN113037287A (zh) 一种高精度逐次逼近性模数转换器的后台校准方法及系统
CN110504966B (zh) 一种模数转换器的校准系统及方法
CN106899300A (zh) 一种用于逐次逼近模数转换器的冗余循环平均方法
CN112953535B (zh) 分段结构模数转换器增益误差校准装置及方法
CN112803946A (zh) 应用于高精度逐次逼近型adc的电容失配和失调电压校正方法
CN106341133A (zh) 一种双通道时间交错异步流水线快闪型模数转换器
CN108880546A (zh) 一种应用于逐次逼近模数转换器的电容校正方法
CN102013894A (zh) 一种低功耗流水线模数转换器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220727

Address after: No.23 Xiyong Avenue, Shapingba District, Chongqing 401332

Patentee after: CHINA ELECTRONICS TECHNOLOGY GROUP CORPORATION CHONGQING ACOUSTIC-OPTIC-ELECTRONIC CO.,LTD.

Address before: 400060 Chongqing Nanping Nan'an District No. 14 Huayuan Road

Patentee before: NO.24 RESEARCH INSTITUTE OF CHINA ELECTRONICS TECHNOLOGY Group Corp.

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: No.23 Xiyong Avenue, Shapingba District, Chongqing 401332

Patentee after: CETC Chip Technology (Group) Co.,Ltd.

Address before: No.23 Xiyong Avenue, Shapingba District, Chongqing 401332

Patentee before: CHINA ELECTRONICS TECHNOLOGY GROUP CORPORATION CHONGQING ACOUSTIC-OPTIC-ELECTRONIC CO.,LTD.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230418

Address after: Room 2-2, No. 2, Linxie Family Courtyard Group, Zaojeshu Village, Fenghuang Town, Shapingba District, Chongqing, 401334

Patentee after: Chongqing Jixin Technology Co.,Ltd.

Address before: No.23 Xiyong Avenue, Shapingba District, Chongqing 401332

Patentee before: CETC Chip Technology (Group) Co.,Ltd.