CN103281083A - 带数字校正的逐次逼近全差分模数转换器及其处理方法 - Google Patents

Abstract

本发明涉及模拟数字转换技术领域，其公开了一种带数字校正的逐次逼近全差分模数转换器及其处理方法，以校正电容阵列的失配误差，提高模数转换器的精度。该模数转换器，采用两个由相互匹配的开关电容阵列构成的DAC单元以全差分的形式接入比较器的正、负输入端；构成DAC的电容的失配误差通过数字校正技术消除：对输入信号进行两次量化，第二次量化时冗余电容取代被校正的单位电容参与量化，而被校正的单位电容则作为冗余电容，根据前后两次量化得到的数字码之差，修正被校正的单位电容的数字权重，使之逐渐收敛于其真实的模拟权重。两次量化得到的数字码的平均值作为ADC的输出。本发明适用于需要高精度的模数转换应用。

Description

带数字校正的逐次逼近全差分模数转换器及其处理方法

技术领域

本发明涉及模拟数字转换技术领域，特别涉及一种带数字校正的逐次逼近全差分模数转换器及其处理方法。

背景技术

逐次逼近模数转换器（SAR ADC）的精度较高，功耗和面积小，并且随着纳米级互补金属氧化物半导体（CMOS）工艺的成熟，实现高速SAR ADC也成为可能。

传统的电荷重分布型SAR ADC中的数模转换器（DAC）由电容阵列构成。电容阵列中各个电容的大小为Ci=2iCu，（其中i=0,1,…,N-1，N是ADC的分辨率），Cu为单位电容，即Ci由2i个Cu构成。由于工艺偏差，单位电容之间的失配成为限制SAR ADC精度的重要因素；对电容失配进行校正可以消除或减小失配误差，提高SAR ADC的精度。

校正技术可以分为模拟域的前台校正和数字域的后台校正两大类：对于模拟域的前台校正，需要一个校正DAC，在电路上电后对需要校正的各个电容的大小依次进行量化，根据一定的校正算法提取所需的校正系数，并存储起来，在正常转换时将校正系数累加起来，并通过校正DAC的输出将电容的失配量从主DAC的输出中减去，从而达到消除电容失配的目的。

近年来，应用于SAR ADC的数字域后台校正技术开始出现。相比模拟域的前台校正技术，数字后台校正具有如下的优点：1.校正电路由数字电路实现，利用成熟的数字CMOS工艺，可以使校正电路的功耗和面积较小；2.数字校正在后台操作，不影响ADC的正常工作；3.集成电路中的器件参数会随着工艺，温度和电源电压的变化而波动，数字校正技术可以实时地跟踪器件参数的变化，而不必像模拟校正技术那样需要重新对器件参数进行一次测量。

发明内容

本发明所要解决的技术问题是：提出一种带数字校正的逐次逼近全差分模数转换器及其处理方法，以校正电容阵列的失配误差，提高模数转换器的精度。

本发明解决上述技术问题采用的方案是：带数字校正的逐次逼近全差分模数转换器，包括两个由相互匹配的开关电容阵列构成的DAC单元和比较器；所述两个由相互匹配的开关电容阵列构成的DAC单元以全差分的形式接入所述比较器的正、负输入端；每一个开关电容阵列均包括由不同单位电容组成的高H位电容阵列和低L位电容阵列，组成电容阵列的每一个单位电容均可独立进行切换操作。

进一步，所述低L位电容阵列以C_U1=C为单位电容，所述高H位电容阵列以C_U2=2^L-1C为单位电容。由于采用了不同的单位电容构成DAC单元，可以减少单位电容的数目，克服校正收敛速度慢和版图布局麻烦等缺点。

此外，本发明还提出了应用上述模数转换器进行校正处理的方法，其包括：

模数转换器在每次采样保持后量化两次，每量化两次对单位电容的数字权重进行一次校正，使其数字权重逐渐收敛于其真实的模拟权重。

进一步，该方法具体包括以下步骤：

a.电路上电复位，采样保持后，进行第一次量化；

b.第一次量化结束后电路复位，进行第二次量化，在进行第二次量化时将待校正单位电容作为冗余电容，以原来的冗余电容取代单位电容参与量化；

c.根据两次量化结果以及待校正单位电容的切换方向，对单位电容的数字权重进行修正，模数转换器的输出取前后两次量化的平均值。

进一步，在步骤c中，当低L位电容阵列中的所有单位电容被校正后，低L位中的高位电容的数字权重的变化被加到高H位电容阵列中的所有单位电容的数字权重上，然后再校正高H位电容阵列中的所有单位电容。

本发明的有益效果是：采用全差分结构实现DAC，避免了传统DAC在量化过程中过多的开关切换，且可实现双极性信号的转换；DAC电容阵列的失配误差通过数字校正技术予以减小或消除，提高了模数转换器的转换精度。

附图说明

图1为本发明中的DAC单元的结构示意图；

图2为带数字校正的逐次逼近全差分模数转换器的结构示意图；

图3为实施例中DAC_p的结构示意图；

图4为实施例中系统SNDR随校正次数变化曲线图；

图5为实施例中3号单位电容数字权重随校正次数变化图。

具体实施方式

本发明公开了一种带数字校正的逐次逼近全差分模数转换器及其处理方法，以校正电容阵列的失配误差，提高模数转换器的精度。

本发明中的带数字校正的逐次逼近全差分模数转换器，包括两个由相互匹配的开关电容阵列构成的DAC单元和比较器；所述两个由相互匹配的开关电容阵列构成的DAC单元以全差分的形式接入所述比较器的正、负输入端；每一个开关电容阵列均包括由不同单位电容组成的高H位电容阵列和低L位电容阵列，组成电容阵列的每一个单位电容均可独立进行切换操作。其中，所述DAC单元的结构参见图1所示，其分为由不同电容组成的低L位和高H位，低L位以C_U1=C为单位电容，所述高H位电容阵列以C_U2=2^L-1C为单位电容；从低位到高位对所有单位电容进行编号，记为Ci，i=1,2,3,…,2^L+2^H+1-1，Ci=C(i=1,2,…,2^L)，Ci=2^L-1C(i=2^L+1,2^L+2,…,2^L+2^H+1-1)。根据单位电容的值列出DAC低L位电容值CL_i=2^i-1C_U1=2^i-1C(i=1,2,…,L)，CH_i=2ⁱC_U2=2ⁱ·2^L-1C(i=0,1,…,H)，CL₀作为终端电容；

将如图1中所示的两个匹配的DAC单元以全差分的形式接入比较器的正、负输入端，形成如图2所示的逐次逼近全差分模数转换器结构，为简化描述，用DAC_n、DAC_p对两列DAC加以区别。A/D的输出编码共L+H+1位，最高位为符号位。

为校正单位电容阵列的失配误差，在本发明中，还公开了应用上述模数转换器进行校正处理的方法，A/D转化器每次采样保持之后量化两次，每量化两次对单位电容Ci（i=2,3,4,…,2^L+2^H+1-1）的数字权重修正一次。根据第二次量化过程中单位电容Ci是从Vcm切换到Vref还是GND，以及两次量化输出编码的大小关系，可对单位电容Ci的数字权重进行修正，以达到逼近其模拟权重的目的。

在本发明中，对于可能用到的符号定义如下：

Vref：A/D转换器的参考电压；

Vcm：共模电平，其值Vcm=0.5Vref；

Vip、Vin、Vi：待量化的输入差分信号，Vi=Vip-Vin；

D_out1、D_out2：量化输出编码；

di：单位电容Ci的权重因子，值为正负1；

Vdac_p、Vdac_n:DAC_p和DAC_n的输出电压。

在具体实施上，该校正处理方法包括如下步骤：

步骤1：第一次量化，得到输出编码D_out1。如果将要被校正的单位电容Ci=C_U1，即i=2,3,…,2^L，被校正单位电容Ci在低L位电容中，则CL₀和CH₀用作冗余电容；如果Ci=C_U2，即i=2^L+1,2^L+2,…,2^L+2^H+1-1，被校正单位电容Ci在高H位电容中，则CL₀和CL_L用作冗余电容。

步骤2:第二次量化，得到输出编码D_out2，定义参数Δ_Dout=D_out1-D_out2。如果被校正的单位电容Ci=C_U1，即i=2,3,…,2^L，被校正单位电容Ci在低L位电容中，则Ci视为冗余电容，CL₀取代Ci参与量化，CH₀始终作为冗余电容；如果Ci=C_U2，即i=2^L+1,2^L+2,…,2^L+2^H+1-1，被校正单位电容Ci在高H位电容中，则Ci视为冗余电容，CL_L取代Ci参与量化，CL₀始终作为冗余电容。

步骤3：修正单位电容Ci（i=2,3,4,…,2^L+2^H+1-1）的数字权重。假设当前将要切换的电容包含被校正单位电容Ci（i=2,3,4,…,2^L），具体修正方法实施如下：

假设比较器的比较结果为Vdac_p＜Vdac_n,则当前将要切换的电容将从Vcm接到Vref，作为互补操作DAC_n中的该位电容将从Vcm接到GND，Ci的数字权重将加到A/D转换器的输出编码上，即di=+1。如果Ci的实际权重比冗余电容CL₀的实际权重大，那么第一次量化得到的编码将比第二次小，为使Ci的数字权重逼近其模拟权重，应在Ci的数字权重w_i上减去一个负的误差码；如果Ci的实际权重比冗余电容CL₀的实际权重小，那么第一次量化得到的编码将比第二次大，为使Ci的数字权重逼近其模拟权重，应在Ci的数字权重w_i上减去一个正的误差码。定义误差码为μ·Δ_Dout，μ为一个很小的数，μ值越小，电容的数字权重收敛后振荡也越小。综合所述，校正之后Ci的数字权重为w_i-μ·Δ_Dout。

假设比较器的比较结果为Vdac_p＞Vdac_n,则当前将要切换的电容将从Vcm接到GND，作为互补操作DAC_n中该位电容将从Vcm接到Vref，Ci的数字权重将从A/D转换器的输出编码上减掉，即di=-1。如果Ci的实际权重比冗余电容CL₀的实际权重大，那么第一次量化得到的编码将比第二次大，为使Ci的数字权重逼近其模拟权重，应在Ci的数字权重w_i上加上一个正的误差码；如果Ci的实际权重比冗余电容CL₀的实际权重小，那么第一次量化得到的编码将比第二次小，为使Ci的数字权重逼近其模拟权重，应在Ci的数字权重w_i上加上一个负的误差码。综合所述，校正之后Ci的数字权重为w_i+μ·Δ_Dout。

当低L位所有的单位电容都校正完成后，低L位电容中的最高位CL_L将被视作基准电容来校正高H位的所有单位电容。CL_L的数字权重w_CL的新值是校正后组成CL_L的2^L-1个单位电容C的权重之和：

$w_{\mathrm{CL},\mathrm{New}}=\underset{i=2^{L-1}+1}{\overset{2^L}{\mathrm{\Σ}}}{w}_i$

CL_L的数字权重变化为：

Δw_CL=w_CL,New-w_CL

Δw_CL将被依次加到高H位的所有单位电容的数字权重上，以消除这些电容相对于已校正的CL_L存在的固有偏差；

当校正高位单位电容Ci（i=2L+1,2L+2,…,2L+2H+1-1）时，校正原理同校正低位单位电容时大体相同，简略概括如下：

假设比较器的比较结果为Vdac_p＜Vdac_n，如果Ci的实际权重比冗余电容CL_L的实际权重大，那么第一次量化得到的编码将比第二次小，为使Ci的数字权重逼近其模拟权重，应在Ci的数字权重w_i上减去一个负的误差码；如果Ci的实际权重比冗余电容CL_L的实际权重小，那么第一次量化得到的编码将比第二次大，为使Ci的数字权重逼近其模拟权重，应在Ci的数字权重w_i上减去一个正的误差码，故其校正算法为：w_i→w_i-μ·Δ_Dout。

假设比较器的比较结果为Vdacp＞Vdacn，如果Ci的实际权重比冗余电容CLL的实际权重大，那么第一次量化得到的编码将比第二次大，为使Ci的数字权重逼近其模拟权重，应在Ci的数字权重w_i上加上一个正的误差码；如果Ci的实际权重比冗余电容CLL的实际权重小，那么第一次量化得到的编码将比第二次小，为使Ci的数字权重逼近其模拟权重，应在Ci的数字权重w_i上加上一个负的误差码，故校正算法为：w_i→w_i+μ·Δ_Dout。

当高H位所有单位电容都校正完成后，电路进入下一轮校正。每轮校正从单位电容C₂开始，以单位电容C₂ ^L+2^H-1-1结束，共校正2^L+2^H+1-2个电容，其中2^L-1个单位电容值为C，2^H+1-1个单位电容值为2^L-1C。随着校正次数的增加，每个单位电容的数字权重将收敛于其模拟权重，可见电容的失配误差被数字校正所消除。

下面结合附图及实施例对本发明的方案作更进一步的描述：

假设Vcm based DAC是由加权电容阵列构成的8位DAC，为配合校正方法的实施，组成DAC的低4位电容以C_U1=C为单位电容，高4位以C_U2=8C为单位电容，从低位到高位对所有单位电容编号，记为Ci（i=1,2,…47），Ci=C(i=1,2,…16)，Ci=8C(i=17,18,…47)。根据单位电容的值列出DAC低4位电容值CL_i=2^i-1C_U1=2^i-1C(i=1,2,3,4)，CH_i=2ⁱC_U2=2ⁱ·8C(i=0,1,2,3,4)，CL₀作为终端电容，其值为C。两组相同的DAC以全差分的形式接入比较器的正、负输入端，A/D转换器的输出编码共9位，最高位为符号位。为简化描述，这里只考察DAC_p的电路具体表现，其电路结构如图3所示。

定义以下参数：

$C_{\mathrm{TOT}}=\underset{i=0}{\overset{4}{\mathrm{\Σ}}}{\mathrm{CL}}_i+\underset{i=0}{\overset{4}{\mathrm{\Σ}}}{\mathrm{CH}}_i=\underset{i=1}{\overset{47}{\mathrm{\Σ}}}{C}_i=264C$

$W_{C_{U_1}}=\frac{C}{C_{\mathrm{TOT}}}=\frac{1}{264}$ $W_{C_{U_2}}=\frac{8C}{C_{\mathrm{TOT}}}=\frac{8}{264}$

${\mathrm{WL}}_i=\frac{{\mathrm{CL}}_i}{C_{\mathrm{TOT}}}=\frac{2^{i-1}}{264}(i=\mathrm{1,2,3,4})$ ${\mathrm{WH}}_i=\frac{{\mathrm{CH}}_i}{C_{\mathrm{TOT}}}=\frac{2^i\·8}{264}(i=\mathrm{0,1,2,3,4})$

其中，C_TOT是所有电容的值，

是单位电容C的模拟权重，

是单位电容8C的模拟权重,WL_i是低4位电容CL_i的模拟权重，WH_i是高4位电容CH_i的模拟权重。值得注意的是，为配合校正算法的实施，与传统的DAC比较，该种DAC将引入增益误差，但在A/D转换器中增益误差是可以接受的。

鉴于本实施案例实现一种9bit的A/D转换器，输出数字编码由9位组成，其中最高位为符号位，考虑到数字校正方法的实施，A/D转换器内部用于记录各单位电容数字权重的寄存器位数越高则校正精度也越高，本例设为30位。因此，单位电容C的数字权重初始值为000000001000000000000000000000，单位电容8C的数字权重初始值为000001000000000000000000000000，另定义参数w_8c，初始值为000001000000000000000000000000，用于记录CL₄(8C)的数字权重。

电路上电复位后，DAC_p进入采样阶段，所有电容自由端接Vip，公共端接Vcm，公共端产生总电荷Q1=(Vcm-Vi)C_TOT。采样后进入保持阶段，所有电容自由端接Vcm，公共端与Vcm断开，公共端产生的总电荷

由电荷守恒：

Q1=Q2，即 $(\mathrm{Vcm}-\mathrm{Vip})C_{\mathrm{TOT}}=({\mathrm{Vdac}}_{p_o}-\mathrm{Vcm})C_{\mathrm{TOT}}$

知对于全差分结构，互补DAC保持阶段输出为保持完成后比较器进行第一次比较：

即判断差分输入信号的正负。假设第一次比较结果

说明差分输入信号Vi>0，按逐次逼近的思想，下一次比较应将Vi同

作比较，即将

与0作比较，因此应减小DAC_n的输出，增大DAC_p的输出，故控制电路将DAC_p的最高位电容CH4从Vcm接到Vref，使CH4的权重加到DAC_p的输出；DAC_n最高位电容从Vcm接到Gnd，使CH4的权重从DAC_n的输出减去。同时，组成CH4的所有单位电容的数字权重将加到A/D转换器的输出编码Dout上。至此，DAC的输出电压分别为：

${\mathrm{Vdac}}_{p_1}=2\mathrm{Vcm}-\mathrm{Vip}+\mathrm{Vcm}\·{\mathrm{WH}}_4$

${\mathrm{Vdac}}_{n_1}=2\mathrm{Vcm}-\mathrm{Vin}-\mathrm{Vcm}\·{\mathrm{WH}}_4$

${\mathrm{Vdac}}_{p_1}-{\mathrm{Vdac}}_{n_1}=-\mathrm{Vi}+2\mathrm{Vcm}\·{\mathrm{WH}}_4=-\mathrm{Vi}+\frac{128}{264}\mathrm{Vref}$

第二次比较时，比较器将Vi同

进行比较，根据该次比较结果切换次高位电容CH3，并且决定CH3的数字权重被加到Dout或者从Dout中减去。此后剩余各位以相同方式量化，直到量化结束。

为配合校正算法的实施，A/D转化器每次采样保持之后量化两次，每量化两次对单位电容Ci（i=2,3,4,…,47）的数字权重修正一次。校正从单位电容C2开始，到单位电容C47结束，每完成一轮校正，电路马上进入下一轮校正，直到所有单位电容的数字权重收敛于其模拟权重。第一次量化时，如果被校正单位电容Ci在低4位电容中，则CL0和CH0用作冗余电容；如果被校正单位电容Ci在高4位电容中，则CL0和CL4用作冗余电容。第二次量化时，如果被校正单位电容Ci在低4位电容中，则Ci视为冗余电容，CL0取代Ci参与量化，CH0始终作为冗余电容；如果被校正单位电容Ci在高4位电容中，则Ci视为冗余电容，CL4取代Ci参与量化，CL0始终作为冗余电容。

假设当前将要切换的电容包含被校正单位电容Ci(i=2,3,…47)，且第一次量化得到输出编码为D_out1，第二次量化得到输出编码为D_out2，定义参数Δ_Dout=D_out1-D_out2。

当校正低4位中单位电容Ci(i=2,3,…16)时，校正方法的具体实施如下：

假设当前比较器比较结果为Vdac_p<Vdac_n，则被校正单位电容Ci将从vcm接到Vref，作为互补操作DAC_n中对应的单位电容将从Vcm接到GND，Ci的数字权重将加到输出编码D_out上，即di=+1。如果Ci的实际权重比冗余电容CL₀的实际权重大，那么第一次量化得到的编码将比第二次小，为使Ci的数字权重逼近其模拟权重，应在Ci的数字权重w_i上减去一个负的误差码；如果Ci的实际权重比冗余电容CL₀的实际权重小，那么第一次量化得到的编码将比第二次大，为使Ci的数字权重逼近其模拟权重，应在Ci的数字权重w_i上减去一个正的误差码。定义误差码为μ·Δ_Dout,μ为一个很小的数，μ值越小，电容的数字权重收敛后振荡也越小。本例中μ值取

误差码可由Δ_Dout带符号右移12位得到。综合所述，校正之后Ci的数字权重w_i→w_i-μ·Δ_Dout。

作为该种情况下的一种实例分析如下：

假设Vref=1V，Vi=0.96595V，DAC_p中的单位电容C₁₆=0.97C，其余单位电容值为理想值，即Ci=C(i=1,2,…15)，Ci=8C(i=17,18,…47)。下表列出第一次和第二次量化过程中DAC的输出、比较器的输出Vcmp、D_out等和比较次数的关系：

假设当前比较器比较结果为Vdac_p>Vdac_n，则被校正单位电容Ci将从Vcm接到GND，作为互补操作DAC_n中对应的单位电容将从Vcm接到Vref，Ci的数字权重将从输出编码D_out中减去，即di=-1。如果Ci的实际权重比冗余电容CL₀的实际权重大，那么第一次量化得到的编码将比第二次大，为使Ci的数字权重逼近其模拟权重，应在Ci的数字权重w_i上加上一个正的误差码；如果Ci的实际权重比冗余电容CL₀的实际权重小，那么第一次量化得到的编码将比第二次小，为使Ci的数字权重逼近其模拟权重，应在Ci的数字权重w_i上加上一个负的误差码。综合所述，校正之后Ci的数字权重w_i→w_i+μ·Δ_Dout。作为该种情况下的一种实例分析如下：

假设Vref=1V，Vi=0.37870955V，DAC_p中的单位电容C₁₆=1.03C，其余单位电容值为理想值，即Ci=C(i=1,2,…15)，Ci=8C(i=17,18,…47)。下表列出第一次和第二次量化过程中DAC的输出、比较器的输出Vcmp、D_out等和比较次数的关系：

当低4位所有的单位电容都校正完成后（C₁₆校正完成），低4位电容中的最高位CL₄将被视作基准电容来校正高4位的所有单位电容。CL₄的数字权重w_8c的新值是校正后组成CL₄的8个单位电容C的权重之和：

$w_{8c,\mathrm{New}}=\underset{i=9}{\overset{16}{\mathrm{\&Sigma;}}}{w}_i$

CL₄的数字权重变化值为：

Δw_8c=w_8c,New-w_8c

Δw_8c将依次加到高位的所有单位电容的数字权重上，以消除这些电容相对于已校正的CL₄存在的固有偏差。

当校正高4位中单位电容Ci(i=17,18,…47)时，校正方法的具体实施如下：

假设当前比较器的比较结果为Vdac_p<Vdac_n，如果Ci的实际权重比冗余电容CL₄的实际权重大，那么第一次量化得到的编码将比第二次小，为使Ci的数字权重逼近其模拟权重，应在Ci的数字权重w_i上减去一个负的误差码；如果Ci的实际权重比冗余电容CL₄的实际权重小，那么第一次量化得到的编码将比第二次大，为使Ci的数字权重逼近其模拟权重，应在Ci的数字权重w_i上减去一个正的误差码，校正算法为w_i→w_i-μ·Δ_Dout。

假设当前比较器的比较结果为Vdac_p>Vdac_n，如果Ci的实际权重比冗余电容CL₄的实际权重大，那么第一次量化得到的编码将比第二次大，为使Ci的数字权重逼近其模拟权重，应在Ci的数字权重w_i上加上一个正的误差码；如果Ci的实际权重比冗余电容CL₄的实际权重小，那么第一次量化得到的编码将比第二次小，为使Ci的数字权重逼近其模拟权重，应在Ci的数字权重w_i上加上一个正的误差码；如果Ci的实际权重比冗余电容CL₄的实际权重小，那么第一次量化得到的编码将比第二次小，为使Ci的数字权重逼近其模拟权重，应在Ci的数字权重w_i上加上一个负的误差码，校正算法为w_i→w_i+μ·Δ_Dout。

当高4位所有单位电容都完成校正后（C₄₇校正完成），电路进入下一轮校正。每轮校正从单位电容C₂开始，以单位电容C₄₇结束，共校正46个电容，其中15个单位电容值为C，31个单位电容值为8C。随着校正次数的增加，每个单位电容的数字权重将收敛于其模拟权重，可见电容的失配误差被数字校正所消除。

最终A/D转换器的输出编码取每两次量化编码的平均值：

针对本实施案例的仿真分析中，假定单位电容C的误差最大为±3％C，仿真得到系统的SNDR随校正次数的变化如图4所示。理想的9位模数转换器能够获得的信噪比应为55.94dB，但本实施案例中实现的模数转换器具有一定的增益误差，导致输入信号幅度不能满摆，假如所有单位电容为理想值，则满刻度范围

考虑到单位电容具有一定的误差，实际使用满刻度范围为FSR_实际=0.9V,实际能获得的最高信噪比为

仿真结果中，系统SNDR从47dB上升到51.7dB左右，并最终收敛于该值，电容阵列的失配误差在一定程度上被校正。图5表示3号单位电容的数字权重随校正次数的变化。仿真中该电容的值为小于单位电容C，校正前其权重为0.003905，校正收敛后其权重变为0.00386，可见校正使得其数字权重逼近其模拟权重，校正算法能够有效运作。

以上实例仅为本发明的优选例子，本发明的使用并不局限于该实例，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (5)

1.带数字校正的逐次逼近全差分模数转换器，其特征在于，包括两个由相互匹配的开关电容阵列构成的DAC单元和比较器；所述两个由相互匹配的开关电容阵列构成的DAC单元以全差分的形式接入所述比较器的正、负输入端；每一个开关电容阵列均包括由不同单位电容组成的高H位电容阵列和低L位电容阵列，组成电容阵列的每一个单位电容均可独立进行切换操作。

2.如权利要求1所述的带数字校正的逐次逼近全差分模数转换器，其特征在于，所述低L位电容阵列以C_U1=C为单位电容，所述高H位电容阵列以C_U2=2^L-1C为单位电容。

3.应用如权利要求1所述的模数转换器进行校正处理的方法，其特征在于，包括：

模数转换器在每次采样保持后量化两次，每量化两次对单位电容的数字权重进行一次校正，使其数字权重逐渐收敛于其真实的模拟权重。

4.如权利要求3所述的应用如权利要求1所述的模数转换器进行校正处理的方法，其特征在于，该方法具体包括以下步骤：

a.电路上电复位，采样保持后，进行第一次量化；

b.第一次量化结束后电路复位，进行第二次量化，在进行第二次量化时将待校正单位电容作为冗余电容，以原来的冗余电容取代单位电容参与量化；

c.根据两次量化结果以及待校正单位电容的切换方向，对单位电容的数字权重进行修正，模数转换器的输出取前后两次量化的平均值。

5.如权利要求4所述的应用如权利要求1所述的模数转换器进行校正处理的方法，其特征在于，在步骤c中，当低L位电容阵列中的所有单位电容被校正后，低L位中的高位电容的数字权重的变化被加到高H位电容阵列中的所有单位电容的数字权重上，然后再校正高H位电容阵列中的所有单位电容。

Images