CN105049049B - 一种提高逐次逼近模数转换器dnl/inl的电容交换方法 - Google Patents
一种提高逐次逼近模数转换器dnl/inl的电容交换方法 Download PDFInfo
- Publication number
- CN105049049B CN105049049B CN201510443496.4A CN201510443496A CN105049049B CN 105049049 B CN105049049 B CN 105049049B CN 201510443496 A CN201510443496 A CN 201510443496A CN 105049049 B CN105049049 B CN 105049049B
- Authority
- CN
- China
- Prior art keywords
- electric capacity
- reference voltage
- comparator
- voltage
- input voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
该发明公开了一种提高逐次逼近模数转换器的DNL/INL的电容交换方法，涉及微电子学与固体电子学领域，特别高性能的模数转换器领域。不需要引入额外的ADC，不需要引入任何校正算法，也不需要拆分任何电容，只需要在两次转换之间交换次高位电容和其后面所有电容，即可抵消由判断次高位引起的DNL/INL误差，因此，与传统依赖辅助模数转换器、校正算法或者拆分电容来提高DNL/INL的校正方法相比，具有结构更简单、占用芯片面积更小、更容易在片上实现的效果。
Description
技术领域
本发明涉及微电子学与固体电子学领域，特别高性能的模数转换器领域。
背景技术
ADC将模拟信号转换成数字信号，是一个抗混叠滤波、采样、保持和编码的过程。模拟信号经过抗混叠滤波器，采样保持电路，首先变为阶梯形状信号，然后通过编码器，将阶梯状信号中的各个电平变为对应的二进制码，其工作原理如图1所示，其中，抗混叠滤波器滤除输入信号中的带外信号，以防止其混入有效带宽内，采样保持电路对连续信号进行采样，使得连续信号离散化，量化电路再将离散的采样信号转换成二进制码，最后，编码电路按某种编码方式对二进制信号进行编码，就完成了模数转换的过程，输出则由后端数字电路进一步处理。ADC作为模拟与数字世界的接口，在现代电子设备中随处可见，几乎所有电子设备中都包含ADC，如数码相机，传感器、示波器等。ADC的分辨率(Least SignificantBit,缩写为LSB)表示了ADC的最小量化能力。ADC分辨率越高，转换出的信号则更精确。实际中分辨率会受到噪声，非线性等因素的影响而降低。因此，如何在低功耗的前提下提升ADC性能已经成为研究的热点。
ADC的性能通常由很多参数来进行评价，这些参数通常分为静态参数和动态参数，静态参数主要包括失调误差、增益误差、微分非线性(Differential Nonlinearity，缩写为DNL)和积分非线性(Integral Nonlinearity，缩写为INL)，动态参数包括信噪比(Signal-to-Noise Ratio，缩写为SNR)、信号噪声失真比(Signal-to-Noise-and-DistortionRatio,缩写为SNDR)、无杂散动态范围(Spurious Free Dynamic Range，缩写为SFDR)以及有效精度(Effective Number of Bits，缩写为ENOB)。静态参数中，失调误差和增益误差并不影响ADC的性能，而最关键的是DNL和INL，它们是衡量ADC性能好坏的两个重要的静态参数，直接影响ADC的线性度和动态性能。DNL表示ADC输出的两个连续码字之间的实际步长和理想步长之间的最大偏移量，通常用LSB表示，如图2所示。INL指输入输出特性曲线中理想值与实际值的最大偏差，可以通过DNL积分得到，如图3所示。
文献[Y.C.Jenq and Qiong Li,“Differential Non-linearity,Integral Non-linearity,and Signal to Noise Ratio of an Analog to Digital Converter”,Advanced A/D and D/A Conversion techniques and their applications&7thEuropean workshop on ADC Modeling and Testing,pp.1-2,2002.]指出：INL与SFDR有如下关系：
因此，提高DNL和INL是提高ADC线性度和动态性能的一种有效手段。
从电路结构来看，ADC可以分为闪烁型ADC、流水线ADC、过采样ADC和SAR ADC等，各种结构都有各自的应用领域及优缺点。对于集成电路设计者而言，应该根据需求来确定指标，然后选定合适的电路结构。SAR ADC的电路结构简单，因此可用相对较小的面积来获得较高的速度和精度，是目前最常采用的ADC体系结构之一，其内部的DAC通常采用二进制加权电容阵列来实现，且二进制加权电容阵列的精度决定整个SAR ADC的性能，因此，常被称为电荷重分配型SAR ADC。由于受工艺限制，电容匹配精度一般在10位以下，对于传统电荷重分配型SAR ADC，从011…1到100…0码字的切换是恶化DNL和INL的主要因素，这是由于从011…1到100…0码字的切换会导致所有电容翻转，因此最大DNL和INL误差出现在中点处，如图4所示。近年来，随着CMOS工艺器件尺寸不断缩小，晶体管本征增益不断降低，可用电压余度的不断减小，模拟电路面临着越来越多的挑战，而数字电路却能很好地利用CMOS工艺进步带来的优势，利用数字校正电路来克服工艺的缺陷已经成为研究的热点。
文献[Chen,S.W.M.and Brodersen,R.W.,“A 6-bit 600-MS/s 5.3-mWAsynchronous ADC in 0.13-m CMOS”,IEEE Journal of Solid-State Circuits,pp.2669--2680,2006.]采用一个慢而精确的辅助模数转换器与主模数转换器一起对输入电压进行转换，辅助模数转换器的输出作为主模数转换器的输出的参考，“最小均方误差”算法根据辅助模数转换器的输出值调节主模数转换器的待校正参数，使得两个模数转换器输出的差值越来越小，最后收敛，如图5所示。辅助模数转换器不一定用SAR ADC实现，可采用过采样ADC实现，由于该校正方法除了需设计主模数转换器之外，还需要设计另外一个更精确的辅助模数转换器，增加了设计的复杂度，也增加了芯片的功耗和面积。文献[McNeill,J.A.and Chan,K.Y.and Coln,M.C.W.and David,C.L.and Brenneman,C.,“All-Digital Background Calibration of a Successive Approximation ADC Using the“Split ADC”Architecture”,IEEE Transactions on Circuits and Systems I,pp.2355--2365,2011.]借用流水线ADC中“分裂模数转换器”后台数字校正的思想，将一个SAR ADC分裂成两个独立的模数转换器，如图6中所示的“模数转换器A”和“模数转换器B”。“模数转换器A”和“模数转换器B”对同样的输入电压进行转换，产生各自的输出XA和XB，“最小均方误差”(Least Mean Square，LMS)算法根据XA和XB的差值估计出电容失配误差。“最小均方误差”算法一般需要几十万个样本才能收敛，在实际应用中有很大的限制。
发明内容
本发明针对现有技术的不足之处改进设计一种结构更简单、占用芯片面积更小、更容易在片上实现的能够提高逐次逼近模数转换器DNL/INL的电容交换方法。
本发明的技术方案是一种提高逐次逼近模数转换器的DNL/INL的电容交换方法，包括：
步骤1：通过两组电容对输入电压进行采样，包括比较器的正端输入电压和负端输入电压，每一端电容组包含四位电容：最高位电容、次高位电容、第三位电容、第四位电容；所有电容下极板采样输入电压，上极板接共模电平，所有电容对输入电压采样之后，所有电容上极板断开与共模电平的连接，下极板接共模电平，判断输入电压是否大于等于0，判断出ADC输出码字的最高位；
步骤2：若ADC输出码字的最高位为1，则在步骤1的基础上将最高位电容悬空，将比较器正端次高位电容下级板连接正参考电压VREFP，负端次高位电容下级板连接负参考电压VREFN，比较器比较输入电压是否大于等于0.5倍基准电压，若ADC输出码字的最高位为0，将最高位电容悬空，在步骤1的基础上将比较器正端次高位电容下级板连接负参考电压VREFN，负端次高位电容下级板连接正参考电压VREFP，判断输入电压是否大于等于-0.5倍基准电压，判断出ADC输出码字的第二位，
步骤3：若ADC输出码字的第二位为1，则在步骤2的基础上将比较器正端除最高位的所有电容的下极板连接正参考电压VREFP，比较器比较输入电压是否大于0.75倍基准电压，判断出ADC输出码字的第三位；若ADC输出码字的第二位为0，则将比较器正端除最高位的所有电容的下极板连接共模电平，判断输入电压是否大于0.25倍基准电压，完成第三位的判断；
步骤4：ADC输出码字第四位的判断为：若第三位输出码字为1，则将比较器正端前三位电容的下级板连接正参考电压VREFP，第四位电容连接共模电压，并将比较器的负端的前三位电容的下级板连接负参考电压VREFN，第四位电容连接共模电压，判断输入电压是否大于0.875倍基准电压；若第三位输出码字为0，则将比较器正端前两位电容的下极板连接正参考电压VREFP，第三位电容的下级板连接负参考电压VREFN，第四位电容下极板连接共模电压，并将比较器负端前两位电容的下极板连接负参考电压VREFN，第三位电容的下级板连接正参考电压VREFP，第四位电容下极板连接共模电压，判断输入电压是否大于0.625倍基准电压，完成第四位的判断。
进一步的，在ADC输出过程中，第一次位循环的各位输出码字判断采用上述判断方法，第二次位循环时，因为次高位电容等于第三位和第四位电容的和，可在判断ADC输出码字的次高位时将次高位电容与第三、四位电容的连接关系交换；第三次位循环的各位输出码字判断方法与第一次相同，第四次位循环的各位输出码字判断方法与第二次相同，依次循环。
本发明一种提高逐次逼近模数转换器DNL/INL的电容交换方法，其特点在于：不需要引入额外的ADC，不需要引入任何校正算法，也不需要拆分任何电容，只需要在两次转换之间交换次高位电容和其后面所有电容，即可抵消由判断次高位引起的DNL/INL误差，因此，与传统依赖辅助模数转换器、校正算法或者拆分电容来提高DNL/INL的校正方法相比，具有结构更简单、占用芯片面积更小、更容易在片上实现的效果。
附图说明
图1为现代典型信息系统。
图2为微分非线性定义。
图3为积分非线性定义。
图4为传统SAR ADC的DNL/INL仿真结果。
图5为慢而精确的模数转换器后台校正。
图6为分裂模数转换器后台校正。
图7为本发明提出的电荷重分配模式。
图8为传统8位SAR ADC的DNL/INL仿真结果。
图9为本发明提出的8位SAR ADC的DNL/INL仿真结果。
具体实施方式
本发明提出一种提高逐次逼近模数转换器DNL/INL的电容交换方法，每两次转换之间切换次高位电容与其后面所有电容，提高DNL和INL。下面以4位SAR ADC为例进行详述，对输入电压的采样和最高位的判断在文献[Hariprasath,V and Guerber,Jon and Lee,S-H and Moon,U-K,“Merged capacitor switching based SAR ADC with highestswitching energy-efficiency”,Electronics Letters,pp.620--621,2010.]提出的MCS-based SAR ADC的基础上加以改进。传统MCS-based SAR ADC为上极板采样，上极板采样的优势为采样开关数量少，但是对寄生电容敏感，本发明为下极板采样，能提高SAR ADC的精度并降低其对寄生电容的敏感性。首先对输入电压采样，所有电容下极板接输入电压，上极板接共模电平VCM，如图7(a)所示，上(正)、下(负)电容阵列电荷QP和QN分别为：
QP＝8C(VINP-VCM) (2)
QN＝8C(VINN-VCM) (3)
所有电容对输入电压采样之后，所有电容上极板断开与共模电平VCM的连接，下极板接共模电平VCM，(图7(b))，正、负电容阵列电荷QP'和QN'分别为：
QP'＝8C(VCM-VXP) (4)
QN'＝8C(VCM-VXN) (5)
根据电荷守恒，式(2)和式(4)相等，以及式(3)和式(5)相等，得到：
VXP-VXN＝-Vin (6)
式(6)表明：所有电容对输入电压采样之后，所有电容接共模电平VCM，比较器比较输入电压是否大于等于0，直接判断出最高位的大小。若最高位输入电压大于等于0，则下次位循环将输入电压与0.5倍基准电压进行比较，反之，则输入电压与-0.5倍基准电压进行比较。这里，假设最高位大于等于0，开始图7(c)第二位(次高位)的判断。传统MCS-based SARADC从第二位起采用最高位电容开始依次往下判断，而最高位电容值最大，不但建立时间缓慢，而且最大电容的切换所浪费的功耗也最大。文献[Kuo,Chien-Hung and Hsieh,Cheng-En,“A high energy-efficiency SAR ADC based on partial floating capacitorswitching technique”,European Solid-State Circuits Conference(ESSCIRC),pp.475-478,2011.]提出一种部分浮空电容切换技术(Partial Floating CapacitorSwitching Technique，缩写为PFCS)，判断第二位时不采用最高位电容，而采用次高位电容，能节约一半的功耗，本发明对第二位的判断仍然采用下级板采样模式。如图7(c)所示，第二位即次高位的判断采用次高位电容2C，而将最高位电容4C悬空。正、负电容阵列电荷QP”和QN”分别为：
QP”＝4C(VINP-VCM)+2C(VREFP-VXP)+2C(VCM-VXP) (7)
QN”＝4C(VINN-VCM)+2C(VREFN-VXN)+2C(VCM-VXN) (8)
根据电荷守恒，式(2)和式(7)相等，以及式(3)和式(8)相等，得到：
式(9)表明：比较器比较输入电压是否大于等于0.5倍基准电压，完成第二位的判断。本发明对第三位的判断与PFCS-based SAR ADC不同，传统PFCS-based SAR ADC对第三位的判断需要重新引入最高位电容4C，而本发明仍然将最高位电容4C浮空，且只需要切换正端或者负端其中一端的电容，另外一端电容接法保持不变，不但能节约功耗，还能简化数字控制逻辑和提高转换速度，如图7(d)所示，判断第三位将最高位电容4C浮空，若第二位大于等于0，则只改变正端电容2C、C和C的接法，其余所有电容的接法保持不变。正、负电容阵列电荷QP″′和QN″′分别为：
QP″′＝4C(VINP-VCM)+4C(VREFP-VXP) (10)
QN″′＝4C(VINN-VCM)+2C(VREFN-VXN)+2C(VCM-VXN) (11)
据电荷守恒，式(2)和式(10)相等，以及式(3)和式(11)相等，得到：
式(12)表明：比较器比较输入电压是否大于等于0.75倍基准电压。反之，若第二位小于0，则只改变正端电容2C的接法，其余所有电容的接法保持不变。正、负电容阵列电荷QP″′和QN″′分别为：
QP″′＝4C(VINP-VCM)+4C(VCM-VXP) (13)
QN″′＝4C(VINN-VCM)+2C(VREFN-VXN)+2C(VCM-VXN) (14)
根据电荷守恒，式(2)和式(13)相等，以及式(3)和式(14)相等，得到：
式(15)表明：比较器比较输入电压是否大于等于0.25倍基准电压，完成第三位的判断。
ADC输出码字第四位的判断为：若第三位输出码字为1，则将比较器正端前三位电容的下级板连接正参考电压VREFP，第四位电容连接共模电压，并将比较器的负端的前三位电容的下级板连接负参考电压VREFN，第四位电容连接共模电压，比较器比较输入电压是否大于0.875倍基准电压；若第三位输出码字为0，则将比较器正端前两位电容的下极板连接正参考电压VREFP，第三位电容的下级板连接负参考电压VREFN，第四位电容下极板连接共模电压，并将比较器负端前两位电容的下极板连接负参考电压VREFN，第三位电容的下级板连接正参考电压VREFP，第四位电容下极板连接共模电压，比较器比较输入电压是否大于0.625倍基准电压，完成第四位的判断。
第一次位循环结束之后，进入第二次位循环，第二次位循环的采样和最高位判断与第一次位循环相同，而判断次高位时，由于电容2C的值等于其后两个电容C、C的值求和，因此，可以将次高位电容2C和最后两个电容C、C交换，以后其余位的判断仍然与第一次位循环相同。而第三次位循环在判断次高位时，再一次互换最后两个电容C、C和次高位电容2C，即第三次位循环过程与第一次位循环过程完全相同，第四次位循环过程与第二次位循环过程完全相同，以此类推，直到转换结束。
本发明之所以可以提高DNL和INL，主要基于以下中心思想：即电容阵列所有电容的误差和为0。假设每个电容的表达式如下所示：
Ci＝2i-1C(1+εi)(i∈1,2,…N) (16)
其中εi代表第i个电容的误差，单位电容定义为总电容除以电容个数2N，即
由式(17)可知：
式(18)表明：电容阵列所有电容的误差和为0。在进行次高位的判断时，将最高位电容4C浮空，则电容2C、C以及C的误差和为0。而当两次循环之间交换电容2C和其后两个电容C、C时，电容阵列的正、负误差可以抵消，理想情况下，两次转换之后INL的中点值为0，因此交换电容的方法可以大大提高电荷重分配SAR ADC的DNL和INL。对比图8和图9的DNL/INL仿真结果可知：利用本发明提出的交换电容的方法可以大大减小DNL中点处的值，因此，大幅度优化了DNL/INL。表1总结了传统SAR ADC与本发明SAR ADC的DNL/INL 200次蒙特卡洛仿真的性能对比。表1表明：相比传统SAR ADC，本发明将DNL提高了29.9％，INL提高了14％。
本发明提出了一种新的电荷重分配方法和一种新的电容交换技术，只需要在两次转换之间交换次高位电容和其后面所有电容就可以实现DNL/INL的优化，控制逻辑简单，硬件开销小，相比传统采用辅助模数转换器或者校正算法来提高DNL/INL的方法，本发明能节约功耗和芯片面积。
表1：传统SAR ADC与本发明SAR ADC的DNL/INL对比
Claims (2)
1.一种提高逐次逼近模数转换器的DNL/INL的电容交换方法，包括：
步骤1：通过两组电容对输入电压进行采样，包括比较器的正端输入电压和负端输入电压，每一端电容组包含四位电容：最高位电容、次高位电容、第三位电容、第四位电容；所有电容下极板采样输入电压，上极板接共模电平，所有电容对输入电压采样之后，所有电容上极板断开与共模电平的连接，下极板接共模电平，判断输入电压是否大于等于0，判断出ADC输出码字的最高位；
步骤2：若ADC输出码字的最高位为1，则在步骤1的基础上将最高位电容悬空，将比较器正端次高位电容下级板连接正参考电压VREFP，负端次高位电容下级板连接负参考电压VREFN，比较器比较输入电压是否大于等于0.5倍基准电压，若ADC输出码字的最高位为0，将最高位电容悬空，在步骤1的基础上将比较器正端次高位电容下级板连接负参考电压VREFN，负端次高位电容下级板连接正参考电压VREFP，判断输入电压是否大于等于-0.5倍基准电压，判断出ADC输出码字的第二位，
步骤3：若ADC输出码字的第二位为1，则在步骤2的基础上将比较器正端除最高位的所有电容的下极板连接正参考电压VREFP，比较器比较输入电压是否大于0.75倍基准电压，判断出ADC输出码字的第三位；若ADC输出码字的第二位为0，则将比较器正端除最高位的所有电容的下极板连接共模电平，判断输入电压是否大于0.25倍基准电压，完成第三位的判断；
步骤4：ADC输出码字第四位的判断为：若第三位输出码字为1，则将比较器正端前三位电容的下级板连接正参考电压VREFP，第四位电容连接共模电压，并将比较器的负端的前三位电容的下级板连接负参考电压VREFN，第四位电容连接共模电压，判断输入电压是否大于0.875倍基准电压；若第三位输出码字为0，则将比较器正端前两位电容的下极板连接正参考电压VREFP，第三位电容的下级板连接负参考电压VREFN，第四位电容下极板连接共模电压，并将比较器负端前两位电容的下极板连接负参考电压VREFN，第三位电容的下级板连接正参考电压VREFP，第四位电容下极板连接共模电压，判断输入电压是否大于0.625倍基准电压，完成第四位的判断。
2.如权利要求1所述的一种提高逐次逼近模数转换器的DNL/INL的电容交换方法，其特征在于在ADC输出过程中，第一次位循环的各位输出码字判断采用上述判断方法，第二次位循环时，因为次高位电容等于第三位和第四位电容的和，可在判断ADC输出码字的次高位时将次高位电容与第三、四位电容的连接关系交换；第三次位循环的各位输出码字判断方法与第一次相同，第四次位循环的各位输出码字判断方法与第二次相同，依次循环。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510443496.4A CN105049049B (zh) | 2015-07-27 | 2015-07-27 | 一种提高逐次逼近模数转换器dnl/inl的电容交换方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510443496.4A CN105049049B (zh) | 2015-07-27 | 2015-07-27 | 一种提高逐次逼近模数转换器dnl/inl的电容交换方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105049049A CN105049049A (zh) | 2015-11-11 |
| CN105049049B true CN105049049B (zh) | 2017-12-15 |
Family
ID=54455286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510443496.4A Expired - Fee Related CN105049049B (zh) | 2015-07-27 | 2015-07-27 | 一种提高逐次逼近模数转换器dnl/inl的电容交换方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105049049B (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105322966B (zh) * | 2015-11-12 | 2018-06-19 | 电子科技大学 | 提高逐次逼近模数转换器线性度的电容交换与平均方法 |
| CN106936432B (zh) * | 2015-12-29 | 2021-01-26 | 上海贝岭股份有限公司 | 流水线adc的第一级电容校准方法 |
| US9654131B1 (en) * | 2016-02-26 | 2017-05-16 | Texas Instruments Deutschland Gmbh | Capacitor order determination in an analog-to-digital converter |
| US9912343B1 (en) * | 2016-12-07 | 2018-03-06 | Analog Devices, Inc. | Analog to digital converter with background calibration techniques |
| CN110012677B (zh) * | 2017-05-22 | 2022-07-05 | 深圳市汇顶科技股份有限公司 | 电容式逐次逼近模数转换器 |
| US10581443B2 (en) * | 2017-10-30 | 2020-03-03 | Microchip Technology Incorporated | Method and apparatus for offset correction in SAR ADC with reduced capacitor array DAC |
| CN108039890B (zh) * | 2017-12-05 | 2021-09-21 | 珠海格力电器股份有限公司 | 一种逐次逼近型adc电路及模数转换方法 |
| CN108418585B (zh) * | 2018-03-27 | 2021-09-07 | 中国电子科技集团公司第二十四研究所 | 基于码值预估的逐次逼近型模数转换器 |
| CN108777580B (zh) * | 2018-05-24 | 2020-02-21 | 西安电子科技大学 | 混合电容翻转技术控制sar adc电平开关方法 |
| CN109039338B (zh) * | 2018-07-06 | 2022-03-15 | 江南大学 | 差分电容阵列及其开关切换方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103281083A (zh) * | 2013-05-20 | 2013-09-04 | 电子科技大学 | 带数字校正的逐次逼近全差分模数转换器及其处理方法 |
| CN104113340A (zh) * | 2014-07-07 | 2014-10-22 | 西安电子科技大学 | 一种无寄存器异步逐次逼近型模数转换器 |
| CN104467856A (zh) * | 2014-11-21 | 2015-03-25 | 华南理工大学 | 一种高能效电容阵列逐次逼近型模数转换器及其转换方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1947769A1 (en) * | 2007-01-18 | 2008-07-23 | INTERUNIVERSITAIR MICROELEKTRONICA CENTRUM vzw (IMEC) | Charge domain successive approximation A/D converter |
-
2015
- 2015-07-27 CN CN201510443496.4A patent/CN105049049B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103281083A (zh) * | 2013-05-20 | 2013-09-04 | 电子科技大学 | 带数字校正的逐次逼近全差分模数转换器及其处理方法 |
| CN104113340A (zh) * | 2014-07-07 | 2014-10-22 | 西安电子科技大学 | 一种无寄存器异步逐次逼近型模数转换器 |
| CN104467856A (zh) * | 2014-11-21 | 2015-03-25 | 华南理工大学 | 一种高能效电容阵列逐次逼近型模数转换器及其转换方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105049049A (zh) | 2015-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105049049B (zh) | 一种提高逐次逼近模数转换器dnl/inl的电容交换方法 | |
| CN102045067B (zh) | 提高逐次逼近adc输出信噪比的转换和校准算法及adc | |
| CN108574487B (zh) | 逐次逼近寄存器模数转换器 | |
| KR101512098B1 (ko) | 커패시터-저항 하이브리드 dac를 이용한 sar adc | |
| US7965218B2 (en) | Sar adc | |
| CN109120268B (zh) | 一种动态比较器失调电压校准方法 | |
| CN105049050B (zh) | 一种用于逐次逼近模数转换器的电荷重分配方法 | |
| CN109787633A (zh) | 带斩波稳定的适用于混合型adc结构的σδadc | |
| CN111327324B (zh) | 一种适用于逐次逼近型模数转换器的电容阵列结构 | |
| CN112039528B (zh) | 一种逐次逼近模数转换器中的电容阵列逻辑控制方法 | |
| CN108880546B (zh) | 一种应用于逐次逼近模数转换器的电容校正方法 | |
| CN112653463B (zh) | 一种应用于sar-adc的模拟域校准方法 | |
| CN108988859A (zh) | 基于冗余位的比较器失调电压校准方法 | |
| CN113839673A (zh) | 一种新型数字域自校准逐次逼近模数转换器 | |
| CN110504966B (zh) | 一种模数转换器的校准系统及方法 | |
| CN106209106B (zh) | 一种提高混合电阻电容型模数转换器动态性能的位循环方法 | |
| CN110690901A (zh) | 高速低功耗sar adc电容失配自校准方法和电路 | |
| CN109802675A (zh) | 一种sar adc高精度电容阵列校正方法 | |
| Chen et al. | A successive approximation ADC with resistor-capacitor hybrid structure | |
| An et al. | A 16bit 1MS/s high-bit sampling SAR ADC with improved binary-weighted capacitive array | |
| Liu et al. | A fully differential SAR/single-slope ADC for CMOS imager sensor | |
| Dai et al. | A self-calibration method for capacitance mismatch in SAR ADC with split-capacitor DAC | |
| Zhang et al. | The Design of A 12-Bit Two-Step Single Slope ADC For Carbon Based Image Sensors | |
| KR101986699B1 (ko) | 연속근사 레지스터 아날로그 디지털 변환기 및 그것의 동작 방법 | |
| CN113676184B (zh) | 一种基于半休眠结构的逐次逼近模数转换器开关方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20171215 Termination date: 20200727 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |