CN105322966B - 提高逐次逼近模数转换器线性度的电容交换与平均方法 - Google Patents

Abstract

该发明公开了提高逐次逼近模数转换器线性度的电容交换与平均方法，涉及微电子学与固体电子学领域，特别是逐次逼近模数转换器。其特点在于：不需要引入任何校正算法，不需要拆分电容，只需要在两次转换之间互换高位电容DAC和低位电容DAC，并且将剩余位的位循环进行两次，两次转换结果求平均为最后输出码字。本发明提出的电容交换与平均方法可避免电容失配在同一码字的误差进行累加，因此，与传统依赖校正算法来提高线性度的校正方法相比，具有结构更简单、占用芯片面积更小、更容易在片上实现的效果。

Description

提高逐次逼近模数转换器线性度的电容交换与平均方法

技术领域

本发明涉及微电子学与固体电子学领域，特别是逐次逼近模数转换器。

背景技术

ADC将真实世界的模拟信号转换成数字信号，ADC的性能对设备的稳定性、可靠性和持久性都有极大的影响。近年来，数字信号处理技术的飞速发展导致对高速、高精度、低功耗的模数转换器(ADC)的需求量与日俱增。ADC一般分为全并行模数转换器(Flash ADC)、流水线模数转换器(Pipeline ADC)、过采样模数转换器(ΣΔADC)以及逐次逼近模数转换器(SAR ADC)。品质因数(FOM)表示ADC每步转换需要的能量，是衡量ADC设计水平的重要指标。

由于功耗正比于电源电压的平方(VDD²)，减小功耗最有效的方法就是降低电源电压，所以低电压低功耗的设计对于降低FOM值，具有十分重要的意义。目前，由于逐次逼近模数转换器基本由数字电路构成，所以逐次逼近模数转换器的电源电压能低至0.35V[Yoshioka,K.and Shikata,A.and Sekimoto,R.and Kuroda,T.and Ishikuro,H.,“An8bit 0.35-0.8V 0.5-30MS/s2bit/step SAR ADC with Wide Range ThresholdConfiguring Comparator”,European Solid-State Circuits Conference(ESSCIRC),pp.381--384,2012.]，而带有运放结构的流水线和过采样模数转换器由于受运放输出摆幅限制，无法在如此低的电源电压下正常工作，所以，研究高性能逐次逼近模数转换器具有重大意义。

逐次逼近模数转换器有多种不同的类型，需根据系统需求来选择不同的结构。逐次逼近模数转换器主要分为二进制电容型、三电平二进制电容型和分段电容型三种。二进制电容型是最简单的类型。

图1是一个8位差分二进制电容型逐次逼近模数转换器，由2⁸个单位电容组成。二进制电容型逐次逼近模数转换器基于“尝试错误法”，它最大的优点是每个电容都接固定电平，所以线性度好，缺点是所需单位电容的个数随着精度呈指数增长，而且最小电容与最大电容之间匹配难，一般用于精度小于10位的模数转换器中。

图2是一个8位差分三电平二进制电容型逐次逼近模数转换器。相比二进制电容型单元(图1)结构，三电平二进制电容型单元结构由于加入了共模电平VCM，使得8位三电平二进制电容型逐次逼近模数转换器仅由2⁷个单位电容组成，比传统二进制电容型(图1)节省了50％的电容，相应地，面积也减小一半，代价是每个电容都需要增加连接共模电平VCM的开关。三电平二进制电容型结构具有二进制电容型结构的优点，即每个电容都接固定电平，线性度好，但所需要的单位电容的个数也随精度呈指数增长，一般用于精度小于11位的模数转换器中。

N位二进制电容阵列的单位电容个数随精度N呈指数增加，导致二进制电容阵列所占面积较大，而且限制了电容阵列的转换速度，而分段电容型结构的电容阵列，通过插入耦合电容的方式来减小电容阵列面积并提高转换速度。如图3所示，一个14位的逐次逼近模数转换器，若采用分段电容型，仅需256个单位电容就可以完成逐次逼近的过程。而传统的二进制型则需要2¹⁴个单位电容，三电平二进制电容型则需要2¹³个单位电容。分段电容型结构的优点是电容小、面积小、功耗低，常用于较高精度的逐次逼近模数转换器中。

总体来说，由于受目前工艺条件限制，电容只能满足10位的匹配精度,不容易实现高精度，因此高精度逐次逼近模数转换器主要依赖于LMS算法对电容进行失配校正，而传统基于LMS算法的校正方案在给定的误差建模的条件下，精度高且校准效果好，但若初始值选取不当，会导致算法复杂度增加，甚至导致算法不收敛等问题，不易于片上实现。

发明内容

本发明针对现有技术的不足之处改进设计一种步骤简单、容易在片上实现的能够提高分段电容型逐次逼近模数转换器线性度的电容交换与平均方法。

本发明的技术方案包括：

步骤1：针对a位分段电容型逐次逼近模数转换器，将左段电容阵列DAC作为高位，右段电容阵列DAC作为低位，两组电容阵列同时对输入电压采样之后进入位循环模式，左段电容阵列DAC产生高a/2位的转换结果，右段电容阵列产生低a/2位的转换结果，将上述高、低位转换结果进行组合得到第一组输出码字；再将该输出码字低b位清零，其中0＜b≤a，其余位保持不变，再一次进行低b位的位循环，得到第二组输出码字；将两组码字求平均即为第一次转换最终数字输出码字；

步骤2：将右段电容阵列DAC作为高位，左段电容阵列DAC作为低位，两组电容阵列同时对输入电压采样之后进入位循环模式，右段电容阵列DAC产生高a/2位的转换结果，左段电容阵列产生低a/2位的转换结果，得到第一组输出码字；接下来，将该输出码字低b位清零，其中0＜b≤a，其余位保持不变,再一次进行低b位的位循环，得到第二组输出码字；将两组码字求平均即为第二次转换最终数字输出码字；

进一步的，在ADC输出码字过程中，第三次转换的方式与第一次相同，第四次转换的方式与第二次相同，依次循环。

本发明提出一种能提高分段电容型逐次逼近模数转换器线性度的电容交换与平均方法，其特点在于：不需要引入任何校正算法，不需要拆分电容，只需要在两次转换之间互换高位电容DAC和低位电容DAC，并且将剩余位的位循环进行两次，两次转换结果求平均为最后输出码字。本发明提出的电容交换与平均方法可避免电容失配在同一码字的误差进行累加，因此，与传统依赖校正算法来提高线性度的校正方法相比，具有结构更简单、占用芯片面积更小、更容易在片上实现的效果。

附图说明

图1为8位二进制电容型逐次逼近模数转换器。

图2为8位三电平二进制电容型逐次逼近模数转换器。

图3为14位分段电容型逐次逼近模数转换器。

图4为本发明提出的14位分段电容型逐次逼近模数转换器。

图5为本发明提出的14位分段电容型逐次逼近模数转换器DNL/INL蒙特卡洛仿真结果。

图6为传统14位分段电容型逐次逼近模数转换器DNL/INL蒙特卡洛仿真结果。

图7为本发明提出的14位分段电容型逐次逼近模数转换器SFDR蒙特卡洛仿真结果。

图8为传统14位分段电容型逐次逼近模数转换器SFDR蒙特卡洛仿真结果。

具体实施方式

本发明提出一种能提高分段电容型逐次逼近模数转换器线性度的电容交换与平均方法，每两次转换之间切换高位电容DAC与低位电容DAC，并且将低4位的位循环进行两次，最后结果求平均，从而达到提高线性度的目的。下面以14位分段电容型逐次逼近模数转换器为例进行详述。本发明提出的14位分段电容型逐次逼近模数转换器的系统结构如图4所示，它由高7位电容DAC和低7位电容DAC以及比较器共同组成。高7位电容DAC和低7位电容DAC同时对输入电压Vin(i)采样之后进入位循环模式；第一次位循环结束之后，得到第一组数字输出码D[i_1]；接下来，对应于同一个输入电压Vin(i)，保持前10位不变，最后4位再进行一次位循环，得到第二组数字输出码D[i_2]，即D[i_2]与D[i_1]前10位数字码相同，仅后4位数字码不同，D[i_2]与D[i_1]的平均值即为对应于输入电压Vin(i)的最终数字输出码；接下来，高7位电容DAC和低7位电容DAC互换位置，并同时对下一个输入电压Vin(i+1)采样，之后进入位循环模式，同理，第一次位循环结束之后，得到第一组数字输出码D[i+1_1]；接下来，对应于同一个输入电压Vin(i+1)，保持前10位不变，最后4位再进行一次位循环，得到第二组数字输出码D[i+1_2]，即D[i+1_2]与D[i+1_1]前10位数字码相同，仅后4位数字码不同，D[i+1_2]与D[i+1_1]的平均值即为对应于输入电压Vin(i+1)的最终数字输出码；进一步的，在ADC输出码字过程中，第三次转换的方式与第一次相同，第四次转换的方式与第二次相同，依次循环。

本发明之所以可以提高DNL和INL，主要基于如下中心思想：传统分段电容型逐次逼近模数转换器普遍采用的位循环模式为：对某一固定位的判断总采用某一固定的电容，即在转换过程中，所有位循环都采用同一种电荷重分配方案，导致由电容失配引入的误差总在同一码字不断累加，为了避免由电容失配引入的误差总在同一码字不断累加，本发明提出一种新型的简单易实现的高低位电容DAC切换模式，不需要引入额外运放做噪声整形，也不需要任何校正算法，只需要在两次转换之间交换高位电容DAC和低位电容DAC并采取求平均的方式获取数字输出码，即可避免电容失配引入的误差总在同一码字不断累加，从而达到提升线性度的目的。

对本发明提出的14位分段电容型逐次逼近模数转换器进行matlab仿真，DNL/INL仿真结果如图5所示，单位电容取值为10μf，单位电容失配误差为0.005，蒙特卡洛仿真次数为50次，而传统14位分段电容型逐次逼近模数转换器DNL/INL仿真结果如图6所示。

本发明提出的14位分段电容型逐次逼近模数转换器SFDR仿真结果如图7所示，单位电容取值为10μf，单位电容失配误差为0.005，蒙特卡洛仿真次数为100次，而传统14位分段电容型逐次逼近模数转换器SFDR仿真结果如图8所示。

表1总结了传统分段电容型逐次逼近模数转换器与本发明提出的分段电容型逐次逼近模数转换器的DNL/INL仿真的性能对比。表1表明：相比传统分段电容型逐次逼近模数转换器，本发明将DNL提高了16.8％，INL提高了24.1％。

表2总结了传统分段电容型逐次逼近模数转换器与本发明提出的分段电容型逐次逼近模数转换器的SFDR仿真的性能对比。表2表明：相比传统分段电容型逐次逼近模数转换器，本发明将SFDR最小值提高了3.5dB，SFDR平均值提高了4.2dB。

本发明针对传统分段电容型逐次逼近模数转换器提出了一种新的高低位电容DAC交换与平均技术，只需要在两次转换之间交换高位电容DAC和低位电容DAC并采取求平均的方式获取数字输出码，就可以实现线性度的优化，控制逻辑简单，硬件开销小，相比传统采用噪声整形技术或者校正算法来提高线性度的方法，本发明能节约功耗和芯片面积。

表1：传统Split SAR ADC与本发明提出的Split SAR ADC的DNL/INL对比

表2：传统Split SAR ADC与本发明提出的Split SAR ADC的SFDR对比

Claims (1)

1.提高逐次逼近模数转换器线性度的电容交换与平均方法，该方法包括：

步骤1：针对a位分段电容型逐次逼近模数转换器，将左段电容阵列DAC作为高位，右段电容阵列DAC作为低位，两组电容阵列同时对输入电压采样之后进入位循环模式，左段电容阵列DAC产生高a/2位的转换结果，右段电容阵列产生低a/2位的转换结果，将上述高、低位转换结果进行组合得到第一组输出码字；再将该输出码字低b位清零，其中0＜b≤a，其余位保持不变，再一次进行低b位的位循环，得到第二组输出码字；将两组码字求平均即为第一次转换最终数字输出码字；

所述左段电容为：远离比较器“+”输入端和“-”输入端的产生a/2位转换结果的电容，所述右段电容为：靠近比较器“+”输入端和“-”输入端的产生a/2位转换结果的电容；

步骤2：将右段电容阵列DAC作为高位，左段电容阵列DAC作为低位，两组电容阵列同时对输入电压采样之后进入位循环模式，右段电容阵列DAC产生高a/2位的转换结果，左段电容阵列产生低a/2位的转换结果，得到第一组输出码字；接下来，将该输出码字低b位清零，其中0＜b≤a，其余位保持不变,再一次进行低b位的位循环，得到第二组输出码字；将两组码字求平均即为第二次转换最终数字输出码字；

在ADC输出码字过程中，第三次转换的方式与第一次相同，第四次转换的方式与第二次相同，依次循环。