CN106899299B

CN106899299B - 一种提高电阻电容型逐次逼近模数转换器sfdr和sndr的电容重构方法

Info

Publication number: CN106899299B
Application number: CN201710013589.2A
Authority: CN
Inventors: 樊华; 哈迪·哈迪日; 佛朗哥·马洛博蒂
Original assignee: University of Electronic Science and Technology of China
Current assignee: University of Electronic Science and Technology of China
Priority date: 2017-01-09
Filing date: 2017-01-09
Publication date: 2019-12-10
Anticipated expiration: 2037-01-09
Also published as: GB2558713B; GB2558713A; US10305501B2; US20180198457A1; GB201717344D0; CN106899299A

Abstract

本发明公开了一种提高电阻电容型逐次逼近模数转换器SFDR和SNDR的电容重构方法，涉及微电子学与固体电子学领域，特别是该领域中电阻电容型逐次逼近模数转换器中的电容设置方法。针对现有技术中电容失配校正技术研究首先考虑的是易于片上实现，基于LMS算法的校正方案精度高且校准效果好，但初始值若选取不当会导致算法复杂度增加，甚至不收敛，不易于片上实现，而传统辅助DAC的校正技术最易于片上实现且成功率最高，但不容易实现超高精度的问题，提出一种能提高逐次逼近模数转换器线性度的电容重构方法，通过对电容排序、选择并重构，从而达到校正电容失配的目的。

Description

一种提高电阻电容型逐次逼近模数转换器SFDR和SNDR的电容重构方法

技术领域

本发明涉及微电子学与固体电子学领域，特别是该领域中电阻电容型逐次逼近模数转换器中的电容设置方法。

背景技术

ADC一般分为全并行模数转换器(Flash ADC)、流水线模数转换器(PipelineADC)、过采样模数转换器(ΣΔADC)以及逐次逼近模数转换器(SAR ADC)。品质因数(FOM)表示ADC每步转换需要的能量，是衡量ADC设计水平的重要指标。

由于受目前工艺条件限制，电容只能满足10位的匹配精度,不容易实现高精度，因此，利用校正技术来克服工艺缺陷在高精度ADC设计中必不可少。如何在片上实现高效的电容失配校正技术，是超高精度ADC的设计必须面临的一个难题。电容失配校正技术通常采用以下三种设计方案：(1)文献[Chen,S.W.M.and Brodersen,R.W.,“A 6-bit 600-MS/s 5.3-mW Asynchronous ADC in 0.13-m CMOS”,IEEE Journal of Solid-State Circuits,pp.2669--2680,2006.]采用一个慢而精确的辅助模数转换器与主模数转换器一起对输入电压进行转换，辅助模数转换器的输出作为主模数转换器的输出的参考，校正后性能会有明显的改善，但是两个校正DAC的功耗和面积已经超过了主DAC，功耗较大；(2)文献[W.Liu,P.Huang,Y.Chiu,“A 12-bit,45-MS/s,3-mW Redundant Successive ApproximationRegister analog-to-Digital Converter With Digital Calibration,”IEEE Journalof Solid-State Circuits,2011,46(11):2661–2672]采用“最小均方误差”后台校正算法，对基数(Radix)小于2的12位非二进制电容阵列的失配误差进行校正，能实时跟踪电源电压、温度变化造成的电容误差变化，校正之后SFDR达到90dB以上，该文献的SFDR虽然达到了目前世界上最领先的水平，但整个校正部分在片外通过软件方法实现，不需考虑校正的任何非理想因素、校正算法复杂度、校正精度，复杂的数字后处理制约了该后台校正算法的适用性，而且基数小于2的非二进制电容阵列增加了版图设计的复杂度，在实际应用中有较大的限制；(3)文献[Maio K,Hotta M,Yokozawa N,et al,“An untrimmed D/A converterwith 14-bit resolution,”IEEE Journal of Solid-State Circuits,2011,46(11):2661–2672]采用电阻串校正DAC对电容误差进行前台校正，电阻串DAC不仅需要额外的校正基准源，还消耗静态电流，占用较大的芯片面积，不适合低功耗的应用。

传统校正方法的另一缺陷在于：只能提高ADC的SFDR，对SNDR的提高非常有限，例如文献[H.Fan and F.Maloberti,,“High-Resolution SAR ADC with EnhancedLinearity,”IEEE Journal of Solid-State Circuits,2016,DOI:10.1109/TCSII.2016.2626300]提出一种新颖的“循环-平均”电容失配校正方法，相比传统，能将SFDR(无杂散动态范围)提高13.8dB，但是SNDR(信号失真噪声比)提高不到5dB。

逐次逼近模数转换器有多种不同的类型，需根据系统需求来选择不同的结构。高精度逐次逼近模数转换器常采用混和电阻电容结构，在混和电阻电容结构中，采用电阻和电容两种元件，高位DAC和低位DAC分别由二进制电容阵列和电阻串构成，因此，总电容值比同等精度的二进制电容结构以及三电平二进制电容结构都小，有效减小了电容阵列的面积，面积变小，速度变快。混合电阻电容型的优点是没有浮空节点，线性度好，能提高模数转换器的静态特性，因此，混合电阻电容结构常用于14位以上的高精度逐次逼近模数转换器中。以14位混合电阻电容型逐次逼近模数转换器为例，如图1所示，14位混合电阻电容型逐次逼近模数转换器由高6位电容DAC和低8位电阻DAC构成，高6位电容DAC一共包含64个单位电容。

发明内容

针对现有技术中电容失配校正技术研究首先考虑的是易于片上实现，基于LMS算法的校正方案精度高且校准效果好，但初始值若选取不当会导致算法复杂度增加，甚至不收敛，不易于片上实现，而传统辅助DAC的校正技术最易于片上实现且成功率最高，但是不容易实现超高精度的问题，提出一种能提高逐次逼近模数转换器线性度的电容重构方法，通过对电容排序、选择并重构，从而达到校正电容失配的目的。

本发明的技术方案为一种提高电阻电容型逐次逼近模数转换器SFDR和SNDR的电容重构方法，该方法包括：

步骤1：在混合电阻电容型逐次逼近模数转换器的正电容阵列和负电容阵列处各设置128个单位电容，将正电容阵列与负电容阵列相对的单位电容分为一组，获得128组电容；

步骤2：将第一组电容中的正电容接VREFP，负电容接VREFN，其余组的正电容接VREFN，其余组的负电容接VREFP，进行正常的15位逐次逼近位循环过程，得到对应于第一组电容的数字码；然后将第二组电容中的正电容接VREFP，负电容接VREFN，其余组的正电容接VREFN，其余组的负电容接VREFP，进行正常的15位逐次逼近位循环过程，得到对应于第二组电容的数字码；重复此步骤，直至得到128组电容各自对应的数字码；

步骤3：根据步骤2获得的128组电容各自对应的数字码，将128组电容按电容大小进行排序，排序后的电容组编号为C₁～C₁₂₈；

步骤4：选择编号为C₃₃～C₉₆的电容组，将选择出的64组电容按如下顺序排列接入混合电阻电容型逐次逼近模数转换器的电容阵列处：

C₃₃、C₉₆、C₃₅、C₉₄、C₃₇、C₉₂、C₃₉、C₉₀、C₄₁、C₈₈、C₄₃、C₈₆、C₄₅、C₈₄、C₄₇、C₈₂、C₄₉、C₈₀、C₅₁、C₇₈、C_\53、C₇₆、C₅₅、C₇₄、C₅₇、C₇₂、C₅₉、C₇₀、C₆₁、C₆₈、C₆₃、C₆₆、C₆₅、C₆₄、C₆₇、C₆₂、C₆₉、C₆₀、C₇₁、C₅₈、C₇₃、C₅₆、C₇₅、C₅₄、C₇₇、C₅₂、C₇₉、C₅₀、C₈₁、C₄₈、C₈₃、C₄₆、C₈₅、C₄₄、C₈₇、C₄₂、C₈₉、C₄₀、C₉₁、C₃₈、C₉₃、C₃₆、C₉₅、C₃₄。

本发明提出一种能提高逐次逼近模数转换器线性度的电容重构方法，其特点在于：不需要引入最小均方误差算法，只需要将电容拆分成单位电容，排序，选择并重构。本发明提出的电容重构方法可避免电容失配在同一码字的误差进行累加，因此，与传统依赖校正算法来提高线性度的校正方法相比，具有结构更简单、占用芯片面积更小、更容易在片上实现的效果。

附图说明

图1为传统14位电阻电容型逐次逼近模数转换器。

图2为本发明提出的电容排序、重构方法。

图3为本发明提出的14位电阻电容型逐次逼近模数转换器。

图4为本发明提出的电容测量方法。

图5为传统14位电阻电容型逐次逼近模数转换器无杂散动态范围SFDR蒙特卡洛仿真结果。

图6为本发明提出的14位电阻电容型逐次逼近模数转换器无杂散动态范围SFDR蒙特卡洛仿真结果。

图7为传统14位电阻电容型逐次逼近模数转换器无杂散动态范围SNDR蒙特卡洛仿真结果。

图8为本发明提出的14位电阻电容型逐次逼近模数转换器无杂散动态范围SNDR蒙特卡洛仿真结果。

具体实施方式

本发明提出一种能提高电阻电容型逐次逼近模数转换器线性度的电容重构方法，将电容拆分成单位电容，并增加一些电容，增加的电容个数越多，对SFDR以及SNDR的提升效果越明显，但是也会消耗更多的功耗和面积，折中考虑，仅增加64个单位电容，之后对所有单位电容进行排序、选择和重构，从而达到提高线性度的目的。下面以14位电阻电容型逐次逼近模数转换器为例进行详述。本发明提出的14位电阻电容型逐次逼近模数转换器的系统结构如图3所示，它由高6位电容DAC和低8位电阻DAC以及比较器共同组成，与传统不同之处在于，传统高6位电容DAC包含64个单位电容，而本发明提出的14位电阻电容型逐次逼近模数转换器中，高6位电容DAC包含128个单位电容。上电之后首先对所有单位电容进行测量并排序，测量方法如图4所示，正电容阵列第一个单位电容接VREFP，其余所有电容接VREFN，负电容阵列第一个单位电容接VREFN，其余所有电容接VREFP，之后进行正常的逐次逼近转换过程，得到与第一组单位电容值大小对应的数字码；第二组单位电容的测量方法与第一个电容相同，即正电容阵列第二个单位电容接VREFP，其余所有电容接VREFN，负电容阵列第二个单位电容接VREFN，其余所有电容接VREFP；之后进行正常的逐次逼近转换过程，得到与第二组单位电容值大小对应的数字码，以此类推，直至得到所有电容组的数字码，最后根据这些数字码对电容进行排序、选择并重构，若对这128组电容进行从大到小排序，其中C₁为最大电容，C₁₂₈为最小电容，去掉头尾各32个电容，保留中间64个电容，即保留C₃₃～C₉₆；之后对电容C₃₃～C₉₆进行重构，交叉组合，奇数位置的电容顺序不变，从左到右依次为C₃₃、C₉₆、C₃₅、C₉₄、C₃₇、C₉₂、C₃₉、C₉₀、C₄₁、C₈₈、C₄₃、C₈₆、C₄₅、C₈₄、C₄₇、C₈₂、C₄₉、C₈₀、C₅₁、C₇₈、C_\53、C₇₆、C₅₅、C₇₄、C₅₇、C₇₂、C₅₉、C₇₀、C₆₁、C₆₈、C₆₃、C₆₆、C₆₅、C₆₄、C₆₇、C₆₂、C₆₉、C₆₀、C₇₁、C₅₈、C₇₃、C₅₆、C₇₅、C₅₄、C₇₇、C₅₂、C₇₉、C₅₀、C₈₁、C₄₈、C₈₃、C₄₆、C₈₅、C₄₄、C₈₇、C₄₂、C₈₉、C₄₀、C₉₁、C₃₈、C₉₃、C₃₆、C₉₅、C₃₄；该64个电容作为最终的高6位电容DAC。

本发明的特点是在模拟域只需对电容值的大小进行简单的比较判断，在数字域也只需简单的逻辑判断,这对于电路实现是很有利的。本发明提出一种新型的简单易实现的电容排序重构模式，与其他电容误差校准方法相比,该方法具有校准电路简单、不影响电路工作速度以及对工作环境变化不敏感等优点。

对传统的14位电阻电容型逐次逼近模数转换器进行matlab仿真，无杂散动态范围SFDR仿真结果如图5所示，信号与噪声谐波比SNDR仿真结果如图7所示，单位电容取值为100μf，单位电容失配误差为0.003，蒙特卡洛仿真次数为500次，而本发明提出的14位电阻电容型逐次逼近模数转换器SFDR和SNDR仿真结果分别如图6和图8所示。

.表1、表2分别总结了传统电阻电容型逐次逼近模数转换器与本发明提出的电阻电容型逐次逼近模数转换器的SFDR和SNDR仿真的性能对比。表1表明：相比传统电阻电容型逐次逼近模数转换器，本发明将SFDR最小值提高了18.8dB，SFDR平均值提高了19.5dB，同时，表2表明：本发明将SNDR最小值提高了17dB，SNDR平均值提高了12.3dB。

本发明针对传统电阻电容型逐次逼近模数转换器提出了一种新的电容重构技术，只需要将电容拆分成单位电容，并排序、选择、重构，就可实现线性度的优化，控制逻辑简单，硬件开销小，相比传统采用噪声整形技术或者校正算法来提高线性度的方法，本发明具有校准电路简单、不影响模数转换速度、对工作环境变化不敏感等特点。

表1：传统14位SAR ADC与本发明提出的14位SAR ADC的SFDR对比

表2：传统14位SAR ADC与本发明提出的14位SAR ADC的SNDR对比

Claims

1.一种提高电阻电容型逐次逼近模数转换器SFDR和SNDR的电容重构方法，该方法包括：

C₃₃、C₉₆、C₃₅、C₉₄、C₃₇、C₉₂、C₃₉、C₉₀、C₄₁、C₈₈、C₄₃、C₈₆、C₄₅、C₈₄、C₄₇、C₈₂、C₄₉、C₈₀、C₅₁、C₇₈、C₅₃、C₇₆、C₅₅、C₇₄、C₅₇、C₇₂、C₅₉、C₇₀、C₆₁、C₆₈、C₆₃、C₆₆、C₆₅、C₆₄、C₆₇、C₆₂、C₆₉、C₆₀、C₇₁、C₅₈、C₇₃、C₅₆、C₇₅、C₅₄、C₇₇、C₅₂、C₇₉、C₅₀、C₈₁、C₄₈、C₈₃、C₄₆、C₈₅、C₄₄、C₈₇、C₄₂、C₈₉、C₄₀、C₉₁、C₃₈、C₉₃、C₃₆、C₉₅、C₃₄。