CN110912558A - 两步非对称交替单调切换的逐次逼近型模数转换器 - Google Patents

Abstract

本发明公开了一种两步非对称交替单调切换的逐次逼近型模数转换器，本发明采用了多路复用方法，因此重新建立了电容阵列LSBs array和MSBs array之间的连接，并且在前三个决策周期中切换了较少的单位电容器。由于顶板采样和电平整体转换技术的使用，LSBs array在前两个比较周期(MSB和MSB‑1)中消耗的开关能量为零，基于多路复用方法和两步单调切换过程，可以明显地确保从MSB‑3周期直到获得LSB为止这个过程中的低开关能量。通过采用两步重置方法，可以消除下一采样阶段的重置能量，从而节省了98.3％的能量。

Description

两步非对称交替单调切换的逐次逼近型模数转换器

技术领域

本发明属于模拟集成电路设计领域，具体涉及一种两步非对称交替单调切换的逐次逼近型模数转换器。

背景技术

逐次逼近型模数转换器(SAR ADC)由于其固有的低功耗特性，在无线传感器设备和高速通信标准领域中具有极大的影响力。通常与比较器和数字控制电路相比，SAR ADC的电容式数模转换器(CDAC)占总功耗的主要部分。研究人员已经为解决这个问题做出了相当大的努力，并且已经发布了几种节能开关方案。以基于Vcm-based的开关方案为参考，higher-side-reset-and-set和tri-level，VMS和hybrid将开关能量降低了37.6％，75.1％，81.3％和90.7％。在先前的工作中，DAC的每个转换步骤中消耗的能量由参考电压提供，因此，计算出的能量消耗为正。相反，国外学者Sanyal声称，通过将DAC返回的功率(即“负能量”的定义)用于开关计算中，可以在一个宽频带上进一步实现SAR ADC的高能效。但是，使用负能量的可能性存在争议，一些研究者如Xinyuan Tong怀疑这种计算方法的可靠性。

对于通用的二进制缩放的CDAC架构，值得注意的是，在SAR ADC的前几个二进制码的生成过程中，消耗的能量和需要切换的单位电容器的数量，占完整转换过程最大比重。尽管在一些文献中，功耗已得到一定程度的缓解，但在前几个转换周期中切换的单位电容器的数量不可忽略，仍然对CDAC面积开销有很大贡献。因此，不可避免地抑制了CDAC网络的设置速度，进一步限制了SAR ADC的高速转换。

发明内容

本发明的目的在于克服现有技术中存在的CDAC功耗高，面积大的不足，提供一种两步非对称交替单调切换的逐次逼近型模数转换器。

为了达到上述目的，本发明包括主电容阵列、比较器和逻辑控制单元，主电容阵列包括采样电容阵列MSBs array、桥接电容C_b和电容阵列LSBs array，比较器的正向输入端和反向输入端均连接采样电容阵列MSBs array，比较器的输出端连接逻辑控制单元，逻辑控制单元连接电容阵列LSBs array；

电容阵列LSBs array包括电容阵列NLSB Array和电容阵列PLSB Array，桥接电容C_b的下极板与采样电容阵列MSBs array的上极板相连接，桥接电容C_b的上极板与电容阵列LSBs array的上极板相连接，电容阵列NLSB Array和电容阵列PLSB Array的上极板均连接控制开关S_p3和控制开关S_n3，控制开关S_p3和控制开关S_n3并联设置，控制开关S_p3和控制开关S_n3均连接采样电容阵列MSBs array；

电容阵列NLSB Array包括N型分裂电容和N型未分裂电容阵列，N型未分裂电容2C的上极板连接桥接电容C_b的上极板，N型未分裂电容2C的下极板连接并联的N型分裂电容C和N型未分裂电容C，其他N型分裂电容和N型未分裂电容并联设置，并且上极板连接桥接电容C_b的上极板以及控制开关S_p3和控制开关S_n3，下极板连接参考电压V_ref、参考电压V_cm或者地GND，N型分裂电容C的下极板连接参考电压V_ref、参考电压V_cm或者地GND，N型未分裂电容C连接参考电压V_cm；

电容阵列PLSB array包括P型分裂电容阵列、P型未分裂电容阵列和冗余电容C_rdt，P型分裂电容、P型未分裂电容和和冗余电容C_rdt并联设置，P型分裂电容、P型未分裂电容和冗余电容C_rdt的上极板连接桥接电容C_b的下极板以及控制开关S_p3和控制开关S_n3，P型分裂电容和P型未分裂电容的下极板连接参考电压V_ref、参考电压V_cm或者地GND，冗余电容C_rdt的下极板连接参考电压V_cm。

采样电容阵列MSBs array包括电容C_sp1，电容C_sp2，电容C_sn1和电容C_sn2，电容C_sp1＝电容C_sp2＝电容C_sn1＝电容C_sn2；

电容C_sp1和电容C_sp2的上极板与比较器的正向输入端相连接，下极板通过控制开关S_p2与GND连接；电容C_sn1和电容C_sn2的上极板与比较器的反向输入端相连接，下极板通过控制开关S_n2与GND连接。

电容阵列NLSB Array中，N型分裂电容阵列为[2^Mn-3C 2^Mn-4C…2C C C]和N型未分裂电容阵列为[2^Mn-3C 2^Mn-4C…2C C C]，其中，C是单位电容，M_n是电容阵列NLSB array在整个ADC转换过程中完成的开关切换次数。

电容阵列PLSB array中，P型分裂电容阵列为[2^Mp-2C 2^Mp-3C…2C C C]，P型未分裂电容阵列为[2^Mp-2C 2^Mp-3C…2C C]，其中，C是单位电容，M_p是电容阵列PLSB array在整个ADC转换过程中完成的开关切换次数。

电容阵列PLSB array中，冗余电容C_rdt电容底极板一直与电平Vcm连接，使PLSBarray中P型分裂电容阵列和P型未分裂电容阵列的电容底极板电平符合二进制按比例切换。

逻辑控制单元用于根据采样电容阵列MSBs array的采样结果，控制电容阵列LSBsarray中所有电容切换参考电压V_ref、参考电压V_cm或者地GND。

LSBs array中的所有电容均采用LSB分裂技术来确定SAR ADC最后一位的输出二进制码LSB。

与现有技术相比，本发明采用了多路复用方法，因此重新建立了电容阵列LSBsarray和MSBs array之间的连接，并且在前三个决策周期中切换了较少的单位电容器。由于顶板采样和电平整体转换技术的使用，LSBs array在前两个比较周期(MSB和MSB-1)中消耗的开关能量为零，基于多路复用方法和两步单调切换过程，可以明显地确保从MSB-3周期直到获得LSB为止这个过程中的低开关能量。通过采用两步重置方法，可以消除下一采样阶段的重置能量，从而节省了98.3％的能量。此外，除了为LSBs array采用非对称结构外，在子LSBs array中还共同采用了桥段方法和LSB拆分技术，从而显著减少了94.2％的LSBsarray面积。

附图说明

图1为本发明的提出的10位两步非对称交替单调切换的逐次逼近型模数转换器的示意图；

图2为本发明的电容阵列PLSB array中切换过程的流程示意图；

图3为本发明的从第一位输出二进制码到第三位输出二进制码的8位CDAC切换过程示例图；

图4为本发明的从第四位输出二进制码到最后一位输出二进制码的8位CDAC切换过程示例图；

图5为本发明的DAC电平切换过程的波形图；

图6为本发明的10位SAR ADC DNL/INL蒙特卡洛仿真结果图；其中，(a)为0.347LSB，(b)为0.437LSB；

图7为本发明的10-bit CDAC的开关能量随Mp的变化关系图；

图8为本发明的10-bit CDAC开关能量与输出代码仿真结果图(M_p＝3)；

图9为本发明的重置能量模型图。

具体实施方式

下面结合附图对本发明做进一步说明。

参见图1，本发明包括主电容阵列、比较器和逻辑控制单元，主电容阵列包括采样电容阵列MSBs array、桥接电容C_b和电容阵列LSBs array，比较器的正向输入端和反向输入端均连接采样电容阵列MSBs array，比较器的输出端连接逻辑控制单元，逻辑控制单元连接电容阵列LSBs array；其中输出代码D0～D2，D3～D5和D6～D9确定分别由电容阵列MSBs array，PLSB array和NLSB array中的电容切换过程确定。LSBs array的转换过程分为两步，其中在电容阵列MSBs array中确定D0～D2，作为第一步；相应的，在LSBs阵列中确定D3～D9作为第二步。

电容阵列LSBs array包括电容阵列NLSB Array和电容阵列PLSB Array，桥接电容C_b的下极板与采样电容阵列MSBs array的上极板相连接，桥接电容C_b的上极板与电容阵列LSBs array的上极板相连接，电容阵列NLSB Array和电容阵列PLSB Array的上极板均连接控制开关S_p3和控制开关S_n3，控制开关S_p3和控制开关S_n3并联设置，控制开关S_p3和控制开关S_n3均连接采样电容阵列MSBs array；

电容阵列NLSB Array包括N型分裂电容和N型未分裂电容阵列，N型未分裂电容2C的上极板连接桥接电容C_b的上极板，N型未分裂电容2C的下极板连接并联的N型分裂电容C和N型未分裂电容C，其他N型分裂电容和N型未分裂电容并联设置，并且上极板连接桥接电容C_b的上极板以及控制开关S_p3和控制开关S_n3，下极板连接参考电压V_ref、参考电压V_cm或者地GND，N型分裂电容C的下极板连接参考电压V_ref、参考电压V_cm或者地GND，N型未分裂电容C连接参考电压V_cm；

电容阵列PLSB array包括P型分裂电容阵列、P型未分裂电容阵列和冗余电容C_rdt，P型分裂电容、P型未分裂电容和和冗余电容C_rdt并联设置，P型分裂电容、P型未分裂电容和冗余电容C_rdt的上极板连接桥接电容C_b的下极板以及控制开关S_p3和控制开关S_n3，P型分裂电容和P型未分裂电容的下极板连接参考电压V_ref、参考电压V_cm或者地GND，冗余电容C_rdt的下极板连接参考电压V_cm。

采样电容阵列MSBs array包括电容C_sp1，电容C_sp2，电容C_sn1和电容C_sn2，电容C_sp1＝电容C_sp2＝电容C_sn1＝电容C_sn2；

电容C_sp1和电容C_sp2的上极板与比较器的正向输入端相连接，下极板通过控制开关S_p2与GND连接；电容C_sn1和电容C_sn2的上极板与比较器的反向输入端相连接，下极板通过控制开关S_n2与GND连接。

电容阵列NLSB Array中，N型分裂电容阵列为[2^Mn-3C 2^Mn-4C…2C C C]和N型未分裂电容阵列为[2^Mn-3C 2^Mn-4C…2C C C]，其中，C是单位电容，M_n是电容阵列NLSB array在整个ADC转换过程中完成的开关切换次数。

电容阵列PLSB array中，为[2^Mp-2C 2^Mp-3C…2C C C]，P型未分裂电容阵列为[2^Mp-2C

2^Mp-3C…2C C]，其中，C是单位电容，M_p是电容阵列PLSB array在整个ADC转换过程中完成的开关切换次数。

电容阵列PLSB array中，冗余电容C_rdt电容底极板一直与电平Vcm相连接，使得PLSB array中P型分裂电容阵列和P型未分裂电容阵列的电容底极板电平符合二进制按比例切换。

逻辑控制单元用于根据采样电容阵列MSBs array的采样结果，控制电容阵列LSBsarray中所有电容切换参考电压V_ref、参考电压V_cm或者地GND。

LSBs array中采用LSB分裂技术来确定SAR ADC最后一位的输出二进制码LSB。

本发明中LSBs array节省功耗的技术如下：1)由于顶板采样和电平整体转换技术的使用，LSBs array在前两个比较周期(MSB和MSB-1)中消耗的开关能量为零。2)基于多路复用方法和两步单调切换过程，可以明显地确保从MSB-3周期直到获得LSB为止这个过程中的低开关能量。3)通过采用两步重置方法，可以消除下一采样阶段的重置能量。

本发明中CDAC节省面积的技术如下：1)由于使用了多路复用技术，通过切换电容阵列MSBs array(同样也是采样电容器阵列)中电容器数量的一半，可以获得D0～D2，因此，与一般的对称架构的CDAC相比，可以节省大量单位电容。2)与非桥段模式(二进制缩放电容DAC)相比，嵌入在电容阵列PLSB array和电容阵列NLSB array之间的桥电容器Cb可以使得在7位电容阵列LSB array的切换过程中节省57.8％的电容器。2)dummy单元电容器通常在CDAC的转换阶段不进行开关操作，而仅在数学关系中用作二进制加权，而本发明中采用LSB分裂技术来确定LSB(D9)，与一般二进制缩放CDAC相比，在4位NLSB阵列中减少了31.3％的电容器。

本发明所提出的CDAC切换过程如下：

由电容C_sp1，电容C_sp2，电容C_sn1和电容C_sn2(电容C_sp1＝电容C_sp2＝电容C_sn1＝电容C_sn2)组成的MSBs array在采样周期内作为采样电容，并且所有开关S_p1(开关S_n1)，开关S_p2(开关S_n2)和开关S_p3(开关S_n3)闭合。一旦转换过程被激活，则在开关S_p1(开关S_n1)和开关S_p2(开关S_n2)关闭后执行第一次比较，从而获得MSB。

基于D₀的值，开关S_p3或开关S_n3将关闭。如果D₀＝1，这意味着V_xp>V_xn，则S_n3断开，并且C_sn1和C_sn2的底板从GND连接到参考电压V_cm，而比较器正极的所有电容器均保持不变。因此，电压V_xn升高1/2V_ref，而能量消耗为零。随后，当第二比较周期被触发时，获得MSB-1(D₁)。否则，如果D₀＝0，则通过执行类似的操作，比较器正输入端的电压V_xp将升高1/2V_ref。

请注意，较高输入参考电容阵列将保持采样到的电压不变，直到完成MSB-2周期为止。然后，假设V_ip>V_in，如果D₀＝D₁，则C_sn1底板上的电压从V_cm连接到V_ref，从而得到用于MSB-2比较的电压电平。否则，C_sn1减小V_cm(从连接V_cm到连接GND)。因此，在下一个比较周期之前，由于MSB-2的值，V_xn增加了1/4V_ref或减少了1/4V_ref。到目前为止，MSBs array中前三位的比较过程已经完成，在功耗和面积开销方面，综合优化效果明显优于一般CDAC结构的结果。

参见图2，根据D₂的值(“1”或“0”)，可以通过图2(a)所示的切换方案流程图获取D₃～D₅。此外，应注意的是，在关于电容阵列PLSB array的电容切换过程中，冗余电容器C_rdt和电容阵列NLSB array的底极板保持不变。显然，电容阵列NLSB array在电容阵列PLSBarray的电容切换过程中，只起到单位dummy电容器的作用。

此外，在从D₆到D₈的过渡期间，电容阵列NLSB array执行图2(b)的算法。此外，对于4位NLSB array，电容器布置通常为[8C 4C 2C C C]，并且连接虚拟电容V_cm的单位dummy电容器在转换期间不变。但是，应该注意，参见图1所示，将单位dummy电容器拆分为[2C C C]，即LSB分裂技术，利用该技术可以节省电容阵列NLSB array中的电容器数量，并增加了一位精度。然后，借助该技术，在LSB(D9)转换周期中，LSB分裂阵列中的两个单位电容器，其中之一保持不变，而另一个单元电容器底板上的电压增加V_cm(D8＝“0”)或减小V_cm(D8＝“1”)。因此，获得了最后一位二进制输出码LSB(D9)。

基于以上阐述，为简单起见，图3和图4显示了利用所发明的两步非对称交替单调切换方案，进行开关过程的8位差分CDAC结构以及相应转换阶段的定量能耗。此外，图5给出了本发明中10位CDAC的逐次逼近波形。

为了分析本发明提出的N位CDAC的线性度，本发明将每个电容器建模为标称电容值和相应误差项的总和：

假设所有误差都分布在单位电容器中，并且误差项δ_i andδ_i,b服从高斯分布。因此，本发明提出了一种数学表达方法，用来表示所提出的N位CDAC的线性度(INL)：

其中，有

考虑到面积和线性度之间的折衷，公式(2)中的M_s(电容阵列MSBs array每一侧的总采样电容为2^MsC)可以由下式确定：

M_s＝max(M_p+1,M_n-1) (5)

在本发明提出的两步非对称交替单调切换的数模转换器CDAC阵列中，由于切换过程中采用的是顶板采样，所以MSB失配是独立确定的，因此VFS/2的INL数值接近0，最坏的情况发生在VFS/4和VFS3/4(VFS表示满量程信号电压)。图6是10-bit CDAC静态性能的行为仿真结果图。这里单位电容器的误差假定服从高斯随机分布，标准偏差为0.5％，并且DNL和INL曲线是500次蒙特卡洛仿真的均方根值，可以从图6得出，最大DNL和INL的标准偏差分别为0.347LSB和0.437LSB。

对于10位SAR ADC，采用本发明提出的方案，数模转换器CDAC的能效取决于M_p的值。图7示出了在本发明提出的CDAC切换方案中，当M_p从1变化到6时的平均开关能量的比较结果，并且相应的平均开关能量分别为5.31CV² _ref、3.08CV² _ref、2.89CV² _ref、4.68CV² _ref、8.82CV² _ref和17.39CV² _ref。

对于本发明所提出方案的10位DAC，当M_p等于3时，我们可以获得最高的能量效率，此外，与基于V_cm-based的架构相比，能耗降低了98.3％。图8显示了其他4种方法和本发明中提出的方法(The proposed)的开关能量与输出代码的比较结果图。

尽管如此，除了开关能量之外，还有下一个采样阶段的复位能量，这两个能量都由完整的CDAC转换过程共同消耗。应当指出，复位能量可能非常显著，在一些文献中甚至超过开关能量，因此在进行整体能量计算时必须将其考虑在内。

本发明中，转换过程完成后，随后在CDAC中执行两步重置方法，与本发明中采用的两步切换方案相对应：1)首先，将LSB array的电容器底板切换到V_cm并且在此过程中没有闭合任何开关。2)在完成第一步的重置过程之后，开关S_p3和S_n3共同闭合，而其余开关保持断开状态。然后，MSBs array的电容器底板被切换到GND，完成了重置过程的第二步。

为了评估所提出的开关方案的复位能量，引入了图9中的复位能量模型。值得注意的是[V1V2…Vn]代表CDAC的最终状态，而[V0 V0…V0]代表初始状态。通过将电容器阵列的所有底板切换到相同的电压，可以将复位能量计算为：

这里有，

因此，提出的CDAC开关方案的复位能量为零。当下一个采样阶段被激活时，开关S_p1和S_n1接通，新的输入信号被采样到CDAC网络中。

Claims (7)

1.两步非对称交替单调切换的逐次逼近型模数转换器，其特征在于，包括主电容阵列、比较器和逻辑控制单元，主电容阵列包括采样电容阵列MSBs array、桥接电容C_b和电容阵列LSBs array，比较器的正向输入端和反向输入端均连接采样电容阵列MSBs array，比较器的输出端连接逻辑控制单元，逻辑控制单元连接电容阵列LSBs array；

电容阵列LSBs array包括电容阵列NLSB Array和电容阵列PLSB Array，桥接电容C_b的下极板与采样电容阵列MSBs array的上极板相连接，桥接电容C_b的上极板与电容阵列LSBsarray的上极板相连接，电容阵列NLSB Array和电容阵列PLSB Array的上极板均连接控制开关S_p3和控制开关S_n3，控制开关S_p3和控制开关S_n3并联设置，控制开关S_p3和控制开关S_n3均连接采样电容阵列MSBs array；

电容阵列NLSB Array包括N型分裂电容和N型未分裂电容阵列，N型未分裂电容2C的上极板连接桥接电容C_b的上极板，N型未分裂电容2C的下极板连接并联的N型分裂电容C和N型未分裂电容C，其他N型分裂电容和N型未分裂电容并联设置，并且上极板连接桥接电容C_b的上极板以及控制开关S_p3和控制开关S_n3，下极板连接参考电压V_ref、参考电压V_cm或者地GND，N型分裂电容C的下极板连接参考电压V_ref、参考电压V_cm或者地GND，N型未分裂电容C连接参考电压V_cm；

电容阵列PLSB array包括P型分裂电容阵列、P型未分裂电容阵列和冗余电容C_rdt，P型分裂电容、P型未分裂电容和和冗余电容C_rdt并联设置，P型分裂电容、P型未分裂电容和冗余电容C_rdt的上极板连接桥接电容C_b的下极板以及控制开关S_p3和控制开关S_n3，P型分裂电容和P型未分裂电容的下极板连接参考电压V_ref、参考电压V_cm或者地GND，冗余电容C_rdt的下极板连接参考电压V_cm。

2.根据权利要求1所述的两步非对称交替单调切换的逐次逼近型模数转换器，其特征在于，采样电容阵列MSBs array包括电容C_sp1，电容C_sp2，电容C_sn1和电容C_sn2，电容C_sp1＝电容C_sp2＝电容C_sn1＝电容C_sn2；

电容C_sp1和电容C_sp2的上极板与比较器的正向输入端相连接，下极板通过控制开关S_p2与GND连接；电容C_sn1和电容C_sn2的上极板与比较器的反向输入端相连接，下极板通过控制开关S_n2与GND连接。

3.根据权利要求1所述的两步非对称交替单调切换的逐次逼近型模数转换器，其特征在于，电容阵列NLSB Array中，N型分裂电容阵列为[2^Mn-3C 2^Mn-4C…2C C C]和N型未分裂电容阵列为[2^Mn-3C 2^Mn-4C…2C C C]，其中，C是单位电容，M_n是电容阵列NLSB array在整个ADC转换过程中完成的开关切换次数。

4.根据权利要求1所述的两步非对称交替单调切换的逐次逼近型模数转换器，其特征在于，电容阵列PLSB array中，P型分裂电容阵列为[2^Mp-2C 2^Mp-3C…2C C C]，P型未分裂电容阵列为[2^Mp-2C 2^Mp-3C…2C C]，其中，C是单位电容，M_p是电容阵列PLSB array在整个ADC转换过程中完成的开关切换次数。

5.根据权利要求1所述的两步非对称交替单调切换的逐次逼近型模数转换器，其特征在于，电容阵列PLSB array中，冗余电容C_rdt电容底极板一直与电平Vcm连接，使PLSB array中P型分裂电容阵列和P型未分裂电容阵列的电容底极板电平符合二进制按比例切换。

6.根据权利要求1所述的两步非对称交替单调切换的逐次逼近型模数转换器，其特征在于，逻辑控制单元用于根据采样电容阵列MSBs array的采样结果，控制电容阵列LSBsarray中所有电容切换参考电压V_ref、参考电压V_cm或者地GND。

7.根据权利要求1所述的两步非对称交替单调切换的逐次逼近型模数转换器，其特征在于，LSBs array采用LSB分裂技术来确定SAR ADC最后一位的输出二进制码LSB。

Images