CN111641413A - 一种高能效sar adc的电容阵列开关方法 - Google Patents

一种高能效sar adc的电容阵列开关方法 Download PDF

Info

Publication number
CN111641413A
CN111641413A CN202010733531.7A CN202010733531A CN111641413A CN 111641413 A CN111641413 A CN 111641413A CN 202010733531 A CN202010733531 A CN 202010733531A CN 111641413 A CN111641413 A CN 111641413A
Authority
CN
China
Prior art keywords
capacitor array
terminal
dac
vref
split capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010733531.7A
Other languages
English (en)
Other versions
CN111641413B (zh
Inventor
吴建辉
黄琳琳
王辉
李红
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southeast University
Original Assignee
Southeast University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southeast University filed Critical Southeast University
Priority to CN202010733531.7A priority Critical patent/CN111641413B/zh
Publication of CN111641413A publication Critical patent/CN111641413A/zh
Application granted granted Critical
Publication of CN111641413B publication Critical patent/CN111641413B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors

Abstract

本发明公开了一种高能效SAR ADC的电容阵列开关方法，电容阵列采用两个相同的分裂电容结构，同时引入一个Vaq＝1/4Vref的第三电平协助电容阵列的切换。输入信号Vip和Vin，经过N次比较后，得到N位数字输出码，分为采样和转换两个阶段，采样阶段根据输入信号Vip和Vin通过采样开关分别连接到上电容阵列和下电容阵列的顶极板，上电容阵列所有电容的底极板和下电容阵列所有电容的底极板连接到对应电压；转换阶段比较器对在上下电容阵列顶极板的电压进行MSB位至LSB位的比较，得出对应的数字码，根据数字码控制上下电容阵列中电容底极板的连接关系；经过N次比较获得到N位数字输出码。利用第三电平能够大大降低转换过程中的DAC部分的功耗，适用于高能效SAR ADC的设计。

Description

一种高能效SAR ADC的电容阵列开关方法
技术领域
本发明涉及一种高能效同时节省电容面积的SAR ADC(逐次逼近寄存器型模数转换器)电容阵列开关方法，属于SAR ADC的电容型DAC技术领域。
背景技术
SAR ADC因其绝大部分电路都由数字电路组成，并且没有运放，能量效率很高，与先进工艺兼容。中等精度(8-12位)、中等采样速率(<1MHz)的SAR ADC被广泛地运用于生物医疗电子、可穿戴设备、可植入设备、便携式设备以及无线传感网节点等领域。SAR ADC的功耗主要来自于电容DAC、比较器和数字控制逻辑，而在低速下,电容DAC消耗的开关功耗占据了整体功耗的很大比例。
在已有的研究中，提出了多种开关算法来减小电容DAC的开关功耗。其中，三电平的开关算法由于引入了第三参考电平，一般为0.5Vref，开关算法更加灵活，DAC的开关功耗往往较低。第三电平的值选择为Vaq＝1/4Vref可以进一步实现功耗的降低。同时采用分裂电容结构的电容阵列可以有效降低电容阵列的面积。所以，在低功耗SAR ADC设计中，需要尽量降低电容开关的功耗，同时降低单位电容的值。
发明内容
技术问题：本发明提供一种高能效同时节省电容面积SAR ADC的电容阵列开关方法，针对低功耗SAR ADC的设计，如何尽可能地减小电容DAC的开关功耗；通过结合分裂电容结构技术、基于Vaq切换技术和单调切换，从而减小了电容DAC的开关功耗。
技术方案：本发明具体采用以下技术方案解决上述技术问题：
本发明的高能效同时节省电容面积的SAR ADC电容阵列开关方法，基于的电容阵列采用两个相同的分裂电容结构，同时引入一个Vaq＝1/4Vref的第三电平协助电容阵列的切换，包括采样开关、电容阵列、比较器和数字控制逻辑；输入信号Vip通过采样开关连接到P端分裂电容阵列高段DACPH和低段DACPL的顶极板，输入信号Vin通过采样开关连接到N端分裂电容阵列高段DACNH和低段DACNL的顶极板；P端电容阵列的顶极板与比较器同相输入端相连，N端电容阵列的顶极板与比较器的反相输入端相连；比较器的差分输出端通过数字控制逻辑后产生控制信号来控制P端和N端电容阵列的底极板开关，使上下电容阵列的底极板连接到对应的参考电压上；
所述P端分裂电容阵列均包括一个高段电容阵列DACPH和低段DACPL，两段电容阵列的结构完全相同，N端分裂电容阵列的结构与P端完全相同，各段电容大小为：Ci＝2i-2C,其中2≤i≤N-3，电容C1＝C2＝C，其中C为单位电容大小；
本方法包括对于输入信号Vip和Vin，经过N次比较后，得到N位数字输出码，分为采样和转换两个阶段，具体包括以下步骤：
步骤A、采样阶段
输入信号Vip和Vin通过采样开关分别连接到P端分裂电容阵列高段DACPH和低段DACPL的顶极板和N端分裂电容阵列高段DACNH和低段DACNL的顶极板，高段电容阵列DACPH和DACNH中的所有电容的底极板连接到Vref参考电压，低段电容阵列DACPL和DACNL中的所有电容的底极板连接到Gnd；
步骤B、转换阶段
步骤B1，将采样开关断开，同时比较器分别直接对保持在P端和N端电容阵列顶极板的输入信号Vip和Vin进行MSB位比较，得到数字码DN-1，根据数字码DN-1控制P端和N端电容阵列中电容底极板的连接关系；
情况一：若DN-1＝1，对于P端分裂电容阵列高段DACPH和N端分裂电容阵列低段DACNL的底极板同时切换到Vaq以产生-1/2Vref的电压偏移；
情况二：若DN-1＝0，对于P端分裂电容阵列低段DACPL和N端分裂电容阵列高段DACNH的底极板同时切换到Vaq以产生1/2Vref的电压偏移；
步骤B2，比较器通过比较从步骤B1获取的P端和N端电容阵列顶极板电压，得出数字码DN-2，根据数字码DN-2控制控制P端和N端电容阵列中电容底极板的连接关系；
情况一：若DN-2＝1，对于P端分裂电容阵列低段DACPL的底极板切换到Vaq，而N端分裂电容阵列低段DACNL的底极板切换到Vref以产生-1/4Vref的电压偏移；
情况二：若DN-2＝0，对于P端分裂电容阵列高段DACPH的底极板切换到Gnd，而N端分裂电容阵列高段DACNH的底极板切换到Vaq以产生1/4Vref的电压偏移；
步骤B3，比较器通过比较从步骤B2获取的P端和N端电容阵列顶极板电压，得出数字码DN-3，接下来的P端和N端电容阵列中电容底极板的连接关系需要根据数字码DN-2和DN-3一起控制；
(1)DN-1＝1
情况一：若DN-2DN-3＝11，对于P端分裂电容阵列低段DACPL的底极板切换到Vaq，而N端分裂电容阵列的底极板保持不变以产生-1/8Vref的电压偏移；
情况二：若DN-2DN-3＝10，对于P端分裂电容阵列低段DACPL的底极板切换到Gnd，而N端分裂电容阵列低段DACNL中最高位电容的底极板切换到Gnd以产生1/8Vref的电压偏移；
情况三：若DN-2DN-3＝01，对于P端分裂电容阵列的底极板都切换到Vaq，而N端分裂电容阵列高段DACNH的底极板都切换到Vref以产生-1/8Vref的电压偏移；
情况四：若DN-2DN-3＝00，对于P端分裂电容阵列高段DACPH的底极板切换到Vaq，而N端分裂电容阵列的底极板保持不变以产生1/8Vref的电压偏移；
(2)DN-1＝0
情况一：若DN-2DN-3＝11，对于P端分裂电容阵列的底极板保持不变，而N端分裂电容阵列高段DACNH的底极板切换到Vaq以产生1/8Vref的电压偏移；
情况二：若DN-2DN-3＝10，对于P端分裂电容阵列高段DACPH的底极板都切换到Vref，而N端分裂电容阵列的底极板都切换到Vaq以产生-1/8Vref的电压偏移；
情况三：若DN-2DN-3＝01，对于P端分裂电容阵列低段DACPL中最高位电容的底极板切换到Gnd，而N端分裂电容阵列低段DACNL的底极板切换到Gnd以产生1/8Vref的电压偏移；
情况四：若DN-2DN-3＝00，对于P端分裂电容阵列的底极板保持不变，而N端分裂电容阵列低段DACPL的底极板切换到Vaq以产生-1/8Vref的电压偏移；
步骤B4，比较器通过比较从步骤B3获取的P端和N端电容阵列顶极板电压，得出数字码DN-4，接下来的P端和N端电容阵列中电容底极板的连接关系需要根据数字码DN-4进行单调切换控制；
(1)DN-2DN-3＝11，10或00
情况一：若DN-4＝1，对于P端分裂电容阵列高段DACPH中最高位电容的底极板从Vaq切换到Gnd，而N端分裂电容阵列的底极板保持不变以产生-1/16Vref的电压偏移；
情况二：若DN-4＝0，对于P端分裂电容阵列低段DACPL中最高位电容的底极板从Gnd切换到Vaq，而N端分裂电容阵列的底极板保持不变以产生1/16Vref的电压偏移；
(2)DN-2DN-3＝01
情况一：若DN-4＝1，对于P端分裂电容阵列低段DACPL中最高位电容的底极板从Vaq切换到Gnd，而N端分裂电容阵列的底极板保持不变以产生-1/16Vref的电压偏移；
情况二：若DN-4＝0，对于P端分裂电容阵列的底极板保持不变，而N端分裂电容阵列低段DACPL中最高位电容的底极板从Vaq切换到Gnd以产生1/16Vref的电压偏移；
步骤B5，接下来的量化过程按照步骤B4中的情况说明对电容阵列中的电容依次进行切换直到切换C2得出LSB位比较结果D0，最终输出DN-1,DN-2…D1,D0的N位数字码。
有益效果：本发明采用上述技术方案，能产生如下技术效果：
1.本发明提出的低功耗SAR ADC的电容阵列开关方法，采用基于Vaq切换技术，结合分裂电容技术和单调切换技术可以实现高能效的电容阵列开关方法。该开关算法更为高效灵活，同时实现了87.5％的电容面积节省。
2.本发明在引入第三参考电平Vaq＝1/4Vref的前提下，本发明还借鉴了单调切换技术，节省了每一位电容切换时产生的功耗。本发明在前三位比较过程中不会产生开关功耗，而且在后续切换过程中由于第三电平Vaq＝1/4Vref使开关功耗进一步降低。
3.与传统的开关算法相比，在差分输入信号范围相同的情况下，本发明提出的高能效同时节省电容面积SAR ADC的电容阵列和基于Vaq切换的开关方法能够节省87.5％的电容面积和99.82％的开关功耗，提高了经济效益；
附图说明
图1为本发明方法实现N位分辨率采用的单个SAR ADC的结构示意图。
图2为本发明方法应用于5位SAR ADC的开关切换示意图。
图3为本发明方法应用于10位SAR ADC的开关切换能耗随ADC输出码变化的MATLAB仿真结果图。
表1为本发明方法应用于第三位切换操作原理对应表。
具体实施方式
下面结合说明书附图对本发明的实施方式进行描述。
本发明设计了一种高能效同时节省电容面积的SAR ADC电容阵列开关方法，其方法基于的电容阵列采用两个相同的分裂电容结构，同时引入一个Vaq＝1/4Vref的第三电平协助电容阵列的切换，包括采样开关、电容阵列、比较器和数字控制逻辑；输入信号Vip通过采样开关连接到P端分裂电容阵列高段DACPH和低段DACPL的顶极板，输入信号Vin通过采样开关连接到N端分裂电容阵列高段DACNH和低段DACNL的顶极板；P端电容阵列的顶极板与比较器同相输入端相连，N端电容阵列的顶极板与比较器的反相输入端相连；比较器的差分输出端通过数字控制逻辑后产生控制信号来控制P端和N端电容阵列的底极板开关，使上下电容阵列的底极板连接到对应的参考电压上。
所述P端分裂电容阵列均包括一个高段电容阵列DACPH和低段DACPL，两段电容阵列的结构完全相同，N端分裂电容阵列的结构与P端完全相同，各段电容大小为：
Ci＝2i-2C,其中2≤i≤N-3；
C1＝C2＝C，其中C为单位电容大小；
本方法包括对于输入信号Vip和Vin，经过N次比较后，得到N位数字输出码，分为采样和转换两个阶段，具体包括以下步骤：
步骤A、采样阶段
输入信号Vip和Vin通过采样开关分别连接到P端分裂电容阵列高段DACPH和低段DACPL的顶极板和N端分裂电容阵列高段DACNH和低段DACNL的顶极板，高段电容阵列DACPH和DACNH中的所有电容的底极板连接到Vref参考电压，低段电容阵列DACPL和DACNL中的所有电容的底极板连接到Gnd。
步骤B、转换阶段
步骤B1，将采样开关断开，同时比较器分别直接对保持在P端和N端电容阵列顶极板的输入信号Vip和Vin进行MSB位比较，得到数字码DN-1，根据数字码DN-1控制P端和N端电容阵列中电容底极板的连接关系；
情况一：若DN-1＝1，对于P端分裂电容阵列高段DACPH和N端分裂电容阵列低段DACNL的底极板同时切换到Vaq以产生-1/2Vref的电压偏移；
情况二：若DN-1＝0，对于P端分裂电容阵列低段DACPL和N端分裂电容阵列高段DACNH的底极板同时切换到Vaq以产生1/2Vref的电压偏移；
步骤B2，比较器通过比较从步骤B1获取的P端和N端电容阵列顶极板电压，得出数字码DN-2，根据数字码DN-2控制控制P端和N端电容阵列中电容底极板的连接关系；
情况一：若DN-2＝1，对于P端分裂电容阵列低段DACPL的底极板切换到Vaq，而N端分裂电容阵列低段DACNL的底极板切换到Vref以产生-1/4Vref的电压偏移；
情况二：若DN-2＝0，对于P端分裂电容阵列高段DACPH的底极板切换到Gnd，而N端分裂电容阵列高段DACNH的底极板切换到Vaq以产生1/4Vref的电压偏移。
步骤B3，比较器通过比较从步骤B2获取的P端和N端电容阵列顶极板电压，得出数字码DN-3，接下来的P端和N端电容阵列中电容底极板的连接关系需要根据数字码DN-2和DN-3一起控制；
(1)DN-1＝1
情况一：若DN-2DN-3＝11，对于P端分裂电容阵列低段DACPL的底极板切换到Vaq，而N端分裂电容阵列的底极板保持不变以产生-1/8Vref的电压偏移；
情况二：若DN-2DN-3＝10，对于P端分裂电容阵列低段DACPL的底极板切换到Gnd，而N端分裂电容阵列低段DACNL中最高位电容的底极板切换到Gnd以产生1/8Vref的电压偏移；
情况三：若DN-2DN-3＝01，对于P端分裂电容阵列的底极板都切换到Vaq，而N端分裂电容阵列高段DACNH的底极板都切换到Vref以产生-1/8Vref的电压偏移；
情况四：若DN-2DN-3＝00，对于P端分裂电容阵列高段DACPH的底极板切换到Vaq，而N端分裂电容阵列的底极板保持不变以产生1/8Vref的电压偏移；
(2)DN-1＝0
情况一：若DN-2DN-3＝11，对于P端分裂电容阵列的底极板保持不变，而N端分裂电容阵列高段DACNH的底极板切换到Vaq以产生1/8Vref的电压偏移；
情况二：若DN-2DN-3＝10，对于P端分裂电容阵列高段DACPH的底极板都切换到Vref，而N端分裂电容阵列的底极板都切换到Vaq以产生-1/8Vref的电压偏移；
情况三：若DN-2DN-3＝01，对于P端分裂电容阵列低段DACPL中最高位电容的底极板切换到Gnd，而N端分裂电容阵列低段DACNL的底极板切换到Gnd以产生1/8Vref的电压偏移；
情况四：若DN-2DN-3＝00，对于P端分裂电容阵列的底极板保持不变，而N端分裂电容阵列低段DACPL的底极板切换到Vaq以产生-1/8Vref的电压偏移。
步骤B4，比较器通过比较从步骤B3获取的P端和N端电容阵列顶极板电压，得出数字码DN-4，接下来的P端和N端电容阵列中电容底极板的连接关系需要根据数字码DN-4进行单调切换控制；
(1)DN-2DN-3＝11，10，00
情况一：若DN-4＝1，对于P端分裂电容阵列高段DACPH中最高位电容的底极板从Vaq切换到Gnd，而N端分裂电容阵列的底极板保持不变以产生-1/16Vref的电压偏移；
情况二：若DN-2＝0，对于P端分裂电容阵列低段DACPL中最高位电容的底极板从Gnd切换到Vaq，而N端分裂电容阵列的底极板保持不变以产生1/16Vref的电压偏移；
(2)DN-2DN-3＝01
情况一：若DN-4＝1，对于P端分裂电容阵列低段DACPL中最高位电容的底极板从Vaq切换到Gnd，而N端分裂电容阵列的底极板保持不变以产生-1/16Vref的电压偏移；
情况二：若DN-2＝0，对于P端分裂电容阵列的底极板保持不变，而N端分裂电容阵列低段DACPL中最高位电容的底极板从Vaq切换到Gnd以产生1/16Vref的电压偏移；
步骤B5，接下来的量化过程按照步骤B4中的情况说明对电容阵列中的电容依次进行切换直到切换C2得出LSB位比较结果D0，最终输出DN-1,DN-2…D1,D0的N位数字码。
因此，本发明方法的比较器的差分输出端通过数字控制逻辑后产生控制信号来控制上下电容阵列的底极板开关，使底极板连接到对应的参考电压上。通过对其核心模块电容阵列的特殊构建并结合所提出的新的开关算法，能够大大降低转换过程中的DAC部分的功耗。
下面结合一个实施例对本发明做具体的说明，由于D4＝1和D4＝0两种情况下，MSB-1到LSB位的量化拨电容的过程是完全对称的，为避免叙述累赘，假设D4＝1，图2所示为本发明实施例的5bit SAR ADC的具体转换过程：
步骤A、采样阶段
输入信号Vip和Vin通过采样开关分别连接到P端分裂电容阵列高段DACPH和低段DACPL的顶极板和N端分裂电容阵列高段DACNH和低段DACNL的顶极板，高段电容阵列DACPH和DACNH中的所有电容的底极板连接到Vref参考电压，低段电容阵列DACPL和DACNL中的所有电容的底极板连接到Gnd；
步骤B、转换阶段
步骤B1，将采样开关断开，同时比较器分别直接对保持在P端和N端电容阵列顶极板的输入信号Vip和Vin进行MSB位比较，得到数字码D4，因为D4＝1，对于P端分裂电容阵列高段DACPH和N端分裂电容阵列低段DACNL的底极板同时切换到Vaq产生了-1/2Vref的电压偏移，为MSB-1位比较提供电压值。
步骤B2，比较器通过比较从步骤B1获取的P端和N端电容阵列顶极板电压，得出数字码D3，根据数字码D3控制控制P端和N端电容阵列中电容底极板的连接关系；
情况一：若D3＝1，对于P端分裂电容阵列低段DACPL的底极板切换到Vaq，而N端分裂电容阵列低段DACNL的底极板切换到Vref以产生-1/4Vref的电压偏移；
情况二：若D3＝0，对于P端分裂电容阵列高段DACPH的底极板切换到Gnd，而N端分裂电容阵列高段DACNH的底极板切换到Vaq以产生1/4Vref的电压偏移。
步骤B3，比较器通过比较从步骤B2获取的P端和N端电容阵列顶极板电压，得出数字码D2，接下来的P端和N端电容阵列中电容底极板的连接关系需要根据数字码D2和D3一起控制；
情况一：若D2D3＝11，对于P端分裂电容阵列低段DACPL的底极板切换到Vaq，而N端分裂电容阵列的底极板保持不变以产生-1/8Vref的电压偏移；
情况二：若D2D3＝10，对于P端分裂电容阵列低段DACPL的底极板切换到Gnd，而N端分裂电容阵列低段DACNL中最高位电容的底极板切换到Gnd以产生1/8Vref的电压偏移；
情况三：若D2D3＝01，对于P端分裂电容阵列的底极板都切换到Vaq，而N端分裂电容阵列高段DACNH的底极板都切换到Vref以产生-1/8Vref的电压偏移；
情况四：若D2D3＝00，对于P端分裂电容阵列高段DACPH的底极板切换到Vaq，而N端分裂电容阵列的底极板保持不变以产生1/8Vref的电压偏移。
同理，当D4＝0时的切换情况总结在表1中。
步骤B4，比较器通过比较从步骤B3获取的P端和N端电容阵列顶极板电压，得出数字码D1，接下来的P端和N端电容阵列中电容底极板的连接关系需要根据数字码D1进行单调切换控制；
(1)D2D3＝11，10或00
情况一：若D1＝1，对于P端分裂电容阵列高段DACPH中最高位电容的底极板从Vaq切换到Gnd，而N端分裂电容阵列的底极板保持不变以产生-1/16Vref的电压偏移；
情况二：若D1＝0，对于P端分裂电容阵列低段DACPL中最高位电容的底极板从Gnd切换到Vaq，而N端分裂电容阵列的底极板保持不变以产生1/16Vref的电压偏移；
(2)D2D3＝01
情况一：若D1＝1，对于P端分裂电容阵列低段DACPL中最高位电容的底极板从Vaq切换到Gnd，而N端分裂电容阵列的底极板保持不变以产生-1/16Vref的电压偏移；
情况二：若D1＝0，对于P端分裂电容阵列的底极板保持不变，而N端分裂电容阵列低段DACPL中最高位电容的底极板从Vaq切换到Gnd以产生1/16Vref的电压偏移；
步骤B5，接下来的量化过程按照步骤B4中的情况说明对电容阵列中的电容依次进行切换直到切换C2得出LSB位比较结果D0，最终输出D0,D1…D3,D4的5位数字码。
综上，本发明方法在引入第三参考电平Vaq＝1/4Vref的前提下，采用分裂电容技术，结合单调切换技术进一步减小了电容DAC的开关功耗。
表1为本发明方法应用于第三位切换操作原理对应表。
上面结合附图对本发明的实施方式作了详细说明，但是本发明并不限于上述实施方式，在本领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下做出各种变化。
表1
Figure BDA0002604172730000091
*代表连接电压保持不变

Claims (3)

1.一种高能效SAR ADC的电容阵列开关方法，其特征在于，该方法基于的电容阵列采用两组相同的电容结构，同时引入一个Vaq＝1/4Vref的第三电平协助电容阵列的切换，包括采样开关、电容阵列、比较器和数字控制逻辑；第一输入信号Vip通过采样开关连接到P端分裂电容阵列高段DACPH和低段DACPL的顶极板，第二输入信号Vin通过采样开关连接到N端分裂电容阵列高段DACNH和低段DACNL的顶极板；P端电容阵列的顶极板与比较器同相输入端相连，N端电容阵列的顶极板与比较器的反相输入端相连；比较器的差分输出端通过数字控制逻辑后产生控制信号来控制P端和N端电容阵列的底极板开关，使上下电容阵列的底极板连接到对应的参考电压上。
2.根据权利要求1所述的高能效SAR ADC的电容阵列开关方法，其特征在于，所述P端分裂电容阵列均包括一个高段电容阵列DACPH和低段DACPL，两段电容阵列的结构完全相同，N端分裂电容阵列的结构与P端完全相同，各段电容大小为：Ci＝2i-2C,其中2≤i≤N-3，电容C1＝C2＝C，其中C为单位电容大小。
3.根据权利要求1所述的高能效SAR ADC的电容阵列开关方法，其特征在于，所述的第一输入信号Vip和第二输入信号Vin，经过N次比较后，得到N位数字输出码，分为采样和转换两个阶段，具体包括以下步骤：
步骤A、采样阶段
第一输入信号Vip和第二输入信号Vin通过采样开关分别连接到P端分裂电容阵列高段DACPH和低段DACPL的顶极板和N端分裂电容阵列高段DACNH和低段DACNL的顶极板，高段电容阵列DACPH和DACNH中的所有电容的底极板连接到Vref参考电压，低段电容阵列DACPL和DACNL中的所有电容的底极板连接到Gnd；
步骤B、转换阶段
步骤B1，将采样开关断开，同时比较器分别直接对保持在P端和N端电容阵列顶极板的输入信号Vip和Vin进行MSB最高位比较，得到数字码DN-1，根据数字码DN-1控制P端和N端电容阵列中电容底极板的连接关系；
情况一：若DN-1＝1，对于P端分裂电容阵列高段DACPH和N端分裂电容阵列低段DACNL的底极板同时切换到Vaq以产生-1/2Vref的电压偏移；
情况二：若DN-1＝0，对于P端分裂电容阵列低段DACPL和N端分裂电容阵列高段DACNH的底极板同时切换到Vaq以产生1/2Vref的电压偏移；
步骤B2，比较器通过比较从步骤B1获取的P端和N端电容阵列顶极板电压，得出数字码DN-2，根据数字码DN-2控制控制P端和N端电容阵列中电容底极板的连接关系；
情况一：若DN-2＝1，对于P端分裂电容阵列低段DACPL的底极板切换到Vaq，而N端分裂电容阵列低段DACNL的底极板切换到Vref以产生-1/4Vref的电压偏移；
情况二：若DN-2＝0，对于P端分裂电容阵列高段DACPH的底极板切换到Gnd，而N端分裂电容阵列高段DACNH的底极板切换到Vaq以产生1/4Vref的电压偏移；
步骤B3，比较器通过比较从步骤B2获取的P端和N端电容阵列顶极板电压，得出数字码DN-3，接下来的P端和N端电容阵列中电容底极板的连接关系需要根据数字码DN-2和DN-3一起控制；
(1)DN-1＝1
情况一：若DN-2DN-3＝11，对于P端分裂电容阵列低段DACPL的底极板切换到Vaq，而N端分裂电容阵列的底极板保持不变以产生-1/8Vref的电压偏移；
情况二：若DN-2DN-3＝10，对于P端分裂电容阵列低段DACPL的底极板切换到Gnd，而N端分裂电容阵列低段DACNL中最高位电容的底极板切换到Gnd以产生1/8Vref的电压偏移；
情况三：若DN-2DN-3＝01，对于P端分裂电容阵列的底极板都切换到Vaq，而N端分裂电容阵列高段DACNH的底极板都切换到Vref以产生-1/8Vref的电压偏移；
情况四：若DN-2DN-3＝00，对于P端分裂电容阵列高段DACPH的底极板切换到Vaq，而N端分裂电容阵列的底极板保持不变以产生1/8Vref的电压偏移；
(2)DN-1＝0
情况一：若DN-2DN-3＝11，对于P端分裂电容阵列的底极板保持不变，而N端分裂电容阵列高段DACNH的底极板切换到Vaq以产生1/8Vref的电压偏移；
情况二：若DN-2DN-3＝10，对于P端分裂电容阵列高段DACPH的底极板都切换到Vref，而N端分裂电容阵列的底极板都切换到Vaq以产生-1/8Vref的电压偏移；
情况三：若DN-2DN-3＝01，对于P端分裂电容阵列低段DACPL中最高位电容的底极板切换到Gnd，而N端分裂电容阵列低段DACNL的底极板切换到Gnd以产生1/8Vref的电压偏移；
情况四：若DN-2DN-3＝00，对于P端分裂电容阵列的底极板保持不变，而N端分裂电容阵列低段DACPL的底极板切换到Vaq以产生-1/8Vref的电压偏移；
步骤B4，比较器通过比较从步骤B3获取的P端和N端电容阵列顶极板电压，得出数字码DN-4，接下来的P端和N端电容阵列中电容底极板的连接关系需要根据数字码DN-4进行单调切换控制；
(1)DN-2DN-3＝11，10或00
情况一：若DN-4＝1，对于P端分裂电容阵列高段DACPH中最高位电容的底极板从Vaq切换到Gnd，而N端分裂电容阵列的底极板保持不变以产生-1/16Vref的电压偏移；
情况二：若DN-4＝0，对于P端分裂电容阵列低段DACPL中最高位电容的底极板从Gnd切换到Vaq，而N端分裂电容阵列的底极板保持不变以产生1/16Vref的电压偏移；
(2)DN-2DN-3＝01
情况一：若DN-4＝1，对于P端分裂电容阵列低段DACPL中最高位电容的底极板从Vaq切换到Gnd，而N端分裂电容阵列的底极板保持不变以产生-1/16Vref的电压偏移；
情况二：若DN-4＝0，对于P端分裂电容阵列的底极板保持不变，而N端分裂电容阵列低段DACPL中最高位电容的底极板从Vaq切换到Gnd以产生1/16Vref的电压偏移；
步骤B5，接下来的量化过程按照步骤B4中的情况说明对电容阵列中的电容依次进行切换直到切换C2得出LSB位比较结果D0，最终输出DN-1,DN-2…D1,D0的N位数字码。
CN202010733531.7A 2020-07-27 2020-07-27 一种高能效sar adc的电容阵列开关方法 Active CN111641413B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010733531.7A CN111641413B (zh) 2020-07-27 2020-07-27 一种高能效sar adc的电容阵列开关方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010733531.7A CN111641413B (zh) 2020-07-27 2020-07-27 一种高能效sar adc的电容阵列开关方法

Publications (2)

Publication Number Publication Date
CN111641413A true CN111641413A (zh) 2020-09-08
CN111641413B CN111641413B (zh) 2023-06-06

Family

ID=72332682

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010733531.7A Active CN111641413B (zh) 2020-07-27 2020-07-27 一种高能效sar adc的电容阵列开关方法

Country Status (1)

Country Link
CN (1) CN111641413B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112332846A (zh) * 2020-11-05 2021-02-05 东南大学 一种基于电荷回收的低电压sar adc开关切换方法
CN112583409A (zh) * 2020-12-28 2021-03-30 东南大学 一种应用于逐次逼近型模数转换器及其三电平开关方法
CN114499533A (zh) * 2022-01-24 2022-05-13 福州大学 一种用于传感器的低功耗电容阵列及其切换方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105933007A (zh) * 2016-04-14 2016-09-07 西安电子科技大学昆山创新研究院 一种逐次逼近型模数转换器及其开关时序
CN111371457A (zh) * 2020-03-12 2020-07-03 东南大学 一种模数转换器及应用于sar adc的三电平开关方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105933007A (zh) * 2016-04-14 2016-09-07 西安电子科技大学昆山创新研究院 一种逐次逼近型模数转换器及其开关时序
CN111371457A (zh) * 2020-03-12 2020-07-03 东南大学 一种模数转换器及应用于sar adc的三电平开关方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
CHUN-CHENG LIU等: ""A 10-bit 50-MS/s SAR ADC With a Monotonic Capacitor Switching Procedure"" *
倪亚波等: ""一种新型的ＳＡＲ ＡＤＣ电容阵列混合转换方案"" *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112332846A (zh) * 2020-11-05 2021-02-05 东南大学 一种基于电荷回收的低电压sar adc开关切换方法
CN112583409A (zh) * 2020-12-28 2021-03-30 东南大学 一种应用于逐次逼近型模数转换器及其三电平开关方法
CN112583409B (zh) * 2020-12-28 2024-03-15 东南大学 一种应用于逐次逼近型模数转换器及其三电平开关方法
CN114499533A (zh) * 2022-01-24 2022-05-13 福州大学 一种用于传感器的低功耗电容阵列及其切换方法
WO2023137789A1 (zh) * 2022-01-24 2023-07-27 福州大学 一种用于传感器的低功耗电容阵列及其切换方法

Also Published As

Publication number Publication date
CN111641413B (zh) 2023-06-06

Similar Documents

Publication Publication Date Title
CN109039332B (zh) 一种逐次逼近型模数转换器及其低功耗开关算法
CN108574487B (zh) 逐次逼近寄存器模数转换器
CN110380730B (zh) 一种应用于低电压sar adc的电容阵列开关方法
CN105391451A (zh) 一种逐次逼近型模数转换器及其模数转换时开关切换方法
CN111371457B (zh) 一种模数转换器及应用于sar adc的三电平开关方法
CN111641413A (zh) 一种高能效sar adc的电容阵列开关方法
CN111130550B (zh) 一种逐次逼近寄存器型模数转换器及其信号转换方法
CN110198169B (zh) 一种适用于sar adc的自适应预测型低功耗开关方法
CN108880553B (zh) 低功耗自适应交替的逐次逼近型模数转换器及控制方法
CN112583409B (zh) 一种应用于逐次逼近型模数转换器及其三电平开关方法
CN102111156A (zh) 用于实现最小动态范围的逐次渐近型模数转换电路
KR20190071536A (ko) 연속근사 레지스터 아날로그 디지털 변환기 및 그것의 동작 방법
CN111934689B (zh) 一种高精度模数转换器及转换方法
CN111756380A (zh) 一种共享桥接电容阵列的两步式逐次逼近型模数转换器
CN108111171B (zh) 适用于差分结构逐次逼近型模数转换器单调式开关方法
CN112332846B (zh) 一种基于电荷回收的低电压sar adc开关切换方法
CN110912558A (zh) 两步非对称交替单调切换的逐次逼近型模数转换器
CN112272027A (zh) 一种逐次逼近模数转换器及电容开关切换方法
CN107395205B (zh) 基于非对称型差分电容阵列的逐次逼近型模数转换器
CN111585577A (zh) 一种用于逐次逼近型模数转换器的电容阵列开关方法
CN110995269A (zh) 一种适用于低电压sar adc设计的节能开关切换电路及其方法
CN113612480B (zh) 基于分段式差分电容阵列的逐次逼近型模数转换器
TWI477083B (zh) 連續近似式類比數位轉換器
CN109039338B (zh) 差分电容阵列及其开关切换方法
CN110266312B (zh) 一种应用于sar adc的dac开关方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant