CN105933007A - 一种逐次逼近型模数转换器及其开关时序 - Google Patents

一种逐次逼近型模数转换器及其开关时序 Download PDF

Info

Publication number
CN105933007A
CN105933007A CN201610231354.6A CN201610231354A CN105933007A CN 105933007 A CN105933007 A CN 105933007A CN 201610231354 A CN201610231354 A CN 201610231354A CN 105933007 A CN105933007 A CN 105933007A
Authority
CN
China
Prior art keywords
level
capacitor
comparison result
capacitor array
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610231354.6A
Other languages
English (en)
Other versions
CN105933007B (zh
Inventor
刘术彬
王国益
刘俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kunshan Innovation Institute of Xidian University
Original Assignee
Kunshan Innovation Institute of Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kunshan Innovation Institute of Xidian University filed Critical Kunshan Innovation Institute of Xidian University
Priority to CN201610231354.6A priority Critical patent/CN105933007B/zh
Publication of CN105933007A publication Critical patent/CN105933007A/zh
Application granted granted Critical
Publication of CN105933007B publication Critical patent/CN105933007B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/34Analogue value compared with reference values
    • H03M1/38Analogue value compared with reference values sequentially only, e.g. successive approximation type

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明涉及一种逐次逼近型模数转换器及其开关时序。该开关时序包括采样步骤和转换周期步骤。本发明采用上极板采样和单边电容同时转换方法使MSB和MSB‑1位量化的功耗为0,同时通过将MSB电容进行拆分并在激活的电容阵列上使用回打技术,使从MSB‑2开始的开关周期可以只使用三个参考电平(Vcm、Vref和Gnd)中的两个(Vcm和Vref、Vcm和Gnd)作为参考电平来切换正在使用的电容阵列,最终提出了一种高线性度,高能效SAR‑ADC开关时序。

Description

一种逐次逼近型模数转换器及其开关时序
技术领域
本发明涉及集成电路技术领域,特别涉及一种逐次逼近型模数转换器及其开关时序。
背景技术
随着集成电路技术领域的高速发展,对于逐次逼近寄存器型(Successive-Approximation-Register,简称SAR)模数转换器(Analog-to-digital converter,简称ADC)的使用已经变得越来越普遍,尤其由于其高能效性,已被广泛应用在无线传感网络和植入式生物医学设备上。
因为电容阵列是影响SAR-ADC能耗和线性度的主要限制因素,所以人们已经提出了一些高能效开关时序(即SAR-ADC电容阵列的转换方法)来降低功耗。相比于传统开关时序,单调开关时序,三电平开关时序,改进的调制与编码策略(Modulation and Coding Scheme,简称MCS)开关时序和Ref型开关时序分别使平均开关能耗减少了87.5%,81.2%,93.7%和98%。
然而,以上五种开关时序没有考虑电容阵列的复位能量,并且这部分能量在开关时序总功耗中占有很大的比重。此外,在设计SAR-ADC时必须考虑开关时序对线性度的影响。最佳的开关时序必须具有好的能效和线性度。因此,如何设计SAR-ADC及其转换方法就变得极其重要。
发明内容
因此,为解决现有技术存在的技术缺陷和不足,本发明提出一种逐次逼近型模数转换器及其开关时序。
具体地,本发明一个实施例提出的一种逐次逼近型模数转换器,包括:模拟信号输入端、电容阵列组、比较器、逻辑模块及参考电平端;所述电容阵列组包括第一电容阵列和第二电容阵列;其特征在于,所述参考电平端包括第一电平、第二电平和第三电平;所述逻辑模块内部存储的开关时序包括如下转换周期步骤:
步骤一、对采样的模拟信号直接进行比较确定第一位比较结果;
步骤二、根据所述第一位比较结果,将采样的模拟信号电压值低的电容阵列的下极板全部切换至所述第二电平;进行比较确定第二位比较结果;
步骤三、判断所述第二位比较结果是否等于所述第一位比较结果;若是,则将所述采样的模拟信号电压值低的电容阵列的MSB电容的下极板切换至第三电平,执行步骤四;若否,则将所述与采样的模拟信号电压值低的电容阵列除MSB电容外的其它位电容的下极板切换至所述第一电平,执行步骤六;
步骤四、进行比较确定下一位比较结果;判断所述下一位比较结果是否等于所述第一位比较结果;若是,则将所述采样的模拟信号电压值低的电容阵列的下一位电容的下极板切换至所述第三电平;若否,则将所述采样的模拟信号电压值低的电容阵列的下一位电容的下极板切换至所述第三电平,同时将所述MSB与所述下一位电容同等数量的单位电容的下极板切换至所述第二电平;
步骤五、重复执行步骤四直到比较结束;
步骤六、进行比较确定下一位比较结果;判断所述下一位比较结果是否等于所述第一位比较结果;若是,则将所述采样的模拟信号电压值低的电容阵列的下一位电容的下极板切换至所述第二电平;若否,则将所述采样的模拟信号电压值低的电容阵列的MSB与所述下一位电容同等数量的单位电容的下极板切换至所述第一电平;
步骤七、重复执行步骤六直到比较结束。
在发明的一个实施例中,若所述现场直播数据传输链包括多个所述卫星接收设备时,则所述监控服务器同时信号连接多个所述卫星接收设备。
在本发明的一个实施例中,所述开关时序在切换周期步骤之前还包括采样步骤:
将所述第一电容阵列与所述第二电容阵列的下极板均连接接地电平以用于对所述模拟信号输入端输入的模拟信号进行采样。
在本发明的一个实施例中,所述模数转换器还包括选择开关,所述选择开关用于根据所述开关时序的指令选通所述参考电平端的所述第一电平、所述第二电平或者所述第三电平。
在本发明的一个实施例中,所述第一电平为Gnd电平,所述第二电平为Vcm电平,所述第三电平为Vref电平;或者
所述第一电平为Vref电平,所述第二电平为Vcm电平,所述第三电平为Gnd电平。
在本发明的一个实施例中,还包括数字信号输出端,电连接至所述逻辑模块。
本发明另一个实施例提出的一种逐次逼近型模数转换器的开关时序,包括如下步骤:
步骤a、将所述第一电容阵列与所述第二电容阵列的下极板均连接Gnd电平以用于对所述模拟信号输入端输入的模拟信号进行采样;
步骤b、对采样的模拟信号直接进行比较确定第一位比较结果;
步骤c、根据所述第一位比较结果,将采样的模拟信号电压值低的电容阵列的下极板全部切换至Vcm电平;进行比较确定第二位比较结果;
步骤d、判断所述第二位比较结果是否等于所述第一位比较结果;若是,则将所述采样的模拟信号电压值低的电容阵列的MSB电容的下极板切换至Vref电平,执行步骤e;若否,则将所述与采样的模拟信号电压值低的电容阵列除MSB电容外的其它位电容的下极板切换至Gnd电平,执行步骤j;
步骤e、进行比较确定下一位比较结果;判断所述下一位比较结果是否等于所述第一位比较结果;若是,则将所述采样的模拟信号电压值低的电容阵列的下一位电容的下极板切换至Vref电平;若否,则将所述采样的模拟信号电压值低的电容阵列的下一位电容的下极板切换至Vref电平,同时将所述MSB与所述下一位电容同等数量的单位电容的下极板切换至Vcm电平;
步骤f、重复执行步骤e直到比较结束;
步骤j、进行比较确定下一位比较结果;判断所述下一位比较结果是否等于所述第一位比较结果;若是,则将所述采样的模拟信号电压值低的电容阵列的下一位电容的下极板切换至Vcm电平;若否,则将所述采样的模拟信号电压值低的电容阵列的MSB与所述下一位电容同等数量的单位电容的下极板切换至Gnd电平;
步骤h、重复执行步骤j直到比较结束。
本实施例,在采样输入信号时,两组电容阵列的下极板都接地,采样结束后直接进行比较而不用进行电容切换就可以产生第一位比较结果,不存在电容失配引起的线性度变差;根据第一位的比较结果,将两组电容阵列中的一组电容阵列下极板电位全部切换接到Vcm,而另一组电容阵列在接下来的比较过程中始终保持不变,然后进行比较产生第二位比较结果。由于切换的那组电容阵列下极板都接到了相同的参考电平Vcm,所以也不存在电容失配引起线性度的恶化。因此,通过前两步比较的改进,本开关时序方案的INL和DNL比传统开关时序减少了四分之一。
此外,通过采用上极板采样和单边电容同时转换方法使MSB和MSB-1位量化的功耗为0,通过将MSB电容进行拆分,在实现相同位数的比较时,本发明的开关时序使用的电容比传统开关时序减少了75%。
再者,通过在被激活的电容阵列上使用回打技术,使剩余的切换周期可以只使用三个参考电平(Vcm、Vref和Gnd)中的两个(Vcm和Vref、Vcm和Gnd)作为参考电平来切换正在使用的电容阵列,而且使用的这两个参考电平值差别更小,从而大大降低了开关时序功耗。与传统开关时序相比,本方案将总功率效率值提高了98.08%。
通过以下参考附图的详细说明,本发明的其它方面和特征变得明显。但是应当知道,该附图仅仅为解释的目的设计,而不是作为本发明的范围的限定,这是因为其应当参考附加的权利要求。还应当知道,除非另外指出,不必要依比例绘制附图,它们仅仅力图概念地说明此处描述的结构和流程。
附图说明
下面将结合附图,对本发明的具体实施方式进行详细的说明。
图1为本发明实施例的SAR-ADC的电路结构示意图。
图2为本发明实施例的SAR-ADC的开关时序工作流程图。
图3为本发明实施例的SAR-ADC采样阶段的开关时序工作示意图。
图4-图10为本发明实施例的SAR-ADC AD转换周期的开关时序工作示意图。
图11为本发明实施例的复位能量模型示意图。
图12为本发明实施例的实验结果仿真图。
图13为本发明实施例给出的200采样样本的蒙特卡洛分析仿真图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
实施例一
请参见图1,图1为本发明实施例的SAR-ADC的电路结构示意图,该ADC可以包括模拟信号输入端(Vin、Vip)、电容阵列组11、比较器13、逻辑模块15、数字信号输出端(out)及参考电平端(Vref、Vcm、Gnd)。其中,电容阵列组11的第一电容阵列(C1、C2、C3、……、CN)的上极板均电连接至模拟信号输入端Vin,第二电容阵列(C1’、C2’、C3’、……、CN’)的上极板均电连接至模拟信号输入端Vip,第一电容阵列及第二电容阵列的下极板均通过选择开关电连接至参考电平端处。逻辑模块15内部存储有本发明设计的开关时序,选择开关根据该开关时序的指令选通参考电平端处的不同参考电平(Vref或Vcm或Gnd)以连接至电容阵列的下极板。
具体地,该开关时序包括如下步骤:
【采样步骤】
将所述第一电容阵列与所述第二电容阵列的下极板均连接所述Gnd电平以用于对所述模拟信号输入端输入的模拟信号进行采样。
其中,该开关时序使第一电容阵列和第二电容阵列的上极板采样下极板接地完成对输入模拟信号的采样。
【转换周期步骤】
步骤一、对采样的模拟信号直接进行比较确定第一位比较结果。
其中,采样值直接比较产生最高位(Most Significant Bit,简称MSB)(D1)。
步骤二、根据所述第一位(D1)比较结果,将采样的模拟信号电压值低的电容阵列的下极板全部切换至所述Vcm电平;进行比较确定第二位(D2)比较结果。
其中,基于检测到的MSB,将输入模拟信号电压低的电容阵列下极板全部接到Vcm,在随后的转换过程中另一组电容阵列保持不变,从而产生第二位比较结果(D2)。
步骤三、判断第二位(D2)比较结果是否等于第一位(D1)比较结果;若是,则将所述采样的模拟信号电压值低的电容阵列的MSB电容的下极板切换至Vref电平,执行步骤四;若否,则将所述采样的模拟信号电压值低的电容阵列除MSB电容外的其它位电容的下极板切换至所述Gnd电平,执行步骤六。
其中,MSB电容被拆分且在被激活电容阵列上使用回打技术,从而仅仅使用三个电平中的两个作为参考电平(Vcm和Vref、Vcm和Gnd)。因此,两个参考电平之间的差别更小,根据最先产生的D1和D2,在接下来的切换周期中使用这两个电压来切换正在使用的电容阵列。如果D1=D2,使用Vcm和Vref来产生下一个比较电平。否则,在余下的切换周期中使用Vcm和Gnd作为参考电平。
步骤四、进行比较确定下一位比较结果;判断所述下一位比较结果是否等于所述第一位比较结果;若是,则将所述采样的模拟信号电压值低的电容阵列的下一位电容的下极板切换至所述Vref电平;若否,则将所述采样的模拟信号电压值低的电容阵列的下一位电容的下极板切换至所述Vref电平,同时还需要将所述MSB与所述下一位电容同等数量的单位电容的下极板切换至所述Vcm电平。
步骤五、重复执行步骤四直到比较结束。
其中,对于步骤四,如果D1=D2,将MSB电容上所接的参考电平Vcm切换成Vref后再次进行比较来产生第三个比较结果(D3)。对于下一次转换周期,如果D3=D1,应该将包含有2(N-4)个单位电容的第三位相关电容的参考电平连接到Vref,其中N为SAR-ADC的位数。否则,MSB电容必须将同等数量的单位电容切换回Vcm。这一过程将在余下位的比较过程中继续下去。
步骤六、进行比较确定下一位比较结果;判断所述下一位比较结果是否等于所述第一位比较结果;若是,则将所述采样的模拟信号电压值低的电容阵列的下一位电容的下极板切换至所述Vcm电平;若否,则将所述采样的模拟信号电压值低的电容阵列的MSB电容与所述下一位电容同等数量的单位电容的下极板切换至所述Gnd电平。
步骤七、重复执行步骤六直到比较结束。
其中,对于步骤六,如果D2≠D1,除了MSB电容,将剩下所有电容上所接的参考电平Vcm切换成Gnd后再次进行比较来产生下一位比较电平。对于第三次转换周期,如果D3=D1,应该将包含有2(N-4)个单位电容的第三位相关电容的参考电平连接到Vcm。否则,MSB电容必须将同等数量的单位电容所连接的参考电平由Vcm变为Gnd。这一过程将在余下位的比较过程中继续下去。
本发明实施例采用上极板采样和单边电容同时转换的方法使MSB和次高位(MSB-1)位量化的功耗为0,同时通过将MSB电容进行拆分并在激活的电容阵列上使用回打技术,使从MSB-2开始的开关周期可以只使用三个参考电平(Vref或Vcm或Gnd)中的两个(Vref和Vcm)或(Gnd和Vcm)作为参考电平来切换正在使用的电容阵列。最终提出了一种高线性度,高能效SAR-ADC开关时序。
与传统开关时序相比,总功率的平均值减少了98.08%,同时使总电容大小减少了75%。该开关时序的积分非线性(Integral nonlinearity,简称INL)和差分非线性(Differential Nonlinearity,简称DNL)误差是传统SAR-ADC开关时序的四分之一。
实施例二
为了更加清楚描述本发明SAR-ADC的开关时序,以下将以4位SAR-ADC为例详细介绍该开关时序的工作过程。请参见图3-图10,图3为本发明实施例的SAR-ADC采样阶段的开关时序工作示意图,图4-图10为本发明实施例的SAR-ADC AD转换周期的开关时序工作示意图。
对于参考电平Vref、Vcm、Gnd,为了方便附图描述,设Vref=1,Vcm=1/2,Gnd=0。
采样步骤(S0):
请参见图3,S0阶段开关时序使第一电容阵列和第二电容阵列的上极板采样,而下极板由选择开关选通参考电平Gnd完成对输入模拟信号的采样,同时采样值由比较器13直接比较产生第一个比较结果(D1)MSB。由此,切换步骤被激活,从而进入转换周期。
第一次转换周期(S0-S1/S2):
请参见图4,切换步骤被激活同时将采样信号进行比较来决定MSB。基于检测MSB,也即Vin是否小于Vip,其中所需要的功耗E=0。将输入电压低的电容阵列下极板全部接到Vcm,在随后的转换过程中另一组电容阵列下极板保持不变,从而产生第二个比较结果(D2)。也即判断Vin是否小于Vip,若Vin<Vip,则第一电容阵列由选择开关选通参考电平Vcm=1/2,而第二电容阵列保持接通参考电平Gnd=0,进入S1转换状态;若Vin>Vip,则第一电容阵列保持接通参考电平Gnd=0而第二电容阵列由选择开关选通参考电平Vcm=1/2,进入S2转换状态。
第二次转换周期(S1-S11/S12)、(S2-S21/S22):
(S1-S11/S12)请参见图5,如果D2=D1,其中所需要的功耗将MSB的电容的下极板所接的参考电平Vcm=1/2切换成Vref=1,第一电容阵列的其余电容阵列的下极板所接参考电平保持不变,仍然为Vcm=1/2,再次进行比较来产生第三个比较结果(D3);
如果D1≠D2,保持MSB电容的下极板所接的参考电平Vcm=1/2,将第一电容阵列的其余电容阵列的下极板所接参考电平Vcm=1/2切换成Gnd=0,再次进行比较产生第三个比较结果(D3)。
(S2-S21/S22)请参见图6,同理可知,如果D2=D1,将MSB的电容的下极板所接的参考电平Vcm=1/2切换成Vref=1,第二电容阵列的其余电容阵列的下极板所接参考电平保持不变,仍然为Vcm=1/2,再次进行比较来产生第三个比较结果(D3);
如果D2≠D1,保持MSB电容的下极板所接的参考电平Vcm=1/2,将第二电容阵列的其余电容的下极板所接参考电平Vcm=1/2切换成Gnd=0,再次进行比较产生第三个比较结果(D3)。
第三次转换周期(S11-S111/S112)、(S12-S121/S122)、(S21-S211/S212)、(S22-S221/S222):
(S11-S111/S112)请参见图7,如果D3=D1,其中将第一电容阵列的第三位相关电容的下极板所接的参考电平Vcm=1/2切换成Vref=1,第一电容阵列的其余电容阵列的下极板所接参考电平保持不变;
若果D3≠D1,将第一电容阵列的第三位相关电容的下极板所接的参考电平Vcm=1/2切换成Vref=1,同时将第一电容阵列的MSB电容中与第三位等量单位电容的下极板所接参考电平由Vref=1转换为Vcm=1/2。
(S12-S121/S122)请参见图8,如果D3=D1,将第一电容阵列的第三位相关电容的下极板所接的参考电平Gnd=0切换成Vcm=1/2,第一电容阵列的其余电容阵列的下极板所接参考电平保持不变;
若果D3≠D1,将第一电容阵列的MSB电容中与第三位等量单位电容的下极板所接的参考电平由Vcm=1/2转换为Gnd=0。
(S21-S211/S212)请参见图9,如果D3=D1,将第二电容阵列的第三位相关电容的下极板所接的参考电平Vcm=1/2切换成Vref=1,第二电容阵列的其余电容阵列的下极板所接参考电平保持不变;
若果D3≠D1,将第二电容阵列的第三位相关电容的下极板所接的参考电平Vcm=1/2切换成Vref=1,同时将第二电容阵列的MSB电容中与第三位等量单位电容的下极板所接参考电平由Vref=1转换为Vcm=1/2。
(S22-S221/S222)请参见图10,如果D3=D1,将第二电容阵列的第三位相关电容的下极板所接的参考电平Gnd=0切换成Vcm=1/2,第二电容阵列的其余电容阵列的下极板所接参考电平保持不变;
若果D3≠D1,将第二电容阵列的MSB电容中与第三位等量单位电容的下极板所接的参考电平由Vcm=1/2转换为Gnd=0。
请参见图11,图11为本发明实施例的复位能量模型示意图。在SAR-ADC中,DAC模块完整的工作过程包括开关电容的切换以及开关电容的复位(为下一个采样阶段准备)。因此,在评估一个DAC开关时序的全部能量时必须将复位能量考虑进去。对于一些低转换能效的开关时序,它们的复位能量并不为零(甚至大于开关转换功率)。
考虑图11给出的复位过程,电容阵列的所有上极板都切换到相同的电压,那么,整个过程的复位功率由下式给出:
Ereset=V[C1(V-V1-ΔV)+C2(V-V2-ΔV)+kCN(V-VN-ΔV)]=0(1)
其中,
ΔV=C1(V-V1)+C2(V-V2)+kCN(V-VN)/C1+C2+kCN (2)
所以本发明提出的开关时序的重置能量为0。
请参见图12、图13及表1,图12为本发明实施例的实验结果仿真图,图13为本发明实施例给出的200采样样本的蒙特卡洛分析仿真图。表1为本发明实施例的开关时序与其他五种开关时序应用在10位SAR-ADC中各方面性能指标的比较结果。
表1
本实施例,在采样输入信号时,两组电容阵列的下极板都接地,采样结束后直接进行比较而不用进行电容切换就可以产生第一位比较结果,不存在电容失配引起的线性度变差;根据第一次的比较结果,将两组电容阵列中的一组电容阵列下极板电位全部切换接到Vcm,而另一组电容阵列在接下来的比较过程中始终保持不变,然后进行比较产生第二位比较结果。由于切换的那组电容阵列下极板都接到了相同的参考电平Vcm,所以也不存在电容失配引起线性度的恶化。因此,通过前两步比较的改进,本开关时序方案的INL和DNL比传统开关时序减少了四分之一。
此外,通过采用上极板采样和单边电容同时转换方法使MSB和MSB-1位量化的功耗为0,通过将MSB电容进行拆分,在实现相同位数的比较时,本发明的开关时序使用的电容比传统开关时序减少了75%。
再者,通过在被激活的电容阵列上使用回打技术,使剩余的切换周期可以只使用三个参考电平(Vcm、Vref和Gnd)中的两个(Vcm和Vref、Vcm和Gnd)作为参考电平来切换正在使用的电容阵列,而且使用的这两个参考电平值差别更小,从而大大降低了开关时序功耗。与传统开关时序相比,本方案将总功率效率值提高了98.08%。
综上所述,本文中应用了具体个例对本发明逐次逼近型模数转换器的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本发明的限制,本发明的保护范围应以所附的权利要求为准。

Claims (6)

1.一种逐次逼近型模数转换器,包括:模拟信号输入端、电容阵列组、比较器、逻辑模块及参考电平端;所述电容阵列组包括第一电容阵列和第二电容阵列;其特征在于,所述参考电平端包括第一电平、第二电平和第三电平;所述逻辑模块内部存储的开关时序包括如下转换周期步骤:
步骤一、对采样的模拟信号直接进行比较确定第一位比较结果;
步骤二、根据所述第一位比较结果,将采样的模拟信号电压值低的电容阵列的下极板全部切换至所述第二电平;进行比较确定第二位比较结果;
步骤三、判断所述第二位比较结果是否等于所述第一位比较结果;若是,则将所述采样的模拟信号电压值低的电容阵列的MSB电容的下极板切换至第三电平,执行步骤四;若否,则将所述与采样的模拟信号电压值低的电容阵列除MSB电容外的其它位电容的下极板切换至所述第一电平,执行步骤六;
步骤四、进行比较确定下一位比较结果;判断所述下一位比较结果是否等于所述第一位比较结果;若是,则将所述采样的模拟信号电压值低的电容阵列的下一位电容的下极板切换至所述第三电平;若否,则将所述采样的模拟信号电压值低的电容阵列的下一位电容的下极板切换至所述第三电平,同时将所述MSB与所述下一位电容同等数量的单位电容的下极板切换至所述第二电平;
步骤五、重复执行步骤四直到比较结束;
步骤六、进行比较确定下一位比较结果;判断所述下一位比较结果是否等于所述第一位比较结果;若是,则将所述采样的模拟信号电压值低的电容阵列的下一位电容的下极板切换至所述第二电平;若否,则将所述采样的模拟信号电压值低的电容阵列的MSB与所述下一位电容同等数量的单位电容的下极板切换至所述第一电平;
步骤七、重复执行步骤六直到比较结束。
2.如权利要求1所述的模数转换器,其特征在于,所述开关时序在切换周期步骤之前还包括采样步骤:
将所述第一电容阵列与所述第二电容阵列的下极板均连接接地电平以用于对所述模拟信号输入端输入的模拟信号进行采样。
3.如权利要求1所述的模数转换器,其特征在于,所述模数转换器还包括选择开关,所述选择开关用于根据所述开关时序的指令选通所述参考电平端的所述第一电平、所述第二电平或者所述第三电平。
4.如权利要求1或3所述的模数转换器,其特征在于:
所述第一电平为Gnd电平,所述第二电平为Vcm电平,所述第三电平为Vref电平;或者
所述第一电平为Vref电平,所述第二电平为Vcm电平,所述第三电平为Gnd电平。
5.如权利要求1所述的模数转换器,其特征在于,还包括数字信号输出端,电连接至所述逻辑模块。
6.一种逐次逼近型模数转换器的开关时序,其特征在于,包括如下步骤:
步骤a、将所述第一电容阵列与所述第二电容阵列的下极板均连接Gnd电平以用于对所述模拟信号输入端输入的模拟信号进行采样;
步骤b、对采样的模拟信号直接进行比较确定第一位比较结果;
步骤c、根据所述第一位比较结果,将采样的模拟信号电压值低的电容阵列的下极板全部切换至Vcm电平;进行比较确定第二位比较结果;
步骤d、判断所述第二位比较结果是否等于所述第一位比较结果;若是,则将所述采样的模拟信号电压值低的电容阵列的MSB电容的下极板切换至Vref电平,执行步骤e;若否,则将所述与采样的模拟信号电压值低的电容阵列除MSB电容外的其它位电容的下极板切换至Gnd电平,执行步骤j;
步骤e、进行比较确定下一位比较结果;判断所述下一位比较结果是否等于所述第一位比较结果;若是,则将所述采样的模拟信号电压值低的电容阵列的下一位电容的下极板切换至Vref电平;若否,则将所述采样的模拟信号电压值低的电容阵列的下一位电容的下极板切换至Vref电平,同时将所述MSB与所述下一位电容同等数量的单位电容的下极板切换至Vcm电平;
步骤f、重复执行步骤e直到比较结束;
步骤j、进行比较确定下一位比较结果;判断所述下一位比较结果是否等于所述第一位比较结果;若是,则将所述采样的模拟信号电压值低的电容阵列的下一位电容的下极板切换至Vcm电平;若否,则将所述采样的模拟信号电压值低的电容阵列的MSB与所述下一位电容同等数量的单位电容的下极板切换至Gnd电平;
步骤h、重复执行步骤j直到比较结束。
CN201610231354.6A 2016-04-14 2016-04-14 一种逐次逼近型模数转换器及其开关时序 Active CN105933007B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610231354.6A CN105933007B (zh) 2016-04-14 2016-04-14 一种逐次逼近型模数转换器及其开关时序

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610231354.6A CN105933007B (zh) 2016-04-14 2016-04-14 一种逐次逼近型模数转换器及其开关时序

Publications (2)

Publication Number Publication Date
CN105933007A true CN105933007A (zh) 2016-09-07
CN105933007B CN105933007B (zh) 2019-01-29

Family

ID=56839007

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610231354.6A Active CN105933007B (zh) 2016-04-14 2016-04-14 一种逐次逼近型模数转换器及其开关时序

Country Status (1)

Country Link
CN (1) CN105933007B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107835023A (zh) * 2017-12-01 2018-03-23 西安电子科技大学 一种逐次逼近型数模转换器
WO2018054364A1 (zh) * 2016-09-23 2018-03-29 深圳市汇顶科技股份有限公司 一种dac电容阵列、sar型模数转换器及降低功耗的方法
WO2018176326A1 (zh) * 2017-03-30 2018-10-04 深圳市汇顶科技股份有限公司 模数转换电路和方法
CN111641413A (zh) * 2020-07-27 2020-09-08 东南大学 一种高能效sar adc的电容阵列开关方法
CN112039528A (zh) * 2020-07-22 2020-12-04 重庆中易智芯科技有限责任公司 一种逐次逼近模数转换器中的电容阵列逻辑控制方法
CN112968704A (zh) * 2021-02-03 2021-06-15 电子科技大学 一种基于暂态电容切换方式的逐次逼近型模数转换器及其量化方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102006075A (zh) * 2010-12-23 2011-04-06 复旦大学 一种能量节省型电容阵列的逐次逼近型模数转换器
CN103618550A (zh) * 2013-10-29 2014-03-05 电子科技大学 电容阵列型的逐次逼近模数转换器及控制方法
CN104124973A (zh) * 2014-08-11 2014-10-29 东南大学 一种逐次逼近型模数转换器及其转换方法
CN104124972A (zh) * 2014-08-08 2014-10-29 西安电子科技大学 基于电荷再分配的 10 位超低功耗逐次逼近型模数转换器
CN104218952A (zh) * 2013-05-30 2014-12-17 西安电子科技大学 一种用于逐次逼近型模数转换器的高速开关时序
CN105007079A (zh) * 2015-07-01 2015-10-28 西安交通大学 逐次逼近型模数转换器的全差分增量采样方法
CN105391451A (zh) * 2015-11-30 2016-03-09 江苏芯力特电子科技有限公司 一种逐次逼近型模数转换器及其模数转换时开关切换方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102006075A (zh) * 2010-12-23 2011-04-06 复旦大学 一种能量节省型电容阵列的逐次逼近型模数转换器
CN104218952A (zh) * 2013-05-30 2014-12-17 西安电子科技大学 一种用于逐次逼近型模数转换器的高速开关时序
CN103618550A (zh) * 2013-10-29 2014-03-05 电子科技大学 电容阵列型的逐次逼近模数转换器及控制方法
CN104124972A (zh) * 2014-08-08 2014-10-29 西安电子科技大学 基于电荷再分配的 10 位超低功耗逐次逼近型模数转换器
CN104124973A (zh) * 2014-08-11 2014-10-29 东南大学 一种逐次逼近型模数转换器及其转换方法
CN105007079A (zh) * 2015-07-01 2015-10-28 西安交通大学 逐次逼近型模数转换器的全差分增量采样方法
CN105391451A (zh) * 2015-11-30 2016-03-09 江苏芯力特电子科技有限公司 一种逐次逼近型模数转换器及其模数转换时开关切换方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
胡云峰 等: ""应用于SAR ADC的高能效电容阵列DAC"", 《华南理工大学学报(自然科学版)》 *

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018054364A1 (zh) * 2016-09-23 2018-03-29 深圳市汇顶科技股份有限公司 一种dac电容阵列、sar型模数转换器及降低功耗的方法
WO2018176326A1 (zh) * 2017-03-30 2018-10-04 深圳市汇顶科技股份有限公司 模数转换电路和方法
US10411725B2 (en) 2017-03-30 2019-09-10 Shenzhen GOODIX Technology Co., Ltd. Analog-to-digital conversion circuit and method
CN107835023A (zh) * 2017-12-01 2018-03-23 西安电子科技大学 一种逐次逼近型数模转换器
CN107835023B (zh) * 2017-12-01 2021-05-07 西安电子科技大学 一种逐次逼近型数模转换器
CN112039528A (zh) * 2020-07-22 2020-12-04 重庆中易智芯科技有限责任公司 一种逐次逼近模数转换器中的电容阵列逻辑控制方法
CN112039528B (zh) * 2020-07-22 2022-11-29 重庆中易智芯科技有限责任公司 一种逐次逼近模数转换器中的电容阵列逻辑控制方法
CN111641413A (zh) * 2020-07-27 2020-09-08 东南大学 一种高能效sar adc的电容阵列开关方法
CN111641413B (zh) * 2020-07-27 2023-06-06 东南大学 一种高能效sar adc的电容阵列开关方法
CN112968704A (zh) * 2021-02-03 2021-06-15 电子科技大学 一种基于暂态电容切换方式的逐次逼近型模数转换器及其量化方法

Also Published As

Publication number Publication date
CN105933007B (zh) 2019-01-29

Similar Documents

Publication Publication Date Title
CN105933007B (zh) 一种逐次逼近型模数转换器及其开关时序
CN105391451B (zh) 一种逐次逼近型模数转换器及其模数转换时开关切换方法
CN102045067B (zh) 提高逐次逼近adc输出信噪比的转换和校准算法及adc
CN105007079B (zh) 逐次逼近型模数转换器的全差分增量采样方法
TWI511467B (zh) 連續逼近暫存器類比至數位轉換器及其操作方法
CN109039332B (zh) 一种逐次逼近型模数转换器及其低功耗开关算法
KR102017310B1 (ko) 연속근사 레지스터 아날로그 디지털 변환기 및 그것의 동작 방법
US20120326900A1 (en) Successive approximation register analog to digital converter and conversion method thereof
CN104811203A (zh) 一种2bits per circle高速逐次逼近型模数转换器
CN108306644B (zh) 基于10位超低功耗逐次逼近型模数转换器前端电路
CN104796148A (zh) 一种高速低功耗逐次逼近型模数转换器
CN106877869B (zh) 一种能提高电阻电容型逐次逼近模数转换器线性度的电容排序方法
CN105811986A (zh) 一种高速转换的逐次逼近adc电路
CN110190854B (zh) 一种面向两步式sar adc共用一组参考电压的实现电路及方法
CN111786675B (zh) 一种基于动态追踪的电荷共享式模数转换器量化方法
CN111669180B (zh) 基于Vcm的超低功耗SAR ADC开关切换结构及其开关切换方法
CN108111171B (zh) 适用于差分结构逐次逼近型模数转换器单调式开关方法
CN111431534B (zh) 一种量化多路输入的模拟数字转换器
CN109936370B (zh) 一种应用于sar adc的低功耗开关算法
US9998137B1 (en) Power-efficient successive-approximation analog-to-digital converter using LSB averaging
CN115314044A (zh) 一种逐次逼近型模数转换器
CN114024550B (zh) 模数转换器和自动化配电设备
CN109245771B (zh) 一种逐次逼近型数模转换器
CN108649956A (zh) 一种基于非对称型差分电容阵列的逐次逼近型模数转换器
CN111431535B (zh) 一种2b/cycle逐次逼近模数转换器及其量化方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant