WO2018176326A1 - 模数转换电路和方法 - Google Patents

模数转换电路和方法 Download PDF

Info

Publication number
WO2018176326A1
WO2018176326A1 PCT/CN2017/078801 CN2017078801W WO2018176326A1 WO 2018176326 A1 WO2018176326 A1 WO 2018176326A1 CN 2017078801 W CN2017078801 W CN 2017078801W WO 2018176326 A1 WO2018176326 A1 WO 2018176326A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
capacitors
comparison
capacitor
capacitor array
Prior art date
Application number
PCT/CN2017/078801
Other languages
English (en)
French (fr)
Inventor
范硕
Original Assignee
深圳市汇顶科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 深圳市汇顶科技股份有限公司 filed Critical 深圳市汇顶科技股份有限公司
Priority to PCT/CN2017/078801 priority Critical patent/WO2018176326A1/zh
Priority to CN201780000180.5A priority patent/CN108990427B/zh
Priority to EP17902662.0A priority patent/EP3432476A4/en
Publication of WO2018176326A1 publication Critical patent/WO2018176326A1/zh
Priority to US16/168,774 priority patent/US10411725B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/129—Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array

Abstract

一种模数转换的电路和方法，包括在采样阶段，第一电容阵列将N个电容的下极板连接第一输入电压，其它电容的下极板连接共模电压，并将全部电容的上极板连接共模电压，以对第一输入电压进行采样，N为小于全部电容个数的正整数（S501）；在转换阶段的第i次转换中，逻辑电路根据存储的第i个标志位控制第一电容阵列中的第i个电容的下极板连接参考电压或接地电压，以使第一电容阵列输出的第一比较电压的大小趋近于第二比较电压的大小（S502）；比较器将第一比较电压和第二比较电压的比较结果存储至逻辑电路的第i+1个标志位，且当i+1等于第一电容阵列中全部电容个数时模数转换完成（S503）。可在不改变参考电压大小的情况下，扩大了模数转换的动态范围。

Description

模数转换电路和方法 技术领域
本申请属于电子电路技术领域，尤其涉及一种模数转换电路和方法。
背景技术
模数转换(ADC,Analogue-to-Digital Conversion)，是将连接变化的模拟量(Analog Quantity)转换为离散的数字量(Digital Quantity)，例如，模拟量可以是模拟信号，数字量可以是数字信号。根据转换方式，可采用逐次逼近型模数转换器、积分型模数转换器和压频变换型模数转换器等进行模数转换；其中，逐次逼近型模数转换器(SAR ADC，Successive Approximation Analog-to-Digital Converter)，具有中等转换精度和中等转换速度，采用CMOS工艺实现可以保证较小的芯片面积和低功耗，而且易于实现多路转换，在精度、速度、功耗和成本方面具有综合优势，被广泛应用于工业控制、医疗仪器以及触控技术等领域。
SARADC基本原理是：将待转换的模拟输入信号与一个推测信号进行比较，根据二者大小决定增大还是减小所述推测信号，以便向所述模拟输入信号逼进。推测信号由D/A转换器的输出获得，当二者相等时，向D/A转换器输入的数字信号就对应的是模拟输入信号的数字量。
ADC的动态范围是指：当所述模拟输入信号在一定范围内的时候，ADC能够正确地将输入的模拟信号转换成为数字信号，这个信号范围就是ADC的动态范围。
现有技术中，SARADC的动态范围是由其参考电压(Voltage Reference)决定的。例如在一个全差分SARADC中，正参考电压为Vrefp，负参考电压为Vrefn，那么它的动态范围即为(Vrefp-Vrefn)。为确保所述模拟输入信号可被正确转换，通常需要扩大SARADC的范围，即增大参考电压，这种方式势必消耗更多的电量。
因此，如何在不改变参考电压大小的情况下，扩大ADC的动态范围，成为现有技术中亟需解决的技术问题。
发明内容
有鉴于此，本申请实施例所解决的技术问题之一在于提供一种模数转换的电路和方法，用以在不改变参考电压大小的情况下，扩大ADC的动态范围。
本申请实施例提供一种模数转换的电路，包括第一电容阵列、逻辑电路和比较器；
在采样阶段，所述第一电容阵列将N个电容的下极板连接第一输入电压，其它电容的下极板连接共模电压，并将全部电容的上极板连接共模电压，为所述比较器提供第一比较电压，以对所述第一输入电压进行采样，所述N为小于全部电容个数的正整数；
在转换阶段的第i次转换中，所述逻辑电路根据存储的第i个标志位控制所述第一电容阵列中的第i个电容的下极板连接参考电压或接地电压，以使所述第一电容阵列输出的第一比较电压的大小趋近于作为第二比较电压的的模拟电压的大小，所述i为小于所述全部电容个数的正整数；
所述比较器将所述第一比较电压和所述第二比较电压的比较结果存储至所述逻辑电路的第i+1个标志位，且当i+1等于所述第一电容阵列中全部电容个数时模数转换完成。
本申请实施例提供一种模数转换的方法，包括：
在采样阶段，所述第一电容阵列将N个电容的下极板连接第一输入电压，其它电容的下极板连接共模电压，并将全部电容的上极板连接共模电压，以对所述第一输入电压进行采样，为所述比较器提供第一比较电压，所述N为小于全部电容个数的正整数；
在转换阶段的第i次转换中，所述逻辑电路根据存储的第i个标志位控制所述第一电容阵列中的第i个电容的下极板连接参考电压或接地电压，以使所述第一电容阵列输出的第一比较电压的大小趋近于所述比较器的第二比较电压的大小，所述i为小于所述全部电容个数的正整数；
所述比较器将所述第一比较电压和所述第二比较电压的比较结果存储至所述逻辑电路的第i+1个标志位，且当i+1等于所述第一电容阵列中全部电容个数时模数转换完成。
由以上技术方案可见，本申请实施例在采样阶段，第一电容阵列将部分电容的下极板与第一输入电压，第一电容阵列中全部电容的上极板与共模电压连接，以对第一输入电压进行采样；在转换阶段，逐一控制第一电容阵列中电容的下极板与参考电压或接地电压连接，以使第一比较电压的大小趋近于所述第二比较电压的大小；根据电荷守恒定律,采样阶段的电荷量等于转换阶段的电荷量,即第一输入电压部分电容＝(参考电压-接地电压)全部电容，因此本申请实施例可在不改变参考电压大小的情况下，扩大了第一输入电压的取值范围，即扩大了ADC的动态范围。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技 术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1A为一种逐次逼近数模转换器的电路结构示意图；
图1B为一逐次逼近数模转换器的输出电压的变化示意图；
图1C为一种逐次逼近数模转换器的电路结构示意图；
图2为本申请实施例一种逐次逼近数模转换器的电路结构示意图；
图3为本申请实施例另一种逐次逼近数模转换器的电路结构示意图；
图4为本申请实施例另一种逐次逼近数模转换器的电路结构示意图；
图5为本申请实施例一种逐次逼近数模转换方法的流程示意图；
图6为本申请实施例另一种逐次逼近数模转换方法的流程示意图；
图7为本申请实施例另一种逐次逼近数模转换方法的流程示意图。
具体实施方式
本申请实施例在采样阶段，第一电容阵列将部分电容的下极板连接第一输入电压，第一电容阵列中全部电容的上极板连接共模电压，以对第一输入电压进行采样；在转换阶段，逐一控制第一电容阵列中电容的下极板与参考电压或接地电压连接，以使第一比较电压的大小趋近于所述第二比较电压的大小；根据电荷守恒定律,采样阶段的电荷量等于转换阶段的电荷量,即第一输入电压部分电容＝(参考电压-接地电压)全部电容，因此本申请实施例可在不改变参考电压大小的情况下，扩大了第一输入电压的取值范围，即扩大了ADC的动态范围。
当然，实施本申请实施例的任一技术方案必不一定需要同时达到以上的所有优点。
为使得本申请的发明目的、特征、优点能够更加的明显和易懂，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而非全部实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
图1A为一种逐次逼近数模转换器的电路结构示意图。如图所示，其包括：数模转换器101，比较器102和逻辑电路103。
数模转换器101可提供输出电压Vadc，输出电压Vadc的初始大小可根据参考电压Vref设定，输出电压Vadc作为比较器102的第一比较电压，将比较器102另一端的输入电压Vi作为第二比较电压。比较器102获得第一比较电压和第二比较电压的比较结果，可选地，如果Vi大于Vadc，所述比较结果可设置为1，否则，所述比较结果设置为0。
逻辑电路103获得并存储所述比较结果。完成一次模数转换所需的比较次数为xx，而数模转换器101根据最后一次的比较结果调整输出电压Vadc，以使输出电压Vadc的大小与输入电压Vi的大小接近。
图1B为一逐次逼近数模转换器的输出电压的变化示意图。如图所示，坐标轴的横轴为时间，单位为数模转换器101完成一次调整上述输出电压Vadc的时间；纵轴为比较器102的输出电压Vadc，单位为伏特。
具体地，比较器102将一次的输出电压Vadc设置为满量程电压(Full Scale Voltage)VFS的一半，即VFS/2。比较器102比较Vadc和输入电压Vi的大小，并根据比较结果调整Vdac。例如，第一次比较后，输入电压Vi大于Vdac，则将调整Vdac为VFS和VFS/2的共模电压(VFS+VFS/2)/2，即3VFS/4；第二次比较后，输入电压Vi小于Vdac，则将调整Vdac为VFS/2和3VFS/4的共模电压(VFS/2+3VFS/4)/2，即5VFS/8；重复上述步骤，直至调整完成。
可选地，逻辑电路103将比较器102的第一次比较结果存储到最高有效位(MSB，Most Significant Bit)，将比较器102的最后一次比较结果存储到最低有效位(LSB，Little SignificantBit)。
由上述步骤可得出，经过i次调整数模转换器101的输出电压Vadc后，数模转换器101调整输出电压的精度为VFS/2i，即输出电压Vadc与输入电压Vi的差值在VFS/2i内。例如，第一次调整后，输出电压Vadc与输入电压Vi的差值小于VFS/2，第二次调整后，输出电压Vadc与输入电压Vi的差值小于VFS/4，第三次调整后，输出电压Vadc与输入电压Vi的差值小于VFS/8，并依此类推。
可选地，所述满量程电压VFS为参考电压Vref。
可选地，所示逻辑电路103为移位寄存器(ShiftRegister)。
图1C为一种逐次逼近数模转换器的电路结构示意图。如图所示，其包括：数模转换器101，比较器102，逻辑电路103。数模转换器101包括第一电容阵列111、第一开关阵列121、第二电容阵列131和第二开关阵列141。
具体地，第一电容阵列111和第二电容阵列131分别连接比较器102的正向输入端和 反向输入端，以分别为比较器102提供第一比较电压和第二比较电压；逻辑电路103用于存储比较器102的比较结果，并根据所述比较结果控制第一开关阵列121和第二开关阵列141中开关的打开或闭合，以使第一比较电压的大小趋近于第二比较电压的大小，详细步骤如下：
采样阶段
所述第一电容阵列111设置为将全部电容的下极板连接第一输入电压Vip，所述第一电容阵列111中全部电容的上极板连接共模电压Vcm，以对所述第一输入电压进行采样；以所述第一电容阵列111中的电容C1为例，电容C1的弧线一侧为下极板，C1的直线一侧为上极板。
具体地，第一输入电压Vip可以是正向输入电压，即将输入电压Vi作为第一输入电压Vip，以为比较器102的正向输入端提供第一比较电压。
具体地，所述采样阶段即为电容充电的阶段，第一电容阵列111的电荷量为：
(-Vip+Vcm)*(C1+C2+…+CM)
其中，M为所述第一电容阵列111中全部电容的个数，图1C中以M＝11为例。
所述第二电容阵列131设置为将全部电容的下极板连接第二输入电压Vin，所述第二电容阵列131中全部电容的上极板连接共模电压Vcm，以对所述第二输入电压进行采样；
具体地，第二输入电压Vin可以是反向输入电压，即将输入电压Vi作为第二输入电压Vin，以为比较器102的反向输入端提供第二比较电压，本阶段第一电容阵列111的电荷量为：
(-Vin+Vcm)*(C1+C2+…+CM)
其中，M为所述第一电容阵列111中全部电容的个数，图1C中以M＝11为例。
预转换阶段
所述第一电容阵列111进一步设置为将全部电容的上极板与共模电压Vcm断开，并将全部电容的下极板连接所述共模电压Vcm，所述第一电容阵列111中全部电容的上极板连接所述比较器102，为所述比较器提供第一比较电压。该第一比较电压可以是输入到比较器102正向输入端的电压。
所述第二电容阵列131进一步设置为将全部电容的上极板与共模电压Vcm断开，并将全部电容的下极板连接所述共模电压Vcm，所述第二电容阵列131中全部电容的上极板连接所述比较器102，为所述比较器提供第二比较电压。该第二比较电压可以是输入到比较器反向输入端的电压。
将所述第一比较电压与所述第二比较电压的比较结果作为存储到所述逻辑电路103的第一个标志位。可选地，第一个标志位为逻辑电路103中的最高有效位。
假设上极板的电压为Vx1，则此时第一电容阵列111的电荷量为：
(Vx1-Vcm)*(C1+C2+…+CM)
根据电荷守恒定律可得出以下等式：
(-Vip+Vcm)*(C1+C2+…+CM)＝(Vx1-Vcm)*(C1+C2+…+CM)
转换阶段
在转换阶段的第i次转换中，所述逻辑电路根据存储的第i个标志位控制所述第一电容阵列中的第i个电容的下极板与参考电压或接地电压连接，以使所述第一电容阵列输出的第一比较电压的大小趋近于第二比较电压的大小，所述i为小于所述全部电容个数的正整数；
具体地，在转换阶段的第i次转换过程中，第一电容阵列111中第i个电容之前电容(即第1至第i-1个电容，i＞1时有效)的下极板连接参考电压或接地电压，第i+1至第N个电容的下极板连接共模电压Vcm，第i+1至第N个电容的下极板处于断开状态，第1至第M个电容的上极板连接比较器102的正向输入端；第二电容阵列131中第i个电容之前电容(即第1至第i-1个电容，i＞1时有效)的下极板连接参考电压或接地电压，第i+1至第N个电容的下极板连接共模电压Vcm，第i+1至第N个电容的下极板处于断开状态，第1至第M个电容的上极板连接比较器102的反向输入端。
所述比较器102将所述第一比较电压和所述第二比较电压的比较结果存储至所述逻辑电路的第i+1个标志位，且当i+1等于所述第一电容阵列中全部电容个数时模数转换完成。
例如，在本阶段，所述比较器102进行第一次比较后，如果第一比较电压大于第二比较电压，则输出结果为1，此时下极板接Vgnd，假设上极板的电压为Vx2，则第一电容阵列111的电荷量为：
(Vx2-Vgnd)C1+(Vx2-Vcm)*(C2+…+CM)
根据电荷守恒定律可得出：
(-Vip+Vcm)*(C1+C2+…+CM)
＝(Vx2-Vgnd)C1+(Vx2-Vcm)*(C2+…+CM)
＝(Vx2-(Vcm-(Vref-Vgnd)/2))*C1+(Vx2-Vcm)*(C2+…+CM)
如果输出结果为0，此时下极板接Vref，假设上极板的电压为Vx2，则第一电容阵列 111的电荷量为：
(Vx2-Vref)C1+(Vx2-Vcm)*(C2+…+CM)
根据电荷守恒定律可得出：
(-Vip+Vcm)*(C1+C2+…+CM)
＝(Vx2-Vref)C1+(Vx2-Vcm)*(C2+…+CM)
＝(Vx2-(Vcm+(Vref-Vgnd)/2))*C1+(Vx2-Vcm)*(C2+…+CM)
将上述两个公式合并，即假设第一次比较后的输出结果为1时，变量D1＝1，输出结果为0时，D1＝-1，则有等式：
(-Vip+Vcm)*(C1+C2+…+CM)
＝(Vx2-(Vcm-D1(Vref-Vgnd)/2))*C1+(Vx2-Vcm)*(C2+…+CM)
依次类推，则在最后一次比较完成时，得到等式：
(-Vip+Vcm)*(C1+C2+…+CM)
＝(Vx-(Vcm-D1*(Vref-Vgnd)/2))*C1+(Vx-(Vcm-D2*(Vref-Vgnd)/2))*C2+…+(Vx-(Vcm-DM*(Vref-Vgnd)/2))*CM
逻辑电路103对第二电容阵列131的控制与上述对第一电容阵列111的控制为相反的，在此不再赘述。可获得以下等式：
(-Vin+Vcm)*(C1+C2+…+CM)
＝(Vy-(Vcm-D1*(Vref-Vgnd)/2))*C1+(Vy-(Vcm-D2*(Vref-Vgnd)/2))*C2+…+(Vy-(Vcm-DM*(Vref-Vgnd)/2))*CM
具体地，所述Vin可以是反向输入电压。
在最后一次比较完成时，比较器102两端的电压相等或在一定误差范围内，则Vx＝Vy，则可得到等式：
(Vip-Vin)＝-(D1*C1+D2*C2+…+DM*CM)*(Vref-Vgnd)/(C1+C2+…+CM)
由于D1～D11的取值为-1或者1，因此可得到Vip-Vin的取值范围：
-(Vref-Vgnd)<＝Vip-Vin<＝Vref-Vgnd
即Vip-Vin的取值范围为[-(Vref-Vgnd),Vref-Vgnd]。
图2为本申请实施例一种逐次逼近数模转换器的电路结构示意图，如图所示，所述电路包括数模转换器(图中未标示)，比较器202以及逻辑电路203，数模转换器包括第一电容阵列211和开关阵列221。
下面依照采样阶段、预转换阶段以及转换阶段的时序对本实施例的电路进行描述：
采样阶段
所述第一电容阵列211设置为将N个电容的下极板连接第一输入电压Vip，其它电容的下极板连接共模电压Vcm，所述第一电容阵列211中全部电容的上极板连接共模电压Vcm，以对所述第一输入电压进行采样，所述N为小于全部电容个数M的正整数。以图2为例，N＝8，M＝11。具体地，所述采样阶段即为电容充电的阶段，第一电容阵列211的电荷量为：
(-Vi+Vcm)*(C1+C2+…+CN)
预转换阶段
所述第一电容阵列211进一步设置为将全部电容的上极板与共模电压Vcm断开，并将全部电容的下极板连接所述共模电压Vcm，并将全部电容的上极板连接所述比较器202，为所述比较器提供第一比较电压；该第一比较电压可以是输入到比较器202正向输入端的电压。
具体地，所述比较器202的反向输入端连接共模电压Vcm。
所述比较器202将所述第一比较电压与所述第二比较电压的比较结果存储到所述逻辑电路203的第一个标志位。可选地，第一个标志位为逻辑电路103中的最高有效位。
假设上极板的电压为Vx1，第一电容阵列211中全部电容个数为M，则此时第一电容阵列211的电荷量为：
(Vx1-Vcm)*(C1+C2+…+CM)
根据电荷守恒定律可得出以下等式：
(-Vi+Vcm)*(C1+C2+…+CN)＝(Vx1-Vcm)*(C1+C2+…+CM)
转换阶段
在第i次转换中，所述逻辑电路根据存储的第i个标志位控制所述第一电容阵列中的第i个电容的下极板与参考电压或接地电压连接，以使所述第一电容阵列输出的第一比较电压的大小趋近于第二比较电压的大小，所述i为小于所述全部电容个数的正整数；
具体地，在转换阶段的第i次转换过程中，其它电容的状态具体为：第一电容阵列211中第i个电容之前电容(即第1至第i-1个电容，i＞1时有效)的下极板连接参考电压或接地电压，第i+1至第N个电容的下极板连接共模电压Vcm，第i+1至第N个电容的下极板处于断开状态，第1至第M个电容的上极板连接比较器102的正向输入端；第二电容阵列231中第i个电容之前电容(即第1至第i-1个电容，i＞1时有效)的下极板连接 参考电压或接地电压，第i+1至第N个电容的下极板连接共模电压Vcm，第i+1至第N个电容的下极板处于断开状态，第1至第M个电容的上极板连接比较器202的反向输入端。
所述比较器将所述第一比较电压和所述第二比较电压的比较结果存储至所述逻辑电路的第i+1个标志位，且当i+1等于所述第一电容阵列中全部电容个数时模数转换完成。
具体地，在本实施例中，所述逻辑电路中存储的标志位的取值为0或1，例如，如第i次比较时所述第一电压大于所述第二电压，则第i个标志位为1，如第i次比较时所述第一电压小于所述第二电压，则第i个标志位为0。
如第i个标志位为1，则将所述第一电容阵列311中的第i个电容的下极板与所述接地电压连接，并将所述第二电容阵列331中的第i个电容的下极板与所述参考电压连接。
具体地，在本实施例中，所述根据所述标志位控制所述第一电容阵列211中的第i个电容的下极板与参考电压或接地电压连接，以使所述第一比较电压的大小趋近于所述第二比较电压的大小包括：
如所述标志位为1，则将所述第一电容阵列211中的第i个电容的下极板与所述接地电压连接；
否则，将所述第一电容阵列211中的第i个电容的下极板与参考电压连接。
具体地，在本实施例中，所述比较器进一步设置为获得所述第一比较电压与所述第二比较电压的比较结果，并将所述比较结果作为标志位存储到所述逻辑电路的第i+1位包括：
如所述第一比较电压大于所述第二比较电压，则将所述比较结果设置为1，否则，将所述比较结果设置为0；
将所述比较结果作为标志位存储到所述逻辑电路的第i+1位。
具体地，在本实施例中，所述共模电压Vcm为所述参考电压Vref与所述接地电压Vgnd的均值，即Vcm＝(Vref+Vgnd)/2。
例如，在本阶段，所述比较器102进行第一次比较后，如果输出结果为1，假设上极板的电压为Vx2，下极板接Vgnd，则此时第一电容阵列211的电荷量为：
(Vx2-Vgnd)C1+(Vx2-Vcm)*(C2+…+CM)
根据电荷守恒定律可得出：
(-Vi+VCM)*(C1+C2+…+CN)
＝(Vx2-Vgnd)C1+(Vx2-Vcm)*(C2+…+CM)
＝(Vx2-(Vcm-(Vref-Vgnd)/2))*C1+(Vx2-Vcm)*(C2+…+CM)
如果输出结果为0，假设上极板的电压为Vx2，下极板接Vref，则此时第一电容阵列211的电荷量为：
(Vx2-Vref)C1+(Vx2-Vcm)*(C2+…+CM)
根据电荷守恒定律可得出：
(-Vi+Vcm)*(C1+C2+…+CN)
＝(Vx2-Vref)C1+(Vx2-Vcm)*(C2+…+CM)
＝(Vx2-(Vcm+(Vref-Vgnd)/2))*C1+(Vx2-Vcm)*(C2+…+CM)
将上述两个公式合并，即假设第一次比较后的输出结果为1时，变量D1＝1，输出结果为0时，D1＝-1，则有等式：
(-Vi+Vcm)*(C1+C2+…+CM)
＝(Vx2-(Vcm-D1(Vref-Vgnd)/2))*C1+(Vx2-Vcm)*(C2+…+CM)
依次类推，则在最后一次比较完成时，得到等式：
(-Vi+Vcm)*(C1+C2+…+CN)
＝(Vx-(Vcm-D1*(Vref-Vgnd)/2))*C1+(Vx-(Vcm-D2*(Vref-Vgnd)/2))*C2+…+(Vx-(Vcm-DM*(Vref-Vgnd)/2))*CM
在最后一次比较完成时，比较器202两端的电压相等或在一定误差范围内，则可判定为Vx＝Vcm，则可得到等式：
(-Vi+Vcm)*(C1+C2+…+CN)
＝(Vref-Vgnd)/2))*(D1*C1+D2*C2+…+DM*CM)
化简后得到等式:
Figure PCTCN2017078801-appb-000001
由于D1～DN的取值为-1或者1，当D1～DN的取值全部为1时，Vi取最小值为:
Figure PCTCN2017078801-appb-000002
由于N<M，且(C1+C2+…+CM)/(C1+C2+…+CN)大于1，可得知Vi的最小值小于Vgnd。
当D1～DN的取值全部为-1时，Vi取最大值为：
Figure PCTCN2017078801-appb-000003
由于N<M，(C1+C2+…+CM)/(C1+C2+…+CN)大于1，可得知Vi的最大值大于Vref。
由此可得知，Vi的取值范围大于[Vgnd,Vref]，即ADC的动态范围已扩大。
具体地，在本实施例中，所述逻辑电路为移位寄存器。
具体地，在本实施例中，所述N的取值根据所述第一输入电压的取值范围设定。例如，当参考电压Vref固定、电容阵列中电容的总个数固定时，N的取值越大，第一输入电压的取值范围越小，反之则第一输入电压的取值范围越大，N可根据实际应用进行设置，在所述转换阶段，N的值不变。
具体地，在本实施例中，从所述第一电容阵列211全部电容(M个电容)中选择出的所述N个电容可以是不连续的。
具体地，在本实施例中，在转换阶段的第i次转换时，可从所述第一电容阵列211中下极板连接共模电压Vcm的电容(N个电容中未进行转换的电容)中随机选择一电容进行转换。
具体地，在本实施例中，所述第一电容阵列211中的每个电容由若干个电容单元(capacitor cell)串联或并联形成，每个电容对应的电容单元呈二进制排布或非二进制排布。例如，上述实施例中电容C1可由25(即32)个电容单元并联形成，全部的电容单元呈二进制排布，可使用二叉搜索(Binary Search)的方法快完成模数转换，其具有操作快捷、效率高等优点。再例如，上述实施例中电容C1可由31个电容单元并联形成，全部的电容单元呈非二进制排布，在对电容单元操作时，逐一对电容单元进行操作，其具有容错性好、功耗低等优点，例如，当比较器某一位输出错误时，可通过对后面的电容单元进行调整，以确保模数转换结果的正确性。
具体地，本申请实施例可应用于单端ADC。
本申请实施例可在不改变参考电压大小的情况下，扩大了第一输入电压的取值范围，即扩大了ADC的动态范围。
图3为一种逐次逼近数模转换器的电路结构示意图。如图所示，其包括：数模转换器301，比较器302，逻辑电路303。数模转换器301包括第一电容阵列311、第一开关阵列321、第二电容阵列331和第二开关阵列341。
采样阶段
所述第一电容阵列311设置为将N个电容的下极板连接第一输入电压Vip，其它电容的下极板连接共模电压Vcm，所述第一电容阵列311中全部电容的上极板连接共模电压Vcm，以对所述第一输入电压进行采样，所述N为小于全部电容个数M的正整数。以图 3为例，N＝8，M＝11。具体地，所述采样阶段即为电容充电的阶段，第一电容阵列311的电荷量为：
(-Vip+Vcm)*(C1+C2+…+CN)
所述第二电容阵列331进一步设置为将N个电容的下极板连接第二输入电压Vin，其它电容的下极板连接共模电压Vcm，所述第二电容阵列331中全部电容的上极板连接共模电压Vcm，以对所述第二输入电压进行采样；
具体地，在本实施例中，第一输入电压Vip与第二输入电压的差值可对应于图1A对应实施例中的输入电压Vi，即Vi＝Vip-Vin。
采样阶段第二电容阵列311的电荷量为：
(-Vin+Vcm)*(C1+C2+…+CN)
预转换阶段
所述第一电容阵列311进一步设置为将全部电容的上极板与共模电压Vcm断开，并将全部电容的下极板连接所述共模电压Vcm，所述第一电容阵列311中全部电容的上极板连接所述比较器302，以为所述比较器提供第一比较电压；该第一比较电压可以是输入到比较器302正向输入端的电压。
所述第二电容阵列331进一步设置为将全部电容的上极板与共模电压Vcm断开，并将全部电容的下极板连接所述共模电压Vcm，所述第二电容阵列331中全部电容的上极板连接所述比较器302，为所述比较器提供第二比较电压。该第二比较电压可以是输入到比较器302反向输入端的电压。
本实施例中，将所述第一比较电压与所述第二比较电压的比较结果作为存储到所述逻辑电路303的第一个标志位。可选地，第一个标志位为逻辑电路103中的最高有效位。
假设上极板的电压为Vx1，第一电容阵列311中全部电容个数为M，则此时第一电容阵列311的电荷量为：
(Vx1-Vcm)*(C1+C2+…+CM)
根据电荷守恒定律可得出以下等式：
(-Vip+Vcm)*(C1+C2+…+CN)＝(Vx1-Vcm)*(C1+C2+…+CM)
转换阶段
在转换阶段的第i次转换中，所述逻辑电路303根据存储的第i个标志位控制所述第一电容阵列311中的第i个电容的下极板与参考电压或接地电压连接，以使所述第一电容阵列311输出的第一比较电压的大小趋近于第二比较电压的大小，所述i为小于所述全部 电容个数的正整数；
进一步地，所述逻辑电路根据存储的第i个标志位控制所述第二电容阵列331中的第i个电容的下极板与参考电压或接地电压连接，以使所述第二电容阵列331输出的第二比较电压的大小趋近于第一比较电压的大小。
具体地，在本实施例中，所述逻辑电路中存储的标志位的取值为0或1，例如，如第i次比较时所述第一比较电压大于所述第二比较电压，则第i个标志位为1，如第i次比较时所述第一比较电压小于所述第二比较电压，则第i个标志位为0。
如第i个标志位为1，则将所述第一电容阵列311中的第i个电容的下极板与所述接地电压连接，并将所述第二电容阵列331中的第i个电容的下极板与所述参考电压连接；如第i个标志位为0，则将所述第一电容阵列311中的第i个电容的下极板与所述参考电压连接，并将所述第二电容阵列331中的第i个电容的下极板与所述接地电压连接。
应当理解的是，本实施例中以上对标识位的取值为0或1，并根据所述标识位控制第一电容阵列311和第二电容阵列331中电容的连接关系的描述是以说明本申请的一般原则为目的，并非用于限定本申请的范围。在其他一些实施例中，其中一个电容阵列可获得将标志位取反后的值，并根据所述取反后的值控制该电容阵列中电容的连接关系，例如，第二电容阵列331获得对所述标识位取反后的值，当第i个标识位取反后的值为1时，将所述第二电容阵列331中的第i个电容的下极板与所述接地电压连接，当第i个标识位为0时，将所述第二电容阵列331中的第i个电容的下极板与所述参考电压连接。
具体地，在转换阶段的第i次转换中，其它电容的状态具体为：第一电容阵列311中第i个电容之前电容(即第1至第i-1个电容，i＞1时有效)的下极板连接参考电压或接地电压，第i+1至第N个电容的下极板连接共模电压Vcm，第i+1至第N个电容的下极板处于断开状态，第1至第M个电容的上极板连接比较器102的正向输入端；第二电容阵列331中第i个电容之前电容(即第1至第i-1个电容，i＞1时有效)的下极板连接参考电压或接地电压，第i+1至第N个电容的下极板连接共模电压Vcm，第i+1至第N个电容的下极板处于断开状态，第1至第M个电容的上极板连接比较器302的反向输入端。
所述比较器将所述第一比较电压和所述第二比较电压的比较结果存储至所述逻辑电路的第i+1个标志位，且当i+1等于所述第一电容阵列中全部电容个数时模数转换完成。
与图2对应实施例的公式推导过程类似，在最后一次比较完成时，根据第一电容阵列上的电荷守恒，可获得等式：
(-Vip+Vcm)*(C1+C2+…+CN)
＝(Vx-(Vcm-D1*(Vref-Vgnd)/2))*C1+(Vx-(Vcm-D2*(Vref-Vgnd)/2))*C2+…+(Vx-(Vcm-DM*(Vref-Vgnd)/2))*CM
根据第二电容阵列上的电荷守恒，可获得等式：
(-Vin+Vcm)*(C1+C2+…+CN)
＝(Vy-(Vcm-D1*(Vref-Vgnd)/2))*C1+(Vy-(Vcm-D2*(Vref-Vgnd)/2))*C2+…+(Vy-(Vcm-DM*(Vref-Vgnd)/2))*CM
可选地，所述Vip为正向输入电压，所述Vin为反向输入电压。
在最后一次比较完成时，比较器302两端的电压相等或在一定误差范围内，则Vx＝Vy，则可得到等式：
(Vip-Vin)＝-(D1*C1+D2*C2+…+DN*CN)*(Vref-Vgnd)/(C1+C2+…+CM)
由于D1～DN的取值为-1或者1，当D1～DN的取值全部为1时，(Vip-Vin)取最小值为-(C1+C2+…+CN)*(Vref-Vgnd)/(C1+C2+…+CM)。
由于N<M，可得知(Vip-Vin)的最小值小于-(Vref-Vgnd)。
当D1～DN的取值全部为-1时，(Vip-Vin)取最大值(C1+C2+…+CN)*(Vref-Vgnd)/(C1+C2+…+CM)。
由于N<M，可得知(Vip-Vin)的最大值大于(Vref-Vgnd)。
由此可得知，Vip-Vin的取值范围大于[-(Vref-Vgnd),Vref-Vgnd]，即ADC的动态范围已扩大。
具体地，本申请实施例可应用于差分ADC。
本申请实施例可在不改变参考电压大小的情况下，扩大了第一输入电压的取值范围，即扩大了ADC的动态范围；并且本申请实施例电路结构简单，不需添加额外开关，易于实现。
图4为一种逐次逼近数模转换器的电路结构示意图。如图所示，其包括：数模转换器401，比较器402，逻辑电路403。数模转换器401包括第一电容阵列411、第二电容阵列421。
第一电容阵列411中电容的大小分别为：C1＝4C，C2＝2C，C3＝1C，C4＝1C，第二电容阵列421中电容大小分别与第一电容阵列411中电容大小相同，分别为：C1＝4C，C2＝2C，C3＝1C，C4＝1C。假设参考电压Vref取值为1.8V，接地电压Vgnd取值为0.2V，共模电 压Vcm取值为1V，第一输入电压Vip取值为1.9V，第二输入电压取值为0.1V。
采样阶段
对第一电容阵列411中的C1、C2进行采样，C3、C4不参与采样，即C1、C2的下极板连接第一输入电压Vip，C3、C4的下极板连接共模电压Vcm，C1、C2、C3和C4的上极板连接共模电压Vcm，则第一电容阵列411的电荷量为：
(-Vip+Vcm)(C1+C2)＝(-1.9+1)*6C＝-0.9*6C
对第一电容阵列411中的C1+C2进行采样，C3、C4不参与采样，即C1+C2的下极板连接第一输入电压Vip，C3、C4的下极板连接共模电压Vcm，C1、C2、C3和C4的上极板连接共模电压Vcm，，则第二电容阵列421的电荷量为：
(-Vin+Vcm)(C1+C2)＝(-0.1+1)*6C＝0.9*6C
预转换阶段
第一电容阵列411中，将C1、C2、C3和C4的上极板与共模电压Vcm断开，将C1、C2、C3和C4的下极板连接共模电压Vcm，并将C1、C2、C3和C4的上极板连接比较器402的正向比较端。假设比较器402的正向比较端的输入电压为Vx1，根据电荷守恒得到：
(-Vip+Vcm)(C1+C2)＝(Vx1-Vcm)*(C1+C2+C3+C4)
解得Vx1＝0.325V。
第二电容阵列421中，将C1、C2、C3和C4的上极板与共模电压Vcm断开，将C1、C2、C3和C4的下极板连接共模电压Vcm，并将C1、C2、C3和C4的上极板连接比较器402的负向比较端。假设比较器402的负向比较端的输入电压为Vy1，根据电荷守恒得到：
(-Vin+Vcm)(C1+C2)＝(Vy1-Vcm)*(C1+C2+C3+C4)
解得Vy1＝1.625V。
由于Vx1<Vy1，比较器402输出0，并将0存储到逻辑电路403的第1个标识位。
转换阶段
第1次转换中，由于逻辑电路403中第1个标识位为0，第一电容阵列411中的第1个电容C1的下极板连接参考电压Vref，第二电容阵列421中的第1个电容C1的下极板连接接地电压Vgnd。假设比较器402的正向比较端的输入电压为Vx2，根据电荷守恒得到：
(-Vip+Vcm)(C1+C2)＝(Vx2-Vref)*C1+(Vx2-Vcm)*(C2+C3+C4)
解得Vx2＝0.725V。
假设比较器402的正向比较端的输入电压为Vy2，根据电荷守恒得到：
(-Vin+Vcm)(C1+C2)＝(Vy2-Vgnd)*C1+(Vy2-Vcm)*(C2+C3+C4)
解得Vy2＝1.125V。
由于Vx2<Vy2，比较器402输出0，并将0存储到逻辑电路403的第2个标识位。
第2次转换中，由于逻辑电路403中第2个标识位为0，第一电容阵列411中的第2个电容C2的下极板连接参考电压Vref，第二电容阵列421中的第2个电容C2的下极板连接接地电压Vgnd。假设比较器402的正向比较端的输入电压为Vx3，根据电荷守恒得到：
(-Vip+Vcm)(C1+C2)＝(Vx3-Vref)*(C1+C2)+(Vx3-Vcm)*(C3+C4)
解得Vx3＝0.925V。
假设比较器402的正向比较端的输入电压为Vy3，根据电荷守恒得到：
(-Vin+Vcm)(C1+C2)＝(Vy3-Vgnd)*(C1+C2)+(Vy3-Vcm)*(C3+C4)
解得Vy3＝1.025V。
由于Vx3<Vy3，比较器402输出0，并将0存储到逻辑电路403的第3个标识位。
第3次转换中，由于逻辑电路403中第3个标识位为0，第一电容阵列411中的第3个电容C3的下极板连接参考电压Vref，第二电容阵列421中的第3个电容C3的下极板连接接地电压Vgnd。假设比较器402的正向比较端的输入电压为Vx4，根据电荷守恒得到：
(-Vip+Vcm)(C1+C2)＝(Vx4-Vref)*(C1+C2+C3)+(Vx4-Vcm)*(C4)
解得Vx4＝1.025V。
假设比较器402的正向比较端的输入电压为Vy4，根据电荷守恒得到：
(-Vin+Vcm)(C1+C2)＝(Vy4-Vgnd)*(C1+C2+C3)+(Vy3-Vcm)*(C4)
解得Vy4＝0.925V。
由于Vx4>Vy4，比较器402输出1，并将1存储到逻辑电路403的第4个标识位。
此时，4位全差分SAR ADC转换完成，输出信号为0001。
图5为一种逐次逼近数模转换方法的流程示意图。如图所示，所述方法包括：
S501、在采样阶段，所述第一电容阵列将N个电容的下极板连接第一输入电压，其它电容的下极板连接共模电压，并将全部电容的上极板连接共模电压，以对所述第一输入电压进行采样，所述N为小于全部电容个数的正整数；
S502、在转换阶段的第i次转换中，所述逻辑电路根据存储的第i个标志位控制所述 第一电容阵列中的第i个电容的下极板与参考电压连接接地电压，以使所述第一电容阵列输出的第一比较电压的大小趋近于所述比较器的第二比较电压的大小，所述i为小于所述全部电容个数的正整数；
S503、所述比较器将所述第一比较电压和所述第二比较电压的比较结果存储至所述逻辑电路的第i+1个标志位，且当i+1等于所述第一电容阵列中全部电容个数时模数转换完成。
执行本实施例方法的可以是图2对应实施例的电路，具体步骤与其类似，在此不再赘述。
图6为一种逐次逼近数模转换方法的流程示意图。如图所示，所述方法还包括：
S602、在预转换阶段，所述第一电容阵列将全部电容的下极板连接所述共模电压，并将全部电容的上极板连接所述比较器，为所述比较器提供第一比较电压；
S603、所述比较器将所述第一比较电压与所述第二比较电压的比较结果存储到所述逻辑电路的第一个标志位。
S601、S604、S605分别类似图5对应实施例中的S501、S502、S503，在此不再赘述。
执行本实施例方法的可以是图2对应实施例的电路，具体步骤与其类似，在此不再赘述。
图7为一种逐次逼近数模转换方法的流程示意图。如图所示，所述方法还包括：
S703、在采样阶段，第二电容阵列将N个电容的下极板连接第二输入电压，并将全部电容的上极板连接共模电压，以对所述第二输入电压进行采样，所述N个电容与所述第一阵列中的N个电容相对应；
S704、在转换阶段的第i次转换中，所述逻辑电路根据存储的第i个标志位控制所述第二电容阵列中的第i个电容的下极板与参考电压或接地电压连接，以使所述第二比较电压的大小趋近于所述第一比较电压的大小。
S701、S702、S705分别类似图5对应实施例中的S501、S502、S503，在此不再赘述。
执行本实施例方法的可以是图3对应实施例的电路，具体步骤与其类似，在此不再赘述。
本领域的技术人员应明白，本申请实施例的实施例可提供为方法、装置(设备)、或计算机程序产品。因此，本申请实施例可采用完全硬件实施例、完全软件实施例、或结合软 件和硬件方面的实施例的形式。而且，本申请实施例可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本申请实施例是参照根据本申请实施例的方法、装置(设备)和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其它可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其它可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其它可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其它可编程数据处理设备上，使得在计算机或其它可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其它可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
尽管已描述了本申请实施例的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本申请实施例范围的所有变更和修改。显然，本领域的技术人员可以对本申请实施例进行各种改动和变型而不脱离本申请实施例的精神和范围。这样，倘若本申请实施例的这些修改和变型属于本申请实施例权利要求及其等同技术的范围之内，则本申请实施例也意图包含这些改动和变型在内。

Claims (16)

  1. 一种模数转换电路，包括第一电容阵列、逻辑电路和比较器，其特征在于：
    在采样阶段，所述第一电容阵列将N个电容的下极板连接第一输入电压，其它电容的下极板连接共模电压，并将全部电容的上极板连接共模电压，以对所述第一输入电压进行采样，所述N为小于全部电容个数的正整数；
    在转换阶段的第i次转换中，所述逻辑电路根据存储的第i个标志位控制所述第一电容阵列中的第i个电容的下极板连接参考电压或接地电压，以使所述第一电容阵列输出的第一比较电压的大小趋近于第二比较电压的大小，所述i为小于所述全部电容个数的正整数；
    所述比较器将所述第一比较电压和所述第二比较电压的比较结果存储至所述逻辑电路的第i+1个标志位，且当i+1等于所述第一电容阵列中全部电容个数时模数转换完成。
  2. 根据权利要求1所述的电路，其特征在于，还包括：
    在预转换阶段，所述第一电容阵列将全部电容的下极板连接所述共模电压，并将全部电容的上极板连接所述比较器，为所述比较器提供第一比较电压,所述预转换阶段介于所述采样阶段和所述转换阶段的第一次转换之间；
    所述比较器将所述第一比较电压与所述第二比较电压的比较结果存储到所述逻辑电路的第一个标志位。
  3. 根据权利要求1所述的电路，其特征在于，所述比较器连接所述共模电压，以将所述共模电压作为第二比较电压。
  4. 根据权利要求1所述的电路，其特征在于，所述逻辑电路中存储的标志位的取值为0或1。
  5. 根据权利要求4所述的电路，其特征在于，所述逻辑电路根据存储的第i个标志位控制所述第一电容阵列中的第i个电容的下极板与参考电压或接地电压连接包括：
    如所述标志位为1，则将所述第一电容阵列中的第i个电容的下极板与所述接地电压连接；
    如所述标志位为0，则将所述第一电容阵列中的第i个电容的下极板与所述参考电压连接。
  6. 根据权利要求4所述的电路，其特征在于，所述比较器具体用于如所述第一比较电压大于所述第二比较电压，则将所述比较结果设置为1，否则，将所述比较结果设置为0。
  7. 根据权利要求1所述的电路，其特征在于，所述共模电压为所述参考电压与所述接地电压的均值。
  8. 根据权利要求1所述的电路，其特征在于，所述逻辑电路为移位寄存器。
  9. 根据权利要求1所述的电路，其特征在于，所述N的取值根据所述第一输入电压的取值范围设置。
  10. 根据权利要求1所述的电路，其特征在于，所述第一电容阵列为二进制排布电容阵列或非二进制排布电容阵列。
  11. 根据权利要求1所述的电路，还包括第二电容阵列，其特征在于：
    在采样阶段，所述第二电容阵列将N个电容的下极板连接第二输入电压，其它电容的下极板连接共模电压，并将全部电容的上极板连接共模电压，以对所述第二输入电压进行采样，所述N个电容与所述第一阵列中的N个电容相对应；
    在转换阶段的第i次转换中，所述逻辑电路根据存储的第i个标志位控制所述第二电容阵列中的第i个电容的下极板与参考电压或接地电压连接，以使所述第二比较电压的大小趋近于所述第一比较电压的大小。
  12. 根据权利要求11的电路，其特征在于，在预转换阶段，所述第二电容阵列将全部电容的下极板与所述共模电压连接，所述第二电容阵列中全部电容的上极板与所述比较器连接，以为所述比较器提供第二比较电压。
  13. 根据权利要求11的电路，其特征在于，所述所述逻辑电路根据存储的第i个标志位控制所述第二电容阵列中的第i个电容的下极板与参考电压或接地电压连接包括：
    如所述标志位为1，则将所述第二电容阵列中的第i个电容的下极板与所述参考电压连接；
    如所述标志位为0，则将所述第二电容阵列中的第i个电容的下极板与接地电压连接。
  14. 一种模数转换的方法，其特征在于，包括：
    在采样阶段，所述第一电容阵列将N个电容的下极板连接第一输入电压，其它电容的下极板连接共模电压，并将全部电容的上极板连接共模电压，以对所述第一输入电压进行采样，所述N为小于全部电容个数的正整数；
    在转换阶段的第i次转换中，所述逻辑电路根据存储的第i个标志位控制所述第一电容阵列中的第i个电容的下极板连接参考电压或接地电压，以使所述第一电容阵列输出的第一比较电压的大小趋近于所述比较器的第二比较电压的大小，所述i为小于所述全部电容个数的正整数；
    所述比较器将所述第一比较电压和所述第二比较电压的比较结果存储至所述逻辑电路的第i+1个标志位，且当i+1等于所述第一电容阵列中全部电容个数时模数转换完成。
  15. 根据权利要求14所述的方法，其特征在于，还包括：
    在预转换阶段，所述第一电容阵列将全部电容的下极板连接所述共模电压，并将全部电容的上极板连接所述比较器，为所述比较器提供第一比较电压；
    所述比较器将所述第一比较电压与所述第二比较电压的比较结果存储到所述逻辑电路的第一个标志位。
  16. 根据权利要求14所述的方法，其特征在于，还包括：
    在采样阶段，第二电容阵列将N个电容的下极板连接第二输入电压，其它电容的下极板连接共模电压，并将全部电容的上极板连接共模电压，以对所述第二输入电压进行采样，所述N个电容与所述第一阵列中的N个电容相对应；
    在转换阶段的第i次转换中，所述逻辑电路根据存储的第i个标志位控制所述第二电容阵列中的第i个电容的下极板连接参考电压或接地电压，以使所述第二比较电压的大小趋近于所述第一比较电压的大小。
PCT/CN2017/078801 2017-03-30 2017-03-30 模数转换电路和方法 WO2018176326A1 (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
PCT/CN2017/078801 WO2018176326A1 (zh) 2017-03-30 2017-03-30 模数转换电路和方法
CN201780000180.5A CN108990427B (zh) 2017-03-30 2017-03-30 模数转换电路和方法
EP17902662.0A EP3432476A4 (en) 2017-03-30 2017-03-30 ANALOG-DIGITAL CONVERSION CIRCUIT AND METHOD
US16/168,774 US10411725B2 (en) 2017-03-30 2018-10-23 Analog-to-digital conversion circuit and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2017/078801 WO2018176326A1 (zh) 2017-03-30 2017-03-30 模数转换电路和方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/168,774 Continuation US10411725B2 (en) 2017-03-30 2018-10-23 Analog-to-digital conversion circuit and method

Publications (1)

Publication Number Publication Date
WO2018176326A1 true WO2018176326A1 (zh) 2018-10-04

Family

ID=63674016

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2017/078801 WO2018176326A1 (zh) 2017-03-30 2017-03-30 模数转换电路和方法

Country Status (4)

Country Link
US (1) US10411725B2 (zh)
EP (1) EP3432476A4 (zh)
CN (1) CN108990427B (zh)
WO (1) WO2018176326A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111669180A (zh) * 2020-07-18 2020-09-15 福州大学 基于Vcm的超低功耗SAR ADC开关切换结构及其开关切换方法
CN115242247A (zh) * 2022-08-24 2022-10-25 高拓讯达(北京)微电子股份有限公司 一种模数转换电路及模数转换系统

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111756379B (zh) * 2019-03-27 2023-09-26 中芯国际集成电路制造(上海)有限公司 一种电容型sar adc
CN112737582B (zh) * 2020-12-25 2024-04-30 上海华力微电子有限公司 用于sar-adc中差分输出共模电压可控的dac电路及其控制方法
US11764797B2 (en) * 2021-09-29 2023-09-19 Xilinx, Inc. Offset mitigation for an analog-to-digital convertor

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120112948A1 (en) * 2010-09-28 2012-05-10 Stmicroelectronics S.A. Compact sar adc
CN103166644A (zh) * 2013-04-11 2013-06-19 东南大学 一种低功耗逐次逼近型模数转换器及其转换方法
CN103840829A (zh) * 2012-11-26 2014-06-04 昆山启达微电子有限公司 逐次逼近型模数转换器
CN105811979A (zh) * 2016-03-03 2016-07-27 电子科技大学 一种带校正的逐次逼近模数转换器及其校正方法
CN105933007A (zh) * 2016-04-14 2016-09-07 西安电子科技大学昆山创新研究院 一种逐次逼近型模数转换器及其开关时序
CN106301376A (zh) * 2015-06-03 2017-01-04 中国科学院深圳先进技术研究院 一种比较器偏置电流可调的低功耗逐次逼近型模数转换器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04371025A (ja) * 1991-06-19 1992-12-24 Nec Corp Ａ／ｄ変換回路
GB9821091D0 (en) * 1998-09-30 1998-11-18 Koninkl Philips Electronics Nv Analogue to digital converter
US6473021B1 (en) * 2001-07-30 2002-10-29 Cirrlus Logic, Inc. Analog to digital conversion circuits, systems and methods with gain scaling switched-capacitor array
US6940445B2 (en) * 2002-12-27 2005-09-06 Analog Devices, Inc. Programmable input range ADC
US6731232B1 (en) * 2002-12-27 2004-05-04 Analog Devices, Inc. Programmable input range SAR ADC
DE102007033689B4 (de) * 2007-07-19 2009-03-19 Texas Instruments Deutschland Gmbh Analog-Digital-Wandler mit sukzessivem Approximationsregister und großem Eingangsbereich
JP2010087837A (ja) * 2008-09-30 2010-04-15 Toshiba Corp Ａ／ｄ変換器
CN102332920A (zh) * 2011-07-18 2012-01-25 复旦大学 一种高sfdr多通道时间交错逐次逼近型模数转换器
CN104124970B (zh) * 2013-04-28 2017-06-09 瑞昱半导体股份有限公司 可编程放大输入信号振幅的sar模拟数字转换器及其方法
CN103475373B (zh) * 2013-09-02 2016-08-17 深圳市汇顶科技股份有限公司 一种分段电容阵列结构数模转换器
CN104734716B (zh) * 2013-12-24 2017-12-12 瑞昱半导体股份有限公司 连续逼近暂存式模拟数字转换器及其控制方法
CN104796149B (zh) * 2015-05-20 2017-10-24 中国电子科技集团公司第二十四研究所 高精度逐次逼近型模数转换器及其基于dnl的性能提升方法
CN106788276B (zh) * 2015-12-29 2020-03-13 深圳市汇顶科技股份有限公司 转换电路及检测电路
US10270459B2 (en) * 2016-09-23 2019-04-23 Shenzhen GOODIX Technology Co., Ltd. DAC capacitor array, SAR analog-to-digital converter and method for reducing power consumption thereof
EP3340472A4 (en) * 2016-10-25 2018-07-04 Shenzhen Goodix Technology Co., Ltd. Dac capacitor array and analog-to-digital converter, method for reducing power consumption of analog-to-digital converter
US10291252B1 (en) * 2018-05-31 2019-05-14 Shenzhen GOODIX Technology Co., Ltd. Successive approximation register (SAR) analog to digital converter (ADC) dynamic range extension

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120112948A1 (en) * 2010-09-28 2012-05-10 Stmicroelectronics S.A. Compact sar adc
CN103840829A (zh) * 2012-11-26 2014-06-04 昆山启达微电子有限公司 逐次逼近型模数转换器
CN103166644A (zh) * 2013-04-11 2013-06-19 东南大学 一种低功耗逐次逼近型模数转换器及其转换方法
CN106301376A (zh) * 2015-06-03 2017-01-04 中国科学院深圳先进技术研究院 一种比较器偏置电流可调的低功耗逐次逼近型模数转换器
CN105811979A (zh) * 2016-03-03 2016-07-27 电子科技大学 一种带校正的逐次逼近模数转换器及其校正方法
CN105933007A (zh) * 2016-04-14 2016-09-07 西安电子科技大学昆山创新研究院 一种逐次逼近型模数转换器及其开关时序

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3432476A4 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111669180A (zh) * 2020-07-18 2020-09-15 福州大学 基于Vcm的超低功耗SAR ADC开关切换结构及其开关切换方法
CN115242247A (zh) * 2022-08-24 2022-10-25 高拓讯达(北京)微电子股份有限公司 一种模数转换电路及模数转换系统

Also Published As

Publication number Publication date
CN108990427B (zh) 2023-02-21
US20190058486A1 (en) 2019-02-21
US10411725B2 (en) 2019-09-10
EP3432476A1 (en) 2019-01-23
CN108990427A (zh) 2018-12-11
EP3432476A4 (en) 2019-05-29

Similar Documents

Publication Publication Date Title
WO2018176326A1 (zh) 模数转换电路和方法
CN102437850B (zh) 高精度数据转换的电荷补偿校准
TWI382670B (zh) 逐漸逼近類比數位轉換器及其方法
JP7444772B2 (ja) 低減キャパシタアレイｄａｃを用いたｓａｒ ａｄｃにおけるオフセット補正のための方法及び装置
CN103684459B (zh) 连续渐进式模拟数字转换器及模拟数字转换方法
WO2008032607A1 (fr) Convertisseur a/n, procédé de conversion a/n, programme de conversion a/n et appareil de commande
CN108988860B (zh) 一种基于sar adc的校准方法及sar adc系统
JP2009118488A (ja) Ｄａ変換装置およびａｄ変換装置
US10680636B2 (en) Analog-to-digital converter (ADC) with reset skipping operation and analog-to-digital conversion method
WO2018054364A1 (zh) 一种dac电容阵列、sar型模数转换器及降低功耗的方法
CN102970038A (zh) 校正电容不匹配的逐渐逼近模拟至数字转换器及其方法
JP5834988B2 (ja) Ａ／ｄ変換装置
CN106998206B (zh) 电荷再分配连续逼近式模拟数字转换器及其控制方法
CN107248864B (zh) 基于权重校准的高精度模数转换器及转换方法
TWI778155B (zh) 用於在sar adc中實現寬輸入共模範圍而無額外的主動電路系統之方法及設備
JP2012244521A (ja) 比較器及びａｄ変換器
US20120133541A1 (en) Analog-digital converter
CN114204942B (zh) 逐次逼近型模数转换器及转换方法
CN110277996A (zh) 一种adc控制方法及逐次逼近式adc
US20150318862A1 (en) Systems and methods for data conversion
JP5210292B2 (ja) 逐次比較型ａ／ｄ変換器
Mei et al. A 10-bit 150MS/S SAR ADC with a novel capacitor switching scheme
Lee et al. Capacitor array structure and switching control scheme to reduce capacitor mismatch effects for SAR analog-to-digital converters
TWI676361B (zh) 連續漸進式類比數位轉換器及其控制方法
JP2010109963A (ja) 逐次比較型ａｄ変換回路および制御用半導体集積回路

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 2017902662

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 2017902662

Country of ref document: EP

Effective date: 20181019

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17902662

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE