CN106301376A - 一种比较器偏置电流可调的低功耗逐次逼近型模数转换器 - Google Patents
一种比较器偏置电流可调的低功耗逐次逼近型模数转换器 Download PDFInfo
- Publication number
- CN106301376A CN106301376A CN201510299076.3A CN201510299076A CN106301376A CN 106301376 A CN106301376 A CN 106301376A CN 201510299076 A CN201510299076 A CN 201510299076A CN 106301376 A CN106301376 A CN 106301376A
- Authority
- CN
- China
- Prior art keywords
- comparator
- current source
- current
- low
- ref
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
一种比较器偏置电流可调的低功耗逐次逼近型模数转换器,其中所述模数转换器包括:采样开关网络、差分电容阵列、比较器、逐次逼近控制逻辑和可配置电流源;可配置电流源包括一个以上的单位电流源和与所述单位电流源数量相等的开关,开关控制该路电流是否流入输出端口;开关控制信号由逐次逼近控制逻辑产生,根据输出高低位的不同,控制流入输出端口的总电流,由此配置比较器偏置电流;输出高位时配置大的比较器偏置电流,输出低位时配置小的比较器偏置电流,且比较器偏置电流应保证电路响应速度。这样既保证了高位比较时大阶梯信号的响应速度,又降低了低位比较时比较器的功耗。
Description
【技术领域】
本发明涉及数模混合集成电路设计领域,尤其涉及一种低功耗逐次逼近型模数转换器。
【背景技术】
逐次逼近型模数转换器(SAR ADC)是一种中等精度、中等采样速度的模数转换器结构。由于该模数转换器具有低成本、低功耗的特点,在便携式设备和低功耗需求中得到了广泛应用。随着集成电路制造工艺特征尺寸的减小,金属氧化物半导体(MOS)管的固有增益降低,集成电路中获得高直流增益也变得更加困难。SAR ADC由于不需要如运算放大器等线性增益模块,可以更好的适应集成电路工艺的发展。
逐次逼近型模数转换器主要包括数字控制电路、比较器和电荷再分布型数模转换器。数字电路的功耗会随着工艺尺寸的减小而减小,电荷再分布型数模转换器可以通过改变开关策略来减小功耗,因此SAR ADC中比较器功耗问题在特征尺寸日益减小的新工艺中将变得更加显著。
【发明内容】
发明目的:提出一种比较器偏置电流可调的低功耗逐次逼近型模数转换器,在保证精度不变且不影响速率的情况下,降低功耗。
技术方案:一种比较器偏置电流可调的低功耗逐次逼近型模数转换器,包括:采样开关网络、与所述采样开关网络连接的差分电容阵列、与所述差分电容阵列连接的比较器、与所述比较器连接的逐次逼近控制逻辑和与所述逐次逼近控制逻辑连接的可配置电流源。
所述可配置电流源包括一个以上的单位电流源和与所述单位电流源数量相等的开关,其中所有单位电流源的电流均为I,且每路电流源由一个相应开关控制,根据控制信号开关决定该路电流是否流入输出端口Ibias。
进一步的,所述可配置电流源中开关的控制信号由逐次逼近控制逻辑产生;比较器每一次比较,所述可配置电流源根据输出高低位不同,控制其开关闭合与否,改变流入输出端口Ibias的总电流,由此配置比较器静态偏置电流。
进一步的,所述可配置电流源配置比较器静态偏置电流的策略为,当输出高位时,可配置电流源为比较器提供大的静态偏置电流;当输出低位时,可配置电流源为比较器提供小的静态偏置电流;无论高位比较还是低位比较,比较器静态偏置电流保证每次比较时电路所需的响应速度。
所述差分电容阵列包括连接所述比较器正相输入端的第一电容阵列和连接所述比较器反相输入端的第二电容阵列;其中所述第一电容阵列和所述第二电容阵列均由N-1组二进制结构电容和1组冗余电容组成,其中所述第一电容阵列和所述第二电容阵列的电容上极板分别通过第一自举开关K1和第二自举开关K2连接正相输入端Vip和反相输入端Vin,所述第一电容阵列和所述第二电容阵列的冗余电容的下极板接地,其余N-1组电容的下极板选择连接参考电压Vref或者地。
进一步的,所述第一电容阵列的第一电容C1的电容值为C,第二电容C2的电容值为C,第三电容C3至第N电容CN的电容值为Ci+1=Ci,其中,i为2≤i≤N-1的自然数。所述第二电容阵列的第一电容C1’的电容值为C,第二电容C2’的电容值为C,第三电容C3’至第N电容CN’的电容值为Ci+1'=Ci',其中,i为2≤i≤N-1的自然数。
所述第一电容阵列和所述第二电容阵列的开关时序包括:
采样阶段,所述第一自举开关K1和第二自举开关K2对正相输入信号Vip和反相输入信号Vin进行采样,得到差分输入信号。同时,所述差分电容阵列中所有二进制结构电容的下极板连接到参考电压Vref,冗余电容的下极板连接到地。
模数转换阶段,所述比较器对采样的输入信号进行第一次比较,完成最高位比较并输出结果到逐次逼近逻辑控制电路。若Vxp>Vxn,则逐次逼近逻辑控制电路将输出二进制编码置1,并将最高位电容C1的下极板连接到地,C1’的下极板连接保持不变;若Vxp<Vxn,则逐次逼近逻辑控制电路将输出二进制编码置0,并将最高位电容C1的下极板连接保持不变,C1’的下极板连接到地。开关电容网络对电荷进行再分配,所述模数转换器重复上述过程,逐次比较直至确定最低位。输出得到的二进制编码写入逐次逼近逻辑控制电路寄存器中,完成模数转换。
有益效果:本发明中的可配置电流源通过对比较器静态偏置电流在高位和低位比较时的不同配置,既保证了高位比较时电路的响应速度,又减小了低位比较时比较器偏置电流的浪费。在相同精度和速率的情况下,相对于传统的逐次逼近型模数转换器,具有更低的功耗。且随着工艺特征尺寸日益降低,SARADC中模拟电路功耗日益显著,对于低功耗SAR ADC本发明的应用价值将更加显著。
【附图说明】
图1为4位输出比较器偏置电流可调的低功耗逐次逼近型模数转换器的电路结构图;
图2为本发明实施例中可配置电流源的电路结构图;
图3为本发明实施例中输入信号采样后开关转换工作原理图;
图4为本发明实施例中转换阶段B4=1时开关转换工作原理图;
图5为本发明实施例中转换阶段B4=0时开关转换工作原理图;
图6为本发明实施例中转换阶段B4B3=11时开关转换工作原理图;
图7为本发明实施例中转换阶段B4B3=10时开关转换工作原理图;
图8为本发明实施例中转换阶段B4B3=01时开关转换工作原理图;
图9为本发明实施例中转换阶段B4B3=00时开关转换工作原理图;
图10为本发明实施例中转换阶段B4B3B2=111时开关转换工作原理图;
图11为本发明实施例中转换阶段B4B3B2=110时开关转换工作原理图;
图12为本发明实施例中转换阶段B4B3B2=101时开关转换工作原理图;
图13为本发明实施例中转换阶段B4B3B2=100时开关转换工作原理图;
图14为本发明实施例中转换阶段B4B3B2=011时开关转换工作原理图;
图15为本发明实施例中转换阶段B4B3B2=010时开关转换工作原理图;
图16为本发明实施例中转换阶段B4B3B2=001时开关转换工作原理图;
图17为本发明实施例中转换阶段B4B3B2=000时开关转换工作原理图;
图18为本发明实施例输出1101时比较器输入的瞬态波形图。
【具体实施方式】
下面结合附图及具体实施例对本发明进行详细描述。
如图1所示,本实施例为一个4位输出比较器偏置电流可调的低功耗逐次逼近型模数转换器,包括采样开关网络、差分电容阵列、比较器、逐次逼近控制逻辑和可配置电流源。
如图2所示,其中可配置电流源包括4个单位电流源和4个开关,开关S1、S2、S3和S4分别控制电流源I1、I2、I3和I4是否流入输出端口Ibias,且所有单位电流源的电流均为I。开关S1、S2、S3和S4的控制信号由逐次逼近控制逻辑产生,比较器每一次比较,逐次逼近控制逻辑产生不同的控制信号,改变流入输出端口Ibias的总电流。本例中4位输出B4B3B2B1,当输出B4时,开关S1、S2、S3和S4全部闭合,流入输出端口Ibias的电流为4I,可配置电流源为比较器提供4I的偏置电流;当输出B3和B2时,开关S1、S2、S3和S4断开2路,流入输出端口Ibias的电流为2I,可配置电流源为比较器提供2I的偏置电流;当输出B1时,开关S1、S2、S3和S4断开3路,流入输出端口Ibias的电流为I,可配置电流源为比较器提供I的偏置电流。I的选择应保证每次比较时电路所需的响应速度。
如图1所示,其中差分电容阵列包括连接到比较器正相输入端的第一电容阵列,以及连接到比较器反相输入端的第二电容阵列。在第一电容阵列中,有四个电容,分别是冗余电容C1和二进制结构电容C2、C3和C4。这四个电容的上极板通过第一自举开关K1连接正相输入端Vip,冗余电容C1的下极板连接地,二进制结构电容C2、C3和C4的下极板分别通过开关S1p、S2p和S3p选择连接参考电压Vref或者地。其中,C1=C2=C,C3=2C,C4=4C。在第二电容阵列中,有四个电容,分别是冗余电容C1’和二进制结构电容C2’、C3’和C4’。这四个电容的上极板通过第二自举开关K2连接反相输入端Vin,冗余电容C1’的下极板连接地,二进制结构电容C2’、C3’和C4’的下极板分别通过开关S1n、S2n和S3n选择连接参考电压Vref或者地。其中,C1'=C2'=C,C3'=2C,C4'=4C。
如图3所示,采样阶段,第一自举开关K1闭合,第一电容阵列中所有电容上极板接正相输入Vip,同时开关S1p、S2p和S3p在控制电路作用下选择接参考电压Vref,冗余电容C1的下极板仍接地。第一电容阵列进行充电,所存储的电荷量为Qp=(Vip-Vref)·7C+Vip·C;第二自举开关K2闭合,第二电容阵列中所有电容上极板接反相输入Vin,同时开关S1n、S2n和S3n在控制电路作用下选择接参考电压Vref,冗余电容C1’的下极板仍接地。第二电容阵列进行充电,所存储的电荷量为Qn=(Vin-Vref)·7C+Vin·C。
转换阶段,第一自举开关K1和第二自举开关K2断开,比较器进行第一次比较,并将结果输出到逐次逼近控制逻辑电路,此时比较器的静态偏置电流是4I。比较器的正相输入电压和反向输入电压分别为Vxp和Vxn,根据电荷守恒,Vxp=Vip,Vxn=Vin。若Vxp>Vxn,即Vip>Vin,则将二进制编码最高位B4置为1;若Vxp<Vxn,即Vip<Vin,则将二进制编码最高位B4置为0。
(1)对于B4为1的情况:
当最高位B4为1时,逐次逼近控制逻辑电路产生相应的控制信号,控制开关S3p使第一电容阵列中电容C4的下极板接地,如图4所示。于是第一电容阵列中电容的电荷重新分配,导致比较器正相输入电压Vxp发生变化。根据电荷守恒原理,得到:
Qxp=Vxp·5C+(Vxp-Vref)·3C=Qp
因此,Vxp=Vip-Vref/2。
而第二电容阵列没有发生变化,所以Vxn=Vin。然后,比较器进行第二次比较,并将结果输出到逐次逼近控制逻辑电路,此时比较器的静态偏置电流是2I。若Vxp>Vxn,即Vip-Vin>Vref/2,则将二进制编码次高位B3置为1;若Vxp<Vxn,即Vip-Vin<Vref/2,则将二进制编码次高位B3置为0。
对于B4B3为11的情况:
当次高位B3为1时,逐次逼近控制逻辑电路产生相应的控制信号,控制开关S2p使第一电容阵列中电容C3的下极板接地,如图6所示,于是第一电容阵列中电容的电荷重新分配,导致比较器正相输入电压Vxp发生变化。根据电荷守恒原理,得到:
Qxp=Vxp·7C+(Vxp-Vref)·C=Qp
因此,Vxp=Vip-3·Vref/4。
而第二电容阵列没有发生变化,所以Vxn=Vin。然后,比较器进行第三次比较,并将结果输出到逐次逼近控制逻辑电路,此时比较器的静态偏置电流是2I。若Vxp>Vxn,即Vip-Vin>3·Vref/4,则将二进制编码B2置为1;若Vxp<Vxn,即Vip-Vin<3·Vref/4,则将二进制编码B2置为0。
当B2置为1时,逐次逼近控制逻辑电路产生相应的控制信号,控制开关S1p使第一电容阵列中电容C2的下极板接地,如图10所示,于是第一电容阵列中电容的电荷重新分配,导致比较器正相输入电压Vxp发生变化。根据电荷守恒原理,得到:
Qxp=Vxp·8C=Qp
因此,Vxp=Vip-7·Vref/8。
而第二电容阵列没有发生变化,所以Vxn=Vin。然后,比较器进行第四次比较,并将结果输出到逐次逼近控制逻辑电路,此时比较器的静态偏置电流是I。若Vxp>Vxn,即Vip-Vin>7·Vref/8,则将二进制编码B1置为1;若Vxp<Vxn,即Vip-Vin<7·Vref/8,则将二进制编码B1置为0。
当B2置为0时,逐次逼近控制逻辑电路产生相应的控制信号,控制开关S1n使第二电容阵列中电容C2’的下极板接地,如图11所示,于是第二电容阵列中电容的电荷重新分配,导致比较器反相输入电压Vxn发生变化。根据电荷守恒原理,得到:
Qxn=(Vxn-Vref)·6C+Vxn·2C=Qn
因此,Vxn=Vin-Vref/8。
而第一电容阵列没有发生变化,所以图11中Vxp与图6中Vxp相等,即Vxp=Vip-3·Vref/4。然后,比较器进行第四次比较,并将结果输出到逐次逼近控制逻辑电路,此时比较器的静态偏置电流是I。若Vxp>Vxn,即Vip-Vin>5·Vref/8,则将二进制编码B1置为1;若Vxp<Vxn,即Vip-Vin<5·Vref/8,则将二进制编码B1置为0。
对于B4B3为10的情况:
当次高位B3为0时,逐次逼近控制逻辑电路产生相应的控制信号,控制开关S2n使第二电容阵列中电容C3’的下极板接地,如图7所示,于是第二电容阵列中电容的电荷重新分配,导致比较器反相输入电压Vxn发生变化。根据电荷守恒原理,得到:
Qxn=Vxn·3C+(Vxn-Vref)·5C=Qn
因此,Vxn=Vin-Vref/4。
而第一电容阵列没有发生变化,所以图7中Vxp与图4中Vxp相等,即Vxp=Vip-Vref/2。然后,比较器进行第三次比较,并将结果输出到逐次逼近控制逻辑电路,此时比较器的静态偏置电流是2I。若Vxp>Vxn,即Vip-Vin>Vref/4,则将二进制编码B2置为1;若Vxp<Vxn,即Vip-Vin<Vref/4,则将二进制编码B2置为0。
当B2置为1时,逐次逼近控制逻辑电路产生相应的控制信号,控制开关S1p使第一电容阵列中电容C2的下极板接地,如图12所示,于是第一电容阵列中电容的电荷重新分配,导致比较器正相输入电压Vxp发生变化。根据电荷守恒原理,得到:
Qxp=Vxp·6C+(Vxp-Vref)·2C=Qp
因此,Vxp=Vip-5·Vref/8。
而第二电容阵列没有发生变化,所以图12中Vxn与图7中Vxn相等,即Vxn=Vin-Vref/4。然后,比较器进行第四次比较,并将结果输出到逐次逼近控制逻辑电路,此时比较器的静态偏置电流是I。若Vxp>Vxn,即Vip-Vin>3·Vref/8,则将二进制编码B1置为1;若Vxp<Vxn,即Vip-Vin<3·Vref/8,则将二进制编码B1置为0。
当B2置为0时,逐次逼近控制逻辑电路产生相应的控制信号,控制开关S1n使第二电容阵列中电容C2’的下极板接地,如图13所示,于是第二电容阵列中电容的电荷重新分配,导致比较器反相输入电压Vxn发生变化。根据电荷守恒原理,得到:
Qxn=(Vxn-Vref)·4C+Vxn·4C=Qn
因此,Vxn=Vin-3·Vref/8。
而第一电容阵列没有发生变化,所以图13中Vxp与图7中Vxp相等,即Vxp=Vip-Vref/2。然后,比较器进行第四次比较,并将结果输出到逐次逼近控制逻辑电路,此时比较器的静态偏置电流是I。若Vxp>Vxn,即Vip-Vin>Vref/8,则将二进制编码B1置为1;若Vxp<Vxn,即Vip-Vin<Vref/8,则将二进制编码B1置为0。
(2)对于B4为0的情况:
当最高位B4为0时,逐次逼近控制逻辑电路产生相应的控制信号,控制开关S3n使第二电容阵列中电容C4’的下极板接地,如图5所示。于是第二电容阵列中电容的电荷重新分配,导致比较器反相输入电压Vxn发生变化。根据电荷守恒原理,得到:
Qxn=Vxn·5C+(Vxn-Vref)·3C=Qn
因此,Vxn=Vin-Vref/2。
而第一电容阵列没有发生变化,所以Vxp=Vip。然后,比较器进行第二次比较,并将结果输出到逐次逼近控制逻辑电路,此时比较器的静态偏置电流是2I。若Vxp>Vxn,即Vip-Vin>-Vref/2,则将二进制编码次高位B3置为1;若Vxp<Vxn,即Vip-Vin<-Vref/2,则将二进制编码次高位B3置为0。
对于B4B3为01的情况:
当次高位B3为1时,逐次逼近控制逻辑电路产生相应的控制信号,控制开关S2p使第一电容阵列中电容C3的下极板接地,如图8所示,于是第一电容阵列中电容的电荷重新分配,导致比较器正相输入电压Vxp发生变化。根据电荷守恒原理,得到:
Qxp=Vxp·3C+(Vxp-Vref)·5C=Qp
因此,Vxp=Vip-Vref/4。
而第二电容阵列没有发生变化,所以图8中Vxn与图5中Vxn相等,即Vxn=Vin-Vref/2。然后,比较器进行第三次比较,并将结果输出到逐次逼近控制逻辑电路,此时比较器的静态偏置电流是2I。若Vxp>Vxn,即Vip-Vin>-Vref/4,则将二进制编码B2置为1;若Vxp<Vxn,即Vip-Vin<-Vref/4,则将二进制编码B2置为0。
当B2置为1时,逐次逼近控制逻辑电路产生相应的控制信号,控制开关S1p使第一电容阵列中电容C2的下极板接地,如图14所示,于是第一电容阵列中电容的电荷重新分配,导致比较器正相输入电压Vxp发生变化。根据电荷守恒原理,得到:
Qxp=(Vxp-Vref)·4C+Vxp·4C=Qp
因此,Vxp=Vip-3·Vref/8。
而第二电容阵列没有发生变化,所以图14中Vxn与图8中Vxn相等,即Vxn=Vin-Vref/2。然后,比较器进行第四次比较,并将结果输出到逐次逼近控制逻辑电路,此时比较器的静态偏置电流是I。若Vxp>Vxn,即Vip-Vin>-Vref/8,则将二进制编码B1置为1;若Vxp<Vxn,即Vip-Vin<-Vref/8,则将二进制编码B1置为0。
当B2置为0时,逐次逼近控制逻辑电路产生相应的控制信号,控制开关S1n使第二电容阵列中电容C2’的下极板接地,如图15所示,于是第二电容阵列中电容的电荷重新分配,导致比较器反相输入电压Vxn发生变化。根据电荷守恒原理,得到:
Qxn=(Vxn-Vref)·2C+Vxn·6C=Qn
因此,Vxn=Vin-5·Vref/8。
而第一电容阵列没有发生变化,所以图15中Vxp与图8中Vxp相等,即Vxp=Vip-Vref/4。然后,比较器进行第四次比较,并将结果输出到逐次逼近控制逻辑电路,此时比较器的静态偏置电流是I。若Vxp>Vxn,即Vip-Vin>-3·Vref/8,则将二进制编码B1置为1;若Vxp<Vxn,即Vip-Vin<-3·Vref/8,则将二进制编码B1置为0。
对于B4B3为00的情况:
当次高位B3为0时,逐次逼近控制逻辑电路产生相应的控制信号,控制开关S2n使第二电容阵列中电容C3’的下极板接地,如图9所示,于是第二电容阵列中电容的电荷重新分配,导致比较器反相输入电压Vxn发生变化。根据电荷守恒原理,得到:
Qxn=Vxn·7C+(Vxn-Vref)·C=Qn
因此,Vxn=Vin-3·Vref/4。
而第一电容阵列没有发生变化,所以图9中Vxp与图5中Vxp相等,即Vxp=Vip。然后,比较器进行第三次比较,并将结果输出到逐次逼近控制逻辑电路,此时比较器的静态偏置电流是2I。若Vxp>Vxn,即Vip-Vin>-3·Vref/4,则将二进制编码B2置为1;若Vxp<Vxn,即Vip-Vin<-3·Vref/4,则将二进制编码B2置为0。
当B2置为1时,逐次逼近控制逻辑电路产生相应的控制信号,控制开关S1p使第一电容阵列中电容C2的下极板接地,如图16所示,于是第一电容阵列中电容的电荷重新分配,导致比较器正相输入电压Vxp发生变化。根据电荷守恒原理,得到:
Qxp=Vxp·2C+(Vxp-Vref)·6C=Qp
因此,Vxp=Vip-Vref/8。
而第二电容阵列没有发生变化,所以图16中Vxn与图9中Vxn相等,即Vxn=Vin-3·Vref/4。然后,比较器进行第四次比较,并将结果输出到逐次逼近控制逻辑电路,此时比较器的静态偏置电流是I。若Vxp>Vxn,即Vip-Vin>-5·Vref/8,则将二进制编码B1置为1;若Vxp<Vxn,即Vip-Vin<-5·Vref/8,则将二进制编码B1置为0。
当B2置为0时,逐次逼近控制逻辑电路产生相应的控制信号,控制开关S1n使第二电容阵列中电容C2’的下极板接地,如图17所示,于是第二电容阵列中电容的电荷重新分配,导致比较器反相输入电压Vxn发生变化。根据电荷守恒原理,得到:
Qxn=Vxn·8C=Qn
因此,Vxn=Vin-7·Vref/8。
而第一电容阵列没有发生变化,所以图17中Vxp与图9中Vxp相等,即Vxp=Vip。然后,比较器进行第四次比较,并将结果输出到逐次逼近控制逻辑电路,此时比较器的静态偏置电流是I。若Vxp>Vxn,即Vip-Vin>-7·Vref/8,则将二进制编码B1置为1;若Vxp<Vxn,即Vip-Vin<-7·Vref/8,则将二进制编码B1置为0。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (4)
1.一种比较器偏置电流可调的低功耗逐次逼近型模数转换器,其特征在于,包括:采样开关网络、与所述采样开关网络连接的差分电容阵列、与所述差分电容阵列连接的比较器、与所述比较器连接的逐次逼近控制逻辑和与所述逐次逼近控制逻辑连接的可配置电流源。
2.根据权利要求1所述的一种比较器偏置电流可调的低功耗逐次逼近型模数转换器,其特征在于:所述可配置电流源包括一个以上的单位电流源和与所述单位电流源数量相等的开关,其中所有单位电流源的电流均为I,且每路电流源由一个相应开关控制,根据控制信号开关决定该路电流是否流入输出端口Ibias。
3.根据权利要求2所述的一种比较器偏置电流可调的低功耗逐次逼近型模数转换器,其特征在于:所述可配置电流源中开关的控制信号由逐次逼近控制逻辑产生;比较器每一次比较,所述可配置电流源根据输出高低位不同,控制其开关闭合与否,改变流入输出端口Ibias的总电流,由此配置比较器静态偏置电流。
4.根据权利要求3所述的一种比较器偏置电流可调的低功耗逐次逼近型模数转换器,其特征在于:所述可配置电流源配置比较器静态偏置电流的策略为,当输出高位时,可配置电流源为比较器提供大的静态偏置电流;当输出低位时,可配置电流源为比较器提供小的静态偏置电流;无论高位比较还是低位比较,比较器静态偏置电流保证每次比较时电路所需的响应速度。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510299076.3A CN106301376B (zh) | 2015-06-03 | 2015-06-03 | 一种比较器偏置电流可调的低功耗逐次逼近型模数转换器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510299076.3A CN106301376B (zh) | 2015-06-03 | 2015-06-03 | 一种比较器偏置电流可调的低功耗逐次逼近型模数转换器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106301376A true CN106301376A (zh) | 2017-01-04 |
CN106301376B CN106301376B (zh) | 2019-12-06 |
Family
ID=57655622
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510299076.3A Active CN106301376B (zh) | 2015-06-03 | 2015-06-03 | 一种比较器偏置电流可调的低功耗逐次逼近型模数转换器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106301376B (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108111171A (zh) * | 2017-12-19 | 2018-06-01 | 中山大学花都产业科技研究院 | 适用于差分结构逐次逼近型模数转换器单调式开关方法 |
CN108306644A (zh) * | 2018-01-18 | 2018-07-20 | 西安电子科技大学 | 基于10位超低功耗逐次逼近型模数转换器前端电路 |
WO2018176326A1 (zh) * | 2017-03-30 | 2018-10-04 | 深圳市汇顶科技股份有限公司 | 模数转换电路和方法 |
CN109802679A (zh) * | 2018-12-05 | 2019-05-24 | 西安电子科技大学 | 一种基于电源电压的超低功耗逐次逼近模数转换器 |
CN112039528A (zh) * | 2020-07-22 | 2020-12-04 | 重庆中易智芯科技有限责任公司 | 一种逐次逼近模数转换器中的电容阵列逻辑控制方法 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101005285A (zh) * | 2006-01-18 | 2007-07-25 | 马维尔国际贸易有限公司 | 改进型快闪式模数变换器 |
CN102075188A (zh) * | 2010-12-31 | 2011-05-25 | 北京时代民芯科技有限公司 | 一种dac数字静态校准电路 |
CN102386923A (zh) * | 2011-09-21 | 2012-03-21 | 北京工业大学 | 异步逐次逼近模数转换器及转换方法 |
CN102801422A (zh) * | 2012-08-17 | 2012-11-28 | 中国科学院微电子研究所 | 逐次逼近型模数转换器 |
US20130113638A1 (en) * | 2011-11-04 | 2013-05-09 | Industrial Technology Research Institute | Method and apparatus for evaluating weighting of elements of dac and sar adc using the same |
CN104113339A (zh) * | 2013-12-03 | 2014-10-22 | 西安电子科技大学 | 高速异步逐次逼近型模数转换器 |
US20140327560A1 (en) * | 2013-05-03 | 2014-11-06 | Realtek Semiconductor Corp. | Successive-approximation-register analog-to-digital converter (sar adc) and method thereof |
US8922418B2 (en) * | 2013-05-10 | 2014-12-30 | Silicon Laboratories Inc. | Clocked reference buffer in a successive approximation analog-to-digital converter |
US8928518B1 (en) * | 2013-08-30 | 2015-01-06 | Keysight Technologies, Inc. | Charge-redistribution SAR ADC with sample-independent reference current |
CN104283558A (zh) * | 2013-07-08 | 2015-01-14 | 清华大学 | 高速比较器直流失调数字辅助自校准系统及控制方法 |
-
2015
- 2015-06-03 CN CN201510299076.3A patent/CN106301376B/zh active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101005285A (zh) * | 2006-01-18 | 2007-07-25 | 马维尔国际贸易有限公司 | 改进型快闪式模数变换器 |
CN102075188A (zh) * | 2010-12-31 | 2011-05-25 | 北京时代民芯科技有限公司 | 一种dac数字静态校准电路 |
CN102386923A (zh) * | 2011-09-21 | 2012-03-21 | 北京工业大学 | 异步逐次逼近模数转换器及转换方法 |
US20130113638A1 (en) * | 2011-11-04 | 2013-05-09 | Industrial Technology Research Institute | Method and apparatus for evaluating weighting of elements of dac and sar adc using the same |
CN102801422A (zh) * | 2012-08-17 | 2012-11-28 | 中国科学院微电子研究所 | 逐次逼近型模数转换器 |
US20140327560A1 (en) * | 2013-05-03 | 2014-11-06 | Realtek Semiconductor Corp. | Successive-approximation-register analog-to-digital converter (sar adc) and method thereof |
US8922418B2 (en) * | 2013-05-10 | 2014-12-30 | Silicon Laboratories Inc. | Clocked reference buffer in a successive approximation analog-to-digital converter |
CN104283558A (zh) * | 2013-07-08 | 2015-01-14 | 清华大学 | 高速比较器直流失调数字辅助自校准系统及控制方法 |
US8928518B1 (en) * | 2013-08-30 | 2015-01-06 | Keysight Technologies, Inc. | Charge-redistribution SAR ADC with sample-independent reference current |
CN104113339A (zh) * | 2013-12-03 | 2014-10-22 | 西安电子科技大学 | 高速异步逐次逼近型模数转换器 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018176326A1 (zh) * | 2017-03-30 | 2018-10-04 | 深圳市汇顶科技股份有限公司 | 模数转换电路和方法 |
US10411725B2 (en) | 2017-03-30 | 2019-09-10 | Shenzhen GOODIX Technology Co., Ltd. | Analog-to-digital conversion circuit and method |
CN108111171A (zh) * | 2017-12-19 | 2018-06-01 | 中山大学花都产业科技研究院 | 适用于差分结构逐次逼近型模数转换器单调式开关方法 |
CN108111171B (zh) * | 2017-12-19 | 2021-11-09 | 中山大学花都产业科技研究院 | 适用于差分结构逐次逼近型模数转换器单调式开关方法 |
CN108306644A (zh) * | 2018-01-18 | 2018-07-20 | 西安电子科技大学 | 基于10位超低功耗逐次逼近型模数转换器前端电路 |
CN108306644B (zh) * | 2018-01-18 | 2021-04-20 | 西安电子科技大学 | 基于10位超低功耗逐次逼近型模数转换器前端电路 |
CN109802679A (zh) * | 2018-12-05 | 2019-05-24 | 西安电子科技大学 | 一种基于电源电压的超低功耗逐次逼近模数转换器 |
CN109802679B (zh) * | 2018-12-05 | 2021-01-05 | 西安电子科技大学 | 一种基于电源电压的超低功耗逐次逼近模数转换器 |
CN112039528A (zh) * | 2020-07-22 | 2020-12-04 | 重庆中易智芯科技有限责任公司 | 一种逐次逼近模数转换器中的电容阵列逻辑控制方法 |
CN112039528B (zh) * | 2020-07-22 | 2022-11-29 | 重庆中易智芯科技有限责任公司 | 一种逐次逼近模数转换器中的电容阵列逻辑控制方法 |
Also Published As
Publication number | Publication date |
---|---|
CN106301376B (zh) | 2019-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103166644B (zh) | 一种低功耗逐次逼近型模数转换器及其转换方法 | |
CN106301376A (zh) | 一种比较器偏置电流可调的低功耗逐次逼近型模数转换器 | |
CN104124972B (zh) | 基于电荷再分配的 10 位超低功耗逐次逼近型模数转换器 | |
CN103650349B (zh) | 使用sar和tdc的二级模数转换器 | |
CN104967451B (zh) | 逐次逼近型模数转换器 | |
CN104158546B (zh) | 一种单端转换逐次逼近结构的adc电路 | |
CN106301364A (zh) | 一种逐次逼近型模数转换器结构及其低功耗开关方法 | |
CN206164507U (zh) | 一种具有分段电容阵列的逐次逼近型模数转换器 | |
CN200997595Y (zh) | 新型模数转换器结构 | |
CN105723621A (zh) | 使用数字斜坡模拟-数字转换器的混合模拟-数字转换器和相应的方法 | |
CN107996019A (zh) | 一种dac电容阵列、sar型模数转换器及降低功耗的方法 | |
CN106921392A (zh) | 具有输入信号预比较与电荷重分配的流水线模数转换器 | |
CN102386923A (zh) | 异步逐次逼近模数转换器及转换方法 | |
CN104467856B (zh) | 一种高能效电容阵列逐次逼近型模数转换器及其转换方法 | |
CN102594353A (zh) | 一种数模转换器及逐次逼近存储转换器 | |
CN104348486B (zh) | 一种带冗余位单级折叠内插流水线型模数转换器 | |
CN107196657A (zh) | 单斜和逐次逼近相结合的列级模数转换器 | |
CN104168025B (zh) | 一种电荷式流水线逐次逼近型模数转换器 | |
CN105187065A (zh) | 逐次逼近adc超低功耗电容阵列及其逻辑控制方法 | |
CN108462492A (zh) | 一种sar_adc系统失调电压的校正电路及校正方法 | |
CN104124973A (zh) | 一种逐次逼近型模数转换器及其转换方法 | |
CN110474623A (zh) | 一种用于逐次逼近型模数转换器的失调自校正动态比较器 | |
CN208424341U (zh) | 一种sar_adc系统失调电压的校正电路 | |
CN104485960A (zh) | 一种用于逐次逼近型模数转换器三电平开关的方法及电路 | |
US8963763B2 (en) | Configuring an analog-digital converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |