CN104283558A

CN104283558A - 高速比较器直流失调数字辅助自校准系统及控制方法

Info

Publication number: CN104283558A
Application number: CN201310284696.0A
Authority: CN
Inventors: 池保勇; 续阳; 王志华
Original assignee: Tsinghua University
Current assignee: Tsinghua University
Priority date: 2013-07-08
Filing date: 2013-07-08
Publication date: 2015-01-14
Anticipated expiration: 2033-07-08
Also published as: CN104283558B

Abstract

本发明公开了一种高速比较器直流失调数字辅助自校准系统及控制方法：系统由含补偿电流源阵列的可配置比较器、自校准数字算法模块和时序信号产生电路构成。自校准数字算法模块可根据可配置比较器的输出数字，采用有符号编码方式产生两组数字信号以控制补偿电流源阵列的开关状态，进而校准比较器的直流失调电压直至可调节精度范围内。比较器中预放大级的带宽可配置以优化不同采样率下的功耗。

Description

高速比较器直流失调数字辅助自校准系统及控制方法

技术领域

本发明涉及模拟-数字转换器校准领域，特别涉及一种高速比较器直流失调数字辅助自校准装置及控制方法。

背景技术

比较器作为模拟-数字转换器的核心模块，如Flash型、逐次逼近型、流水线型、过采样型等，其性能指标，如速度、精度等直接影响模拟-数字转换器的信噪比、无杂散动态范围、非线性误差等特性。在超高速模拟-数字转换器中，高速高精度比较器的设计也是整个设计的难点，同时还要考虑到模拟-数字转换器的功耗问题。

简单的比较器可以使用高增益的开关运放来实现，但由于运放的带宽限制，其增益会迅速下降，不适用于高速应用中。而再生锁存结构比较器采用正反馈结构，其速度非常高，但存在很大的直流失调电压，影响了比较器的精度。结合开环运放的高增益和再生锁存结构的高速度，比较器采用预放大级、可再生比较级模块和SR锁存级模块三级级联结构，既可实现低的直流失调电压和高的转换速度。

要实现高精度模拟-数字转换器，比较器的直流失调要低于最低有效位，级联结构中需要多级预放大级进行失调校准，这样消耗的功耗也比较大。目前研究中也采用校准技术去减小比较器的直流失调。

由于所需的预放大级的带宽与采样信号成正比，因此在高采样频率的情况下，预放大级要消耗很大的功耗，此时工作在低采样率下时，浪费大量的功耗。

发明内容

（一）要解决的技术问题

本发明的目的在于解决放大器在低电源电压下，带宽不够，驱动能力不强的问题。

（二）技术方案

本发明采用以下技术方案：

一种高速比较器直流失调数字辅助自校准系统，包含以下模块：

可配置比较器模块100，其输出信号传递给自校准模块200；

自校准模块200，接收可配置比较器模块100的输出信号，用于产生输出信号控制可配置比较器模块100的直流失调电压直至可调节精度范围内。

优选的，可配置比较器模块100具有以下结构：

开关，用于控制可配置预放大级模块110的输入电压端；

可配置预放大级模块110，用于提供低频增益信号；

补偿电流源阵列模块140，用于补偿可配置预放大级模块110的直流失调；

可再生比较级模块120，用于接收可配置预放大级模块110和补偿电流源阵列模块140的模拟信号，将其转换为数字信号；

SR锁存级模块130，用于输出电平信号至自校准模块200。

优选的，可配置预放大级模块110，用于提供低频增益，多跨导单元并联连接，差分输入端和差分参考电压端分别接多跨导单元差分输入电压端，差分输出端分别接多跨导单元差分输出电压端。

优选的，跨导单元采用双差分输入结构。

优选的，补偿电流源阵列模块140，用于校准比较器的直流失调电压至可调节精度范围内，该补偿阵列由数控开关控制的二进制加权电流源单元构成，具有如下结构：

至少由1组二进制加权电流源阵列组成，并且每个二进制加权电流源在正极通过两个数控开关分别与可配置预放大级模块110的两个差分输出端分别相连、进制加权电流源的负极接地。

优选的，自校准模块200，用于产生输出信号控制补偿电流源阵列模块140中的数控开关，使直流失调电压调节至可调节精度范围内，该模块由多位计数器模块210和符号译码器220组成。

一种高速比较器直流失调数字辅助自校准系统的控制方法，包含以下步骤：

使用可配置比较器模块100，将其输出信号传递给自校准模块200；

使用自校准模块200，接收可配置比较器模块100的输出信号，将其产生的输出信号控制可配置比较器模块100的直流失调电压直至可调节精度范围内。

优选的，所述可配置比较器模块100产生的控制信号为：

高电平时，使比较器预放大级110的差分输入端与差分参考电压端短接，并分别与差分参考电压相连，自动校准比较器直流失调直至在可调节精度范围内；

低电平时，使比较器预放大级110的差分输入端分别与差分输入电压相连，计数器模块210保持上一次自动校准后的控制字，比较器正常工作。

优选的，控制可配置比较器模块100的方法为，自校准模块200根据配置比较器模块100产生的电平信号发出时序信号，制补偿电流源阵列模块140中的数控开关，使直流失调电压调节至可调节精度范围内。

优选的，自校准模块的控制方法采用符号编码方式控制。

（三）有益效果

本发明提出一种高速比较器直流失调数字辅助自校准装置及算法，内含补偿电流源阵列模块，采用数字辅助自校准方式来自动校准比较器的直流失调电压直至可调节精度范围内，可适用于高精度、高速模拟-数字转换器中，同时该比较器预放大级的带宽可配置，以优化不同采样率下的功耗。

附图说明

图1是本发明的比较器直流失调校准系统的结构图；

图2是本发明的可配置预放大级模块电路结构图；

图3是本发明的可配置预放大级模块中跨导单元电路结构图；

图中：100-可配置比较器模块；110-可配置预放大级模块；120-可再生比较级模块；130-SR锁存级模块；140-补偿电流源阵列模块；200-自校准模块；210-计数器模块；220-编码器模块。

具体实施方式

下面结合附图和实施例，对本发明的具体实施方式做进一步描述。以下实施例仅用于说明本发明，但不用来限制本发明的范围。

如图1发明的比较器直流失调校准系统的结构图，本发明采用图1结构。

实施例

一种高速比较器直流失调数字辅助自校准系统，如图1所示，及控制方法，由可配置比较器模块100、自校准模块200和时序信号产生电路构成。可配置比较器模块100的负数字输出D_ON经过与门A1后的输出信号EN，作为自校准模块200的输入信号，本发明使用S_P[X:0]、S_N[X:0]符号表示数字信号，其中“X”表示信号位数，“0”位数为0，S_P[X:0]、S_N[X:0]表示S_P、S_N的第X位都为0。自校准模块200产生的4位输出数据S_P[3:0]、S_N[3:0]控制可配置比较器模块100中的补偿模块，进而校准比较器的直流失调电压直至可调节精度范围内。

可配置比较器模块100由开关SW1-SW4、可配置预放大级模块110、可再生比较级模块120、SR锁存级模块130和补偿电流源阵列模块140构成。第一开关SW1、第三开关SW3分别接差分输入电压和可配置预放大级模块110的差分信号输入端；第二开关SW2、第四开关SW4分别接可配置预放大级模块110的差分输入端和差分参考电压，且与可配置预放大级模块110的差分参考电压端相连。可配置预放大级110、可再生比较级模块120和SR锁存级模块130级联连接，且补偿电流源阵列模块140的输出电流端接可配置预放大级110的差分输出电压。

补偿电流源阵列模块140由开关控制的二进制加权电流源单元构成，其电路结构如下：开关S_P0-S_P3、S_N0-S_N3的一端相连，共同连接端接电流源I1-I4，另一端分别接补偿电流源阵列300的输出电流端。

自校准模块200包括计数器模块210和有符号译码器220。本发明采用5位计数器模块，5位计数器模块根据数据EN进行加1计数，其5位数字输出经过有符号译码器220按照有符号译码方式得到两组4位数字输出，控制可配置比较器模块100中补偿电流源阵列模块140的开关S_P0-S_P3、S_N0-S_N3。

当控制信号TR为高电平，第一开关SW1、第三开关SW3断开，第二开关SW2、第四开关SW4闭合时，可配置预放大级模块110的差分输入端与差分参考电压端短接，并分别与差分参考电压RF_P、RF_N相连，自动校准比较器直流失调直至在可调节精度范围内；当控制信号TR为低电平，第一开关SW1、第三开关SW3闭合，第二开关SW2、第四开关SW4断开时，可配置预放大级模块110的差分输入端分别与差分输入电压IN_P、IN_N相连，计数器模块210保持上一次自动校准后的控制字，比较器正常工作。

比较器输入直流失调电压可调节精度为：

ΔV = \frac{I_{u}}{g_{m}}

其中，I_u为补偿电流源阵列模块140中的最小电流单元LSB，g_m为可配置预放大级模块110的跨导。由于可配置预放大级模块110的跨导级可配置，g_m会变化，因此电流单元I_u和补偿电流源阵列模块140的位数决定了直流失调电压的精度。

如图2所示，比较器中可配置预放大级模块110提供一定的低频增益，且带宽可配置以优化不同采样率下的功耗，其电路结构如下：

三个跨导单元GM1-GM3并联连接，差分输入端和差分参考电压端分别接差分输入电压V_IP、V_IN和V_RP、V_RN，差分输出端分别接差分输出电压V_OP、V_ON；

NMOS晶体管M0的栅极接时钟信号CLK，源极接预放大级模块110的负差分输出电压V_ON，漏极接预放大级模块110的正差分输出电压V_OP；NMOS晶体管M1的栅极和漏极接负差分输出电压V_ON，源极接地电压GND；NMOS晶体管M2的栅极接正差分输出电压V_OP，源极接地电压GND，漏极接负差分输出电压V_ON；NMOS晶体管M3的栅极接负差分输出电压V_ON，源极接地电压GND，漏极接正差分输出电压V_OP；NMOS晶体管M4的栅极和和漏极接正差分输出电压V_OP，源极接地电压GND。

NMOS晶体管M2、M3构成“负阻”，可增大预放大级的低频增益，如下式所示：

A_{V} = \frac{g_{m}}{g_{M 1,4} - g_{M 2,3}}

其中，g_M1,4为NMOS晶体管M1、M4的跨导，g_M2,3为NMOS晶体管M2、M3的跨导。

在差分输出端跨接由时钟信号CLK控制的NMOS晶体管M0可减小驱动恢复所需时间，为在半个时钟周期时获得一定的可获得直流增益，需要的预放大级的带宽为：

式中，fs为采样频率，G为需要的可获得直流增益，A为预放大级低频增益。由上式可知，加入复位晶体管M0使得所需要的带宽减小，功耗也相应可以降低。

如图3所示，可配置预放大级110中跨导单元GM1-GM3，采用双差分输入结构，其电路如下：开关SK1的一端接偏置电压V_B，另一端接PMOS晶体管M9、M10的栅极；开关SK2的一端接电源电压VDD，另一端接PMOS晶体管M9、M10的栅极；PMOS晶体管M9的栅极接开关SK1和SK2的共同连接端，源极接电源电压VDD，漏极接PMOS晶体管M5、M6的源极；PMOS晶体管M5的栅极接正差分输入电压V_IP，源极接PMOS晶体管M9的漏极和PMOS晶体管M6的源极，漏极接负差分输出电压V_ON；PMOS晶体管M6的栅极接正差分参考电压V_RP，源极接PMOS晶体管M9的漏极和PMOS晶体管M5的源极，漏极接正差分输出电压V_OP；PMOS晶体管M10的栅极接开关SK1和SK2的共同连接端，源极接电源电压VDD，漏极接PMOS晶体管M7、M8的源极；PMOS晶体管M7的栅极接负差分参考电压V_RN，源极接PMOS晶体管M10的漏极和PMOS晶体管M8的源极，漏极接负差分输出电压V_ON；PMOS晶体管M8的栅极接负差分输入电压V_IN，源极接PMOS晶体管M10的漏极和PMOS晶体管M7的源极，漏极接正差分输出电压V_OP。

自校准数字算法根据比较器的负输出数字端D_ON产生两组4位数字以控制补偿电流源阵列模块140中与二进制加权电流源相连的开关。其流程如下：TR为高电平并控制开关SW1-SW4使预放大级模块模块110的差分输入端与差分参考电压端短接，并分别与差分参考电压RF_P、RF_N相连；然后复位信号RST使计数器模块210210的5位输出数字全为“0”；然后进行有符号译码得到两组4位数字S_P[3:0]、S_N[3:0]进而控制可配置比较器模块100中补偿电流源阵列模块140的开关，在比较器预放大级110的差分输出端产生差异电流，补偿比较器的直流失调；然后判断比较器的负输出数字端D_ON是否为“0”，若为“0”说明还未调节到可调节精度范围内，此时计数器模块210继续加1，若为“0”怎说明已经达到可调节范围内，此时计数器模块210保存该控制字，校准过程结束。

有符号译码方式如下：判断计数器模块210输出数字最高位Cnt[4]是否为“0”，若为“0”则S_P输出为计数器模块210输出数字低4位Cnt[3:0]取反，S_N输出全为“0”，此时补偿电流源阵列模块140在预放大级110的正差分输出端V_OP产生电流；若为“1”则S_P输出全为“0”，S_N输出为计数器模块210输出数字低4位Cnt[3:0]，此时补偿电流源阵列模块140在预放大级110的负差分输出端V_ON产生电流。

时序信号产生电路为可配置比较器模块100和自校准模块200产生各种工作模式的控制信号TR和时序信号RST、CLK_Trim。

本发明公开的一种高速比较器直流失调数字辅助自校准装置及方法，提出含补偿电流源阵列的可配置比较器，并采用数字辅助自校准方式来自动校准比较器的直流失调电压直至可调节精度范围内，可适用于各种高精度、高速模拟-数字转换器中。同时比较器中预放大级采用带宽可配置技术，以优化不同采样率下的功耗。

Claims

1.一种高速比较器直流失调数字辅助自校准系统，其特征在于包含以下模块：

可配置比较器模块（100），其输出信号传递给自校准模块（200）；

自校准模块（200），接收可配置比较器模块（100）的输出信号，用于产生输出信号控制可配置比较器模块（100）的直流失调电压直至可调节精度范围内。

2.根据权利要求1所述的高速比较器直流失调数字辅助自校准系统，其特征在于，所述的可配置比较器模块（100）具有以下结构：

开关，用于控制可配置预放大级模块（110）的输入电压端；

可配置预放大级模块（110），用于提供低频增益信号；

补偿电流源阵列模块（140），用于补偿可配置预放大级模块（110）的直流失调；

可再生比较级模块（120），用于接收可配置预放大级模块（110）和补偿电流源阵列模块（140）的模拟信号，将其转换为数字信号；

SR锁存级模块（130），用于输出电平信号至自校准模块（200）。

3.根据权利要求2所述的高速比较器直流失调数字辅助自校准系统，其特征在于，所述的可配置预放大级模块（110），用于提供低频增益，多跨导单元并联连接，差分输入端和差分参考电压端分别接多跨导单元差分输入电压端，差分输出端分别接多跨导单元差分输出电压端。

4.根据权利要求3所述的高速比较器直流失调数字辅助自校准系统，其特征在于，所述的跨导单元采用双差分输入结构。

5.根据权利要求2所述的高速比较器直流失调数字辅助自校准系统，其特征在于，所述的补偿电流源阵列模块（140），用于校准比较器的直流失调电压至可调节精度范围内，该补偿阵列由数控开关控制的二进制加权电流源单元构成，具有如下结构：

至少由1组二进制加权电流源阵列组成，并且每个二进制加权电流源在正极通过两个数控开关分别与可配置预放大级模块（110）的两个差分输出端分别相连、进制加权电流源的负极接地。

6.根据权利要求1所述的高速比较器直流失调数字辅助自校准系统，其特征在于，所述的自校准模块（200），用于产生输出信号控制补偿电流源阵列模块（140）中的数控开关，使直流失调电压调节至可调节精度范围内，该模块由多位计数器模块（210）和符号译码器（220）组成。

7.一种高速比较器直流失调数字辅助自校准系统的控制方法，其特征在于，所述方法包含以下步骤

使用可配置比较器模块（100），将其输出信号传递给自校准模块（200）；

使用自校准模块（200），接收可配置比较器模块（100）的输出信号，将其产生的输出信号控制可配置比较器模块（100）的直流失调电压直至可调节精度范围内。

8.根据权利要求7所述的高速比较器直流失调数字辅助自校准系统的控制方法，其特征在于，所述可配置比较器模块（100）产生的控制信号为：

高电平时，使比较器预放大级（110）的差分输入端与差分参考电压端短接，并分别与差分参考电压相连，自动校准比较器直流失调直至在可调节精度范围内；

低电平时，使比较器预放大级（110）的差分输入端分别与差分输入电压相连，计数器模块（210）保持上一次自动校准后的控制字，比较器正常工作。

9.根据权利要求7所述的高速比较器直流失调数字辅助自校准系统的控制方法，其特征在于，所述的控制可配置比较器模块（100）的方法为，自校准模块（200）根据配置比较器（100）产生的电平信号发出时序信号，制补偿电流源阵列模块（140）中的数控开关，使直流失调电压调节至可调节精度范围内。

10.根据权利要求7所述的高速比较器直流失调数字辅助自校准系统的控制方法，其特征在于，所述的自校准模块（200）控制方法采用符号编码方式控制。