CN111030650A - 增强型时钟控制比较器失调误差的后台校正电路及方法 - Google Patents

Abstract

本发明涉及模拟集成电路设计领域，具体而言，涉及增强型时钟控制比较器失调误差的后台校正电路及方法，该后台校正电路包括主放大器和辅助放大器，详细地，主放大器与辅助放大器互相配合，将输入失调误差放大并存储在电容中，在放大周期时减去失调存储电容中的差值，辅助放大器将失调误差放大倍数，如此，实现足够高的校正精度。进一步地，辅助放大器的失调误差通过额外的辅助放大器进行校正，进一步降低了输出端的失调误差残留，保证了输出结果的准确率。

Description

增强型时钟控制比较器失调误差的后台校正电路及方法

技术领域

本发明涉及模拟集成电路设计领域，具体而言，涉及增强型时钟控制比较器失调误差的后台校正电路及方法。

背景技术

比较器是模拟电路设计和混合信号电路设计中最基本的组成模块，尤其是在模数转换器和通信系统中的限制器中扮演重要角色，当我们在特定的时刻进行比较操作时，目前应用的最多的比较器是时钟控制型比较器，而传统的时钟控制型比较器的预放大级在制造工艺的加工精度或器件间寄生效应，存在输入失调误差，导致比较器的比较结果出现错误。

发明内容

本发明提供了增强型时钟控制比较器失调误差的后台校正电路及方法，主放大器与辅助放大器的配合，将输入失调误差放大并存储在电容中，在放大周期时减去失调存储电容中的差值，辅助放大器将失调误差放大倍数，如此，实现足够高的校正精度。

本发明提供了增强型时钟控制比较器失调误差的后台校正电路，包括相互连接的主放大器和辅助放大器；

所述辅助放大器设置有第一辅助跨导级、第二辅助跨导级、第三辅助跨导级和辅助跨阻级；

所述第一辅助跨导级的差分输入端还设置有第三输入失调电压V_OS3、第一采样控制开关、第二采样控制开关、相互串连的第一转换控制开关和第二转换控制开关以及相互串连的第一输出共模分压电阻和第二输出共模分压电阻；

所述第一输出共模分压电阻的非共接端通过所述第一采样控制开关连接到所述第三输入失调电压V_OS3的负极，所述第三输入失调电压V_OS3的正极连接于所述第一辅助跨导级的差分输入端；

所述第二输出共模分压电阻的非共接端通过所述第二采样控制开关连接到所述第一辅助跨导级的差分输入端；

所述第一转换控制开关的非共接端连接到所述第三输入失调电压V_OS3的负极；

所述第二转换控制开关的非共接端连接到所述第一辅助跨导级的差分输入端；

所述第一输出共模分压电阻和所述第二输出共模分压电阻的公共端连接于所述第一转换控制开关和所述第二转换控制开关的公共端；

所述第一辅助跨导级的差分输出端分别连接于所述辅助跨阻级的差分输入端和所述第三辅助跨导级的差分输出端；

所述辅助跨阻级的差分输出端分别连接于所述第二辅助跨导级的差分输入端和所述第三辅助跨导级的差分输入端；

所述辅助跨阻级的差分输出端与所述第二辅助跨导级的差分输入端之间设置有第三采样控制开关、第四采样控制开关、第二输入失调电压接口V_OS2、第一输入失调存储电容和第二输入失调存储电容；

所述第三采样控制开关的一端连接于所述辅助跨阻级的差分输出端，所述第三采样控制开关的另一端分别连接于所述第二输入失调电压V_OS2的负极和所述第二输入失调存储电容的一端，所述第二输入失调电压V_OS2的正极连接于所述第二辅助跨导级的差分输入端，所述第二输入失调存储电容的另一端接地；

所述第四采样控制开关的一端连接于所述辅助跨阻级的差分输出端，所述第四采样控制开关的另一端分别连接于所述第一输入失调存储电容的一端以及所述第二辅助跨导级的差分输入端，所述第一输入失调存储电容的另一端接地；

所述辅助跨阻级的差分输出端与所述第三辅助跨导级的差分输入端之间设置有第三转换控制开关、第四转换控制开关、第三输入失调存储电容、第四输入失调存储电容和第四输入失调电压V_OS4；

所述第三转换控制开关的一端连接于所述辅助跨阻级的差分输出端，所述第三转换控制开关的另一端分别连接于所述第四输入失调电压V_OS4的正极以及所述第四输入失调存储电容的一端，所述第四输入失调电压V_OS4的负极连接于所述第三辅助跨导级的输入端，所述第四输入失调存储电容的另一端接地；

所述第四转换控制开关的一端连接于所述辅助跨阻级的差分输出端，所述第四转换控制开关的另一端分别连接于所述第三输入失调存储电容的一端以及所述第三辅助跨导级的输入端，所述第三输入失调存储电容的另一端接地；

所述主放大器分别连接于所述第二辅助跨导级的差分输出端和所述第一辅助跨导级的差分输入端。

可选地，所述主放大器设置有主跨导级和主跨阻级；

所述主跨导级的差分输入端连接有输入信号V_in，所述主跨导级的差分输出端分别连接于所述第二辅助跨导级的差分输出端和所述主跨阻级的差分输入端，所述主跨阻级的差分输出端连接有输出信号V_OUT；

所述主跨导级的输入端与所述输入信号V_in端之间设置有第一输入失调电压V_OS1,所述第一输入失调电压V_OS1的正极连接于所述输入信号V_in端,所述第一输入失调电压V_OS1的负极连接于所述主跨导级的输入端；

所述主跨阻级的差分输出端与所述输出信号V_OUT之间设置有第五转换控制开关、第六转换控制开关以及相互串连的第五采样控制开关和第六采样控制开关；

所述第五采样控制开关的非共接端通过所述第五转换控制开关连接到所述主跨阻级的差分输出端；

所述第六采样控制开关的非共接端通过所述第六转换控制开关连接到所述主跨阻级的差分输出端；

所述主跨阻级的其中一个差分输出端连接到所述第一采样控制开关与所述第一输出共模分压电阻的共接端；

所述主跨阻级的另一个差分输出端连接到所述第二采样控制开关(208)与所述第二输出共模分压电阻的共接端；

所述第五采样控制开关和所述第六采样控制开关的串连接节点分别连接于所述第一输出共模分压电阻和所述第二输出共模分压电阻的公共端以及所述第一转换控制开关与所述第二转换控制开关的公共端。

可选地，所述第一转换开关、所述第二转换开关、所述第五转换控制开关和所述第六转换控制开关的控制信号均为转换控制信号CONV。

可选地，所述第一采样控制开关、所述第二采样控制开关、所述第五采样控制开关和所述第六采样控制开关的控制信号均为采样控制信号SAMP。

可选地，所述方法包括：

当采样控制信号SAMP为高，转换控制信号CONV为低时，

闭合所述第一采样控制开关、所述第二采样控制开关、所述第三采样控制开关、所述第四采样控制开关、所述第五采样控制开关和所述第六采样控制开关；

断开所述第一转换控制开关、所述第二转换控制开关、所述第三转换控制开关、所述第四转换控制开关、所述第五转换控制开关和所述第六转换控制开关；

短接所述主放大器的差分输入端，所述主放大器的第一输入失调电压V_OS1经所述主跨导级101和所述主跨阻级的放大在V_OUT端产生电压差；

所述电压差经过所述辅助放大器中的所述第一辅助跨导级、所述辅助跨阻级和所述第二辅助跨导级放大，将电压差值存储于所述第一输入失调存储电容和所述第二输入失调存储电容中；

所述辅助放大器中的所述第三辅助跨导级输出电压为所述第三输入失调存储电容和所述第四输入失调存储电容中存储的辅助放大器失调误差；

当采样控制信号SAMP为低时，转换控制信号CONV为高时，

断开所述第一采样控制开关、所述第二采样控制开关、所述第三采样控制开关、所述第四采样控制开关、所述第五采样控制开关和所述第六采样控制开关；

闭合所述第一转换控制开关、所述第二转换控制开关、所述第三转换控制开关、所述第四转换控制开关、所述第五转换控制开关和所述第六转换控制开关；

短接所述辅助放大器的差分输入端，所述辅助放大器的第三输入失调电压V_OS3经所述第一辅助跨导级和所述辅助跨阻级的放大产生电压差；

将所述电压差经所述第三辅助跨导级和所述辅助跨阻级放大，并将电压差值存储于所述第三输入失调存储电容和所述第四输入失调存储电容中；

此时主放大器正常工作，主跨导级所放大的输入电压减去所述第二辅助跨导级所放大的所述第一输入失调存储电容和所述第二输入失调存储电容的失调误差；

所述主放大器输出为消除输入失调误差的电压值。

本发明与现有技术相比，具有的有益效果为：

本发明提供的增强型时钟控制比较器失调误差的后台校正电路及方法。主放大器与辅助放大器的配合，将输入失调误差放大并存储在电容中，在放大周期时减去失调存储电容中的差值，辅助放大器将失调误差放大倍数，如此，实现足够高的校正精度。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为本发明实施例所提供的增强型时钟控制比较器失调误差的后台校正电路。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例只是本发明的一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

发明人经调查发现，现有设计中时钟控制型比较器的预放大级在制造工艺的加工精度或器件间寄生效应，存在输入失调误差，导致比较器的比较结果出现错误，进一步地，通过辅助放大器存储输入失调结果的办法会引入辅助放大器的输入失调，同时由于辅助放大器的放大倍数有限，该方法消除失调效果也是有限的。

以上现有技术中的方案所存在的缺陷，均是发明人在经过实践并仔细研究后得出的结果，因此，上述问题的发现过程以及下文中本发明实施例针对上述问题所提出的解决方案，都应该是发明人在本发明过程中对本发明做出的贡献。

基于上述研究，本发明实施例提供了增强型时钟控制比较器失调误差的后台校正电路及方法，主放大器与辅助放大器的配合，将输入失调误差放大并存储在电容中，在放大周期时减去失调存储电容中的差值，辅助放大器将失调误差放大倍数，如此，实现足够高的校正精度。进一步地，辅助放大器的失调误差通过额外的辅助放大器进行校正，进一步降低了输出端的失调误差残留，保证了输出结果的准确率。

实施例：

图1为本发明实施例所提供的增强型时钟控制比较器失调误差的后台校正电路，包括相互连接的主放大器1和辅助放大器2。

辅助放大器2设置有第一辅助跨导级201、第二辅助跨导级203、第三辅助跨导级204和辅助跨阻级202。

第一辅助跨导级201的差分输入端还设置有第三输入失调电压V_OS3、第一采样控制开关207、第二采样控制开关208、相互串连的第一转换控制开关209和第二转换控制开关210以及相互串连的第一输出共模分压电阻205和第二输出共模分压电阻206。

第一输出共模分压电阻205的非共接端通过第一采样控制开关207连接到第三输入失调电压V_OS3的负极，第三输入失调电压V_OS3的正极连接于第一辅助跨导级201的差分输入端。

第二输出共模分压电阻206的非共接端通过第二采样控制开关208连接到第一辅助跨导级201的差分输入端。

第一转换控制开关209的非共接端连接到第三输入失调电压V_OS3的负极。

第二转换控制开关210的非共接端连接到第一辅助跨导级201的差分输入端。

第一输出共模分压电阻205和第二输出共模分压电阻206的公共端连接于第一转换控制开关209和第二转换控制开关210的公共端。

第一辅助跨导级201的差分输出端分别连接于辅助跨阻级202的差分输入端和第三辅助跨导级204的差分输出端。

辅助跨阻级202的差分输出端分别连接于第二辅助跨导级203的差分输入端和第三辅助跨导级204的差分输入端。

辅助跨阻级202的差分输出端与第二辅助跨导级203的差分输入端之间设置有第三采样控制开关211、第四采样控制开关212、第二输入失调电压接口V_OS2、第一输入失调存储电容213和第二输入失调存储电容214。

第三采样控制开关211的一端连接于辅助跨阻级202的差分输出端，第三采样控制开关211的另一端分别连接于第二输入失调电压V_OS2的负极和第二输入失调存储电容214的一端，第二输入失调电压V_OS2的正极连接于第二辅助跨导级203的差分输入端，第二输入失调存储电容214的另一端接地。

第四采样控制开关212的一端连接于辅助跨阻级202的差分输出端，第四采样控制开关212的另一端分别连接于第一输入失调存储电容213的一端以及第二辅助跨导级203的差分输入端，第一输入失调存储电容213的另一端接地。

辅助跨阻级202的差分输出端与第三辅助跨导级204的差分输入端之间设置有第三转换控制开关215、第四转换控制开关216、第三输入失调存储电容217、第四输入失调存储电容218和第四输入失调电压V_OS4。

第三转换控制开关215的一端连接于辅助跨阻级202的差分输出端，第三转换控制开关215的另一端分别连接于第四输入失调电压V_OS4的正极以及第四输入失调存储电容218的一端，第四输入失调电压V_OS4的负极连接于第三辅助跨导级204的输入端，第四输入失调存储电容218的另一端接地。

第四转换控制开关216的一端连接于辅助跨阻级202的差分输出端，第四转换控制开关216的另一端分别连接于第三输入失调存储电容217的一端以及第三辅助跨导级204的输入端，第三输入失调存储电容217的另一端接地。

主放大器1分别连接于第二辅助跨导级203的差分输出端和第一辅助跨导级201的差分输入端。

进一步地，主放大器1设置有主跨导级101和主跨阻级102，主跨导级101的差分输入端连接有输入信号V_in，主跨导级101的差分输出端分别连接于第二辅助跨导级203的差分输出端和主跨阻级102的差分输入端，主跨阻级102的差分输出端连接有输出信号V_OUT。

主跨导级101的输入端与输入信号V_in端之间设置有第一输入失调电压V_OS1,第一输入失调电压V_OS1的正极连接于输入信号V_in端,第一输入失调电压V_OS1的负极连接于主跨导级101的输入端。

主跨阻级102的差分输出端与输出信号V_OUT之间设置有第五转换控制开关103、第六转换控制开关104以及相互串连的第五采样控制开关105和第六采样控制开关106。

第五采样控制开关105的非共接端通过第五转换控制开关(103)连接到主跨阻级102的差分输出端。

第六采样控制开关106的非共接端通过第六转换控制开关(104)连接到主跨阻级102的差分输出端。

主跨阻级102的其中一个差分输出端连接到第一采样控制开关(207)与第一输出共模分压电阻205的共接端。

主跨阻级102的另一个差分输出端连接到第二采样控制开关(208)与第二输出共模分压电阻206的共接端。

第五采样控制开关105和第六采样控制开关106的串连接节点分别连接于第一输出共模分压电阻205和第二输出共模分压电阻206的公共端以及第一转换控制开关209与第二转换控制开关210的公共端。

进一步地，第一转换开关209、第二转换开关210、第五转换控制开关103和第六转换控制开关104的控制信号均为转换控制信号CONV。

进一步地，第一采样控制开关207、第二采样控制开关208、第五采样控制开关105和第六采样控制开关106的控制信号均为采样控制信号SAMP。

进一步地，还可通过级联实现不同的放大倍数以满足后续锁存比较器的输入范围。

在本实施例中，失调误差的表达式为：[G_m1V_OS1-G_m2(V_out-V_OS2)]R＝V_out，假设G_m2R>>1，则

此时，放大器输出电压中残留的失调误差V_OS,res是

通常主放大器的放大倍数G_m1R/G_m2R为5～10倍，因此输出电压中残留的失调误差V_OS,res还不够小。

增强型时钟控制型比较器失调校正电路中，相较于经典结构将G_m2增大为G_m3R₂G_m2，由此将原来辅助放大器所引入的输入失调电压V_OS2减少至

从而使V_OUT端所能看到的总失调电压减少至理想值：

在具体的电路应用中，只需要将辅助放大器中G_m3R₂和Gm4R2的增益做到90dB以上，可以将输出电压中残留的失调误差V_OS,res降低至10μV以下，满足5V基准的16位ADC使用(5V基准的16位ADC所量化的最小单位电压为

)。

基于上述内容，本发明实施例还提供了的增强型时钟控制比较器失调误差的后台校正方法，该后台校正方法具体包括以下内容：

当采样控制信号SAMP为高，转换控制信号CONV为低时。

闭合第一采样控制开关207、第二采样控制开关208、第三采样控制开关211、第四采样控制开关212、第五采样控制开关105和第六采样控制开关106。

断开第一转换控制开关209、第二转换控制开关210、第三转换控制开关215、第四转换控制开关216、第五转换控制开关103和第六转换控制开关104；

短接主放大器1的差分输入端，主放大器1的第一输入失调电压V_OS1经主跨导级101和主跨阻级102的放大在V_OUT端产生电压差。

电压差经过辅助放大器2中的第一辅助跨导级201、辅助跨阻级202和第二辅助跨导级203放大，将电压差值存储于第一输入失调存储电容213和第二输入失调存储电容214中。

辅助放大器2中的第三辅助跨导级204输出电压为第三输入失调存储电容217和第四输入失调存储电容218中存储的辅助放大器2失调误差。

当采样控制信号SAMP为低时，转换控制信号CONV为高时。

断开第一采样控制开关207、第二采样控制开关208、第三采样控制开关211、第四采样控制开关212、第五采样控制开关105和第六采样控制开关106。

闭合第一转换控制开关209、第二转换控制开关210、第三转换控制开关215、第四转换控制开关216、第五转换控制开关103和第六转换控制开关104；

短接辅助放大器2的差分输入端，辅助放大器2的第三输入失调电压V_OS3经第一辅助跨导级201和辅助跨阻级202的放大产生电压差。

将电压差经第三辅助跨导级204和辅助跨阻级202放大，并将电压差值存储于第三输入失调存储电容217和第四输入失调存储电容218中。

此时主放大器1正常工作，主跨导级101所放大的输入电压减去第二辅助跨导级203所放大的第一输入失调存储电容213和第二输入失调存储电容214的失调误差。

主放大器1输出为消除输入失调误差的电压值。

上述方法周期性循环进行，主放大器1在采样控制信号SAMP为高期间被校正，辅助放大器2在转化控制信号CONV为高时被校正，随着采样和转换次数的增多，所述主放大器1和所述辅助放大器2的输入失调误差均能被校正到理想值，并随外部工作情况的改变及时调整。

通过上述校正电路和校正方法，主放大器与辅助放大器的配合，将输入失调误差放大并存储在电容中，在放大周期时减去失调存储电容中的差值，辅助放大器将失调误差放大倍数，如此，实现足够高的校正精度。进一步地，辅助放大器的失调误差通过额外的辅助放大器进行校正，进一步降低了输出端的失调误差残留，保证了输出结果的准确率。

可选地，上述校正电路及校正方法可以应用于逐次逼近型数模转换器中，在不引入额外的校正时间的情况下对比较器进行校正，充分利用了数模转换器的采样量化时间，对比较器进行了高精度的校正。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (5)

1.增强型时钟控制比较器失调误差的后台校正电路，其特征在于，包括相互连接的主放大器（1）和辅助放大器（2）；

所述辅助放大器（2）设置有第一辅助跨导级（201）、第二辅助跨导级（203）、第三辅助跨导级（204）和辅助跨阻级（202）；

所述第一辅助跨导级（201）的差分输入端还设置有第三输入失调电压V_OS3、第一采样控制开关（207）、第二采样控制开关（208）、相互串连的第一转换控制开关（209）和第二转换控制开关（210）以及相互串连的第一输出共模分压电阻（205）和第二输出共模分压电阻（206）；

所述第一输出共模分压电阻（205）的非共接端通过所述第一采样控制开关（207）连接到所述第三输入失调电压V_OS3的负极，所述第三输入失调电压V_OS3的正极连接于所述第一辅助跨导级（201）的差分输入端；

所述第二输出共模分压电阻（206）的非共接端通过所述第二采样控制开关（208）连接到所述第一辅助跨导级（201）的差分输入端；

所述第一转换控制开关（209）的非共接端连接到所述第三输入失调电压V_OS3的负极；

所述第二转换控制开关（210）的非共接端连接到所述第一辅助跨导级（201）的差分输入端；

所述第一输出共模分压电阻（205）和所述第二输出共模分压电阻（206）的公共端连接于所述第一转换控制开关（209）和所述第二转换控制开关（210）的公共端；

所述第一辅助跨导级（201）的差分输出端分别连接于所述辅助跨阻级（202）的差分输入端和所述第三辅助跨导级（204）的差分输出端；

所述辅助跨阻级（202）的差分输出端分别连接于所述第二辅助跨导级（203）的差分输入端和所述第三辅助跨导级（204）的差分输入端；

所述辅助跨阻级（202）的差分输出端与所述第二辅助跨导级（203）的差分输入端之间设置有第三采样控制开关（211）、第四采样控制开关（212）、第二输入失调电压接口V_OS2、第一输入失调存储电容（213）和第二输入失调存储电容（214）；

所述第三采样控制开关（211）的一端连接于所述辅助跨阻级（202）的差分输出端，所述第三采样控制开关（211）的另一端分别连接于所述第二输入失调电压V_OS2的负极和所述第二输入失调存储电容（214）的一端，所述第二输入失调电压V_OS2的正极连接于所述第二辅助跨导级（203）的差分输入端，所述第二输入失调存储电容（214）的另一端接地；

所述第四采样控制开关（212）的一端连接于所述辅助跨阻级（202）的差分输出端，所述第四采样控制开关（212）的另一端分别连接于所述第一输入失调存储电容（213）的一端以及所述第二辅助跨导级（203）的差分输入端，所述第一输入失调存储电容（213）的另一端接地；

所述辅助跨阻级（202）的差分输出端与所述第三辅助跨导级（204）的差分输入端之间设置有第三转换控制开关（215）、第四转换控制开关（216）、第三输入失调存储电容（217）、第四输入失调存储电容（218）和第四输入失调电压V_OS4；

所述第三转换控制开关（215）的一端连接于所述辅助跨阻级（202）的差分输出端，所述第三转换控制开关（215）的另一端分别连接于所述第四输入失调电压V_OS4的正极以及所述第四输入失调存储电容（218）的一端，所述第四输入失调电压V_OS4的负极连接于所述第三辅助跨导级（204）的输入端，所述第四输入失调存储电容（218）的另一端接地；

所述第四转换控制开关（216）的一端连接于所述辅助跨阻级（202）的差分输出端，所述第四转换控制开关（216）的另一端分别连接于所述第三输入失调存储电容（217）的一端以及所述第三辅助跨导级（204）的输入端，所述第三输入失调存储电容（217）的另一端接地；

所述主放大器（1）分别连接于所述第二辅助跨导级（203）的差分输出端和所述第一辅助跨导级（201）的差分输入端。

2.根据权利要求1所述的增强型时钟控制比较器失调误差的后台校正电路，其特征在于，所述主放大器（1）设置有主跨导级（101）和主跨阻级（102）；

所述主跨导级（101）的差分输入端连接有输入信号V_in，所述主跨导级（101）的差分输出端分别连接于所述第二辅助跨导级（203）的差分输出端和所述主跨阻级（102）的差分输入端，所述主跨阻级（102）的差分输出端连接有输出信号V_OUT；

所述主跨导级（101）的输入端与所述输入信号V_in端之间设置有第一输入失调电压V_OS1,所述第一输入失调电压V_OS1的正极连接于所述输入信号V_in端,所述第一输入失调电压V_OS1的负极连接于所述主跨导级（101）的输入端；

所述主跨阻级（102）的差分输出端与所述输出信号V_OUT之间设置有第五转换控制开关（103）、第六转换控制开关（104）以及相互串连的第五采样控制开关（105）和第六采样控制开关（106）；

所述第五采样控制开关（105）的非共接端通过所述第五转换控制开关（103）连接到所述主跨阻级（102）的差分输出端；

所述第六采样控制开关（106）的非共接端通过所述第六转换控制开关（104）连接到所述主跨阻级（102）的差分输出端；

所述主跨阻级（102）的其中一个差分输出端连接到所述第一采样控制开关（207）与所述第一输出共模分压电阻（205）的共接端；

所述主跨阻级（102）的另一个差分输出端连接到所述第二采样控制开关（208）与所述第二输出共模分压电阻（206）的共接端；

所述第五采样控制开关（105）和所述第六采样控制开关（106）的串连接节点分别连接于所述第一输出共模分压电阻（205）和所述第二输出共模分压电阻（206）的公共端以及所述第一转换控制开关（209）与所述第二转换控制开关（210）的公共端。

3.根据权利要求1所述的增强型时钟控制比较器失调误差的后台校正电路，其特征在于，所述第一转换开关（209）、所述第二转换开关（210）、所述第五转换控制开关（103）和所述第六转换控制开关（104）的控制信号均为转换控制信号CONV。

4.根据权利要求1所述的增强型时钟控制比较器失调误差的后台校正电路，其特征在于，所述第一采样控制开关（207）、所述第二采样控制开关（208）、所述第五采样控制开关（105）和所述第六采样控制开关（106）的控制信号均为采样控制信号SAMP。

5.增强型时钟控制比较器失调误差的后台校正方法，其特征在于，所述方法包括：

当采样控制信号SAMP为高，转换控制信号CONV为低时，

闭合所述第一采样控制开关（207）、所述第二采样控制开关（208）、所述第三采样控制开关（211）、所述第四采样控制开关（212）、所述第五采样控制开关（105）和所述第六采样控制开关（106）；

断开所述第一转换控制开关（209）、所述第二转换控制开关（210）、所述第三转换控制开关（215）、所述第四转换控制开关（216）、所述第五转换控制开关（103）和所述第六转换控制开关（104）；

短接所述主放大器（1）的差分输入端，所述主放大器（1）的第一输入失调电压V_OS1经所述主跨导级101和所述主跨阻级（102）的放大在V_OUT端产生电压差；

所述电压差经过所述辅助放大器（2）中的所述第一辅助跨导级（201）、所述辅助跨阻级（202）和所述第二辅助跨导级（203）放大，将电压差值存储于所述第一输入失调存储电容（213）和所述第二输入失调存储电容（214）中；

所述辅助放大器（2）中的所述第三辅助跨导级（204）输出电压为所述第三输入失调存储电容（217）和所述第四输入失调存储电容（218）中存储的辅助放大器（2）失调误差；

当采样控制信号SAMP为低时，转换控制信号CONV为高时，

断开所述第一采样控制开关（207）、所述第二采样控制开关（208）、所述第三采样控制开关（211）、所述第四采样控制开关（212）、所述第五采样控制开关（105）和所述第六采样控制开关（106）；

闭合所述第一转换控制开关（209）、所述第二转换控制开关（210）、所述第三转换控制开关（215）、所述第四转换控制开关（216）、所述第五转换控制开关（103）和所述第六转换控制开关（104）；

短接所述辅助放大器（2）的差分输入端，所述辅助放大器（2）的第三输入失调电压V_OS3经所述第一辅助跨导级（201）和所述辅助跨阻级（202）的放大产生电压差；

将所述电压差经所述第三辅助跨导级（204）和所述辅助跨阻级（202）放大，并将电压差值存储于所述第三输入失调存储电容（217）和所述第四输入失调存储电容（218）中；

此时主放大器（1）正常工作，主跨导级（101）所放大的输入电压减去所述第二辅助跨导级（203）所放大的所述第一输入失调存储电容（213）和所述第二输入失调存储电容（214）的失调误差；

所述主放大器（1）输出为消除输入失调误差的电压值。

Images