CN101854174A - 一种流水线型模数转换器及其子转换级电路 - Google Patents
一种流水线型模数转换器及其子转换级电路 Download PDFInfo
- Publication number
- CN101854174A CN101854174A CN201010179395.8A CN201010179395A CN101854174A CN 101854174 A CN101854174 A CN 101854174A CN 201010179395 A CN201010179395 A CN 201010179395A CN 101854174 A CN101854174 A CN 101854174A
- Authority
- CN
- China
- Prior art keywords
- sub
- conversion stage
- amplifier
- capacitor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 177
- 239000003990 capacitor Substances 0.000 claims abstract description 89
- 238000005070 sampling Methods 0.000 claims description 23
- 238000010586 diagram Methods 0.000 description 17
- 238000000034 method Methods 0.000 description 6
- 230000003321 amplification Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
- H03M1/1019—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error by storing a corrected or correction value in a digital look-up table
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/44—Sequential comparisons in series-connected stages with change in value of analogue signal
- H03M1/442—Sequential comparisons in series-connected stages with change in value of analogue signal using switched capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明提供了一种用于流水线型模数转换器中的子转换级电路,包括一增益为A的放大器、一个由比较器和数字单元构成的子模数转换器、电容值为C的第一电容、电容值为C-ΔC的第二电容以及特定的参考电压Vrefk,其中,,。若放大器的增益A可调,该子转换级电路还包括一误差探测器,探测所述放大器的输出与所述参考电压Vref之间的差值,并对所述放大器的增益A进行调整。本发明还提供了一种采用上述子转换级电路的流水线型模数转换器。本发明提供的流水线型模数转换器及其子转换级电路中放大器有限增益和电容失配所引起的两种误差的绝对值大小相同、符号相反,那么这两种误差就可以相互抵消。该子转换级电路就能实现无偏差转换,实现可校准电容失配和有限增益误差。
Description
技术领域
本发明属于模数转换器领域,具体涉及一种采用低增益放大器的可校准电容失配和有限增益误差的流水线型模数转换器。
背景技术
模数转换器(ADC)是一种将模拟信号转换成数字信号,即对模拟信号进行数字化(digitize)的元件。在高速模数转换器中,目前报道速度最快的是全并行(flash)结构。然而,基于全并行结构的模数转换器需要大量极其精确和快速的比较器。这将消耗极大的芯片面积和功率。众多模数转换器结构中,有不少能够克服全并行结构模数转换器的缺点,流水线结构正是其中之一。而且,与其它模数转换器结构相比,流水线结构可以在速度、精度、功耗以及芯片面积之间找到更好的权衡。
图1是采用每级1.5位结构的传统流水线型模数转换器框图。如图1所示,以分辨率为10比特的模数转换器100为例。该模数转换器100包含了一个采样保持电路101、子转换级电路102-109、全并行级电路120以及数字校正电路130。采样保持电路101在采样阶段对输入的模拟信号进行采样,并随后在保持阶段将采样到的模拟信号输出。采样保持电路101输出的模拟信号被第一级转换电路102量化成1.5位的数字输出。子转换级电路102-109的数字输出均为1.5位,而最后一级的全并行级电路120的数字输出为2位。子转换级电路102-109和全并行级电路120输出的数字都被传输到数字校正模块130进行处理。同时,子转换级电路102-109输出的1.5位数字也被反馈给各级自身变成一个模拟量,并与该级采样到的模拟输入信号比较,得到的差值被放大2倍后形成余量电压输出给后级电路采样。每一级有效转换的信息量只有1位,另外半位用作冗余以减轻对比较器的失调要求。数字校正电路130会对这些冗余信息进行处理并产生10位数字输出(子转换级电路102-109各贡献1位,全并行级电路120贡献2位)。传统的流水线型模数转换器也可以不用采样保持电路101。传统的流水线型模数转换器采用的全并行级电路120也可以不止2位,如取3、4、5、6、7、8、9位。
各个子转换级电路102-109的电路框图是一致的,如图2A(采样阶段)和图2B(保持阶段)所示。虽然图2A(采样阶段)和图2B(保持阶段)所示实施例为单端结构,但实际上也可为差分结构,下同。单个子转换级电路包括一个放大器201、两个电容C1和C2、两个比较器210和211以及一个数字单元220。在采样阶段,如图2A所示,放大器201的输出和反向输入端相连,并与两个电容C1和C2的上极板相接;放大器201的正向输入端则短接到一个直流电平(图中为接地)。C1和C2的下极板对输入模拟信号Vin并行采样,Vin同时也作为两个比较器210和211的输入并分别与两个参考电压值(分别为Vref/4和-Vref/4)进行比较。数字单元220根据比较器的比较结果产生数字输出Di(其值为-1、0、或1)。在保持阶段,如图2B所示,放大器201工作于放大模式,其反相输入端依然与C1和C2的上极板相接;而其输出端与电容C2的下极板相连,电容C1的下极板则依据Di的值与不同的参考电压(-Vref、0、或Vref)相接。因此,放大器201的输出Vout由输入模拟信号Vin、Di、电容C1和C2的比值、放大器201的增益A、以及参考电压Vref共同决定。而为了使输出Vout与输入模拟信号Vin形成一个精确的2倍关系,C1和C2需要完美匹配且放大器201的增益要无限大。
图3为传统1.5位子转换级电路的理想转换特性曲线。如图3所示,当Vin取Vref/4和-Vref/4时分别对应两个阈值点(或称为转折点)。
综上所述,在流水线型结构中,电容失配和有限放大器增益均会影响模数转换器的性能。用来补偿电容失配的校准技术已有不少,如专利号为U.S.Pat.No.6,184,809和U.S.Pat.No.7,233,276的美国专利。针对有限放大器增益误差进行补偿的技术也有很多,如专利号为U.S.Pat.No.6,784,814和U.S.Pat.No.6,563,445的美国专利。此外,专利号为U.S.Pat.No.6,232,898的美国专利中提供的数字校准技术对电容失配和有限放大器增益误差均能进行校正。但是,一般而言,这些方法要么难以实现,要么非常耗时,要么需要额外的转换处理步骤,或者兼而有之。
发明内容
本发明需要解决的技术问题是提供一种用于流水线型模数转换器中的可校准电容失配和有限增益误差的子转换级电路。
本发明所要解决的技术问题还在于提供一种应用上述子转换级电路的流水线型模数转换器。
为解决上述技术问题,本发明的总体思路是在流水线型模数转换器的子转换级电路中,使得由放大器有限增益和电容失配所引起的两种误差的绝对值大小相同、符号相反,那么这两种误差就可以相互抵消。该子转换级电路就能实现无偏差转换,实现可校准电容失配和有限增益误差。应用该子转换级电路的流水线型模数转换器也能够实现可校准电容失配和有限增益误差。
为了解决上述技术问题,本发明提供一种用于流水线型模数转换器中的子转换级电路,包括一增益为A的放大器、一个由比较器和数字单元构成的子模数转换器、以及电容值为C的第一电容和电容值为C-ΔC的第二电容,所述第一电容选择性地连接到模拟输入节点与所述放大器的输入端之间,或者特定参考电压-Vrefk、0、Vrefk之一与所述放大器的输入端之间;所述第二电容选择性地连接到模拟输入节点与所述放大器的输入端之间,或者所述放大器的输入端与所述放大器的输出端之间;其中, ΔC为电容失配,Vref是传统流水线型模数转换器中的参考电压。下文称之为无偏差子转换级电路。
进一步的,所述子转换级电路工作包括采样阶段和保持阶段,其中在采样阶段时,所述第一电容和所述第二电容分别连接到所述模拟输入节点与所述放大器的输入端之间;在保持阶段,所述第一电容连接到特定参考电压-Vrefk、0、Vrefk之一与所述放大器的输入端之间,所述第二电容连接到所述放大器的输入端与所述放大器的输出端之间。
可选的,所述特定参考电压Vrefk用一存储器存储。
进一步的,本发明还提供了另一种子转换级电路,其与上述子转换级电路区别在于,所述放大器的增益A可调;并且该子转换级电路还包括一误差探测器和一存储器,并且该子转换级电路具有两种工作模式:正常工作模式和校准模式;
正常工作模式下,在采样阶段时,所述第一电容和所述第二电容连接到所述模拟输入节点与所述放大器的输入端之间;在保持阶段时,所述第一电容连接到特定参考电压-Vrefk、0、Vrefk之一与所述放大器的输入端之间,所述第二电容连接到所述放大器的输入端与所述放大器的输出端之间;
校准模式下,在采样阶段时,所述第一电容和所述第二电容连接到参考电压Vref/2与所述放大器的输入端之间;在保持阶段时,所述第一电容连接到地与所述放大器的输入端之间,所述第二电容连接到所述放大器的输入端与所述放大器的输出端之间;所述误差探测器探测所述放大器的输出与所述参考电压Vref之间的差值;所述误差探测器的输出存储于所述存储器中并对所述放大器的增益A进行调整,使所述公式成立。下文称该子转换级电路为可校准子转换级电路。
可选的,所述特定参考电压Vrefk按如下步骤产生:
(1)给所述第一电容和所述第二电容均充电至电压为Vref/2;
为解决上述技术问题,本发明还提供了一种流水线型模数转换器,包括级联的N级子转换级电路和全并行级电路、控制时钟产生电路、数字校正电路,所述N级子转换级电路中至少有一级子转换级电路为上述无偏差子转换级电路,N取2-30中任何一个整数。
可选的,所述N级子转换级电路中除上述无偏差子转换级电路外,其余子转换级电路为传统的子转换级电路。
可选的,所述N级子转换级电路均为上述无偏差子转换级电路。
可选的,所述流水线型模数转换器还包括位于所述N级子转换级电路中第一级子转换级电路前的采样保持电路。
为解决上述技术问题,本发明还提供了一种流水线型模数转换器,包括级联的N级子转换级电路和全并行级电路、控制时钟产生电路、数字校正电路,所述N级子转换级电路中至少有2级子转换级电路为上述可校准子转换级电路,N取2-30中任何一个整数。
可选的,所述至少2级子转换级电路中同一时刻只有一级子转换级电路处于校准模式,其余子转换级电路处于正常工作模式;所述至少2级子转换级电路轮流处于校准模式;所述至少2级子转换级电路处于校准模式时从流水线中移开,处于正常工作模式时接入流水线中。
可选的,所述至少2级子转换级电路中每一级子转换级电路与其下一级单元之间设置一选择开关单元。
可选的,所述选择开关单元包括第一输入端和第二输入端,其中所述第一输入端其前一级子转换级电路输出端相连;所述第二输入端与其前两级单元的输出端相连;所述选择开关单元前1级子转换级电路处于校准模式时,其第一输入端无效,第二输入端有效;所述选择开关单元前1级的子转换级电路处于正常工作模式时,其第一输入端有效,第二输入端无效。
可选的,所述N级子转换级电路中除上述可校准子转换级电路外,其余子转换级电路为传统的子转换级电路或上述无偏差子转换级电路。
可选的,所述N级子转换级电路均为上述可校准子转换级电路。
可选的,所述流水线型模数转换器还包括位于所述N级子转换级电路中第一级子转换级电路前的采样保持电路。
可选的,所述至少有2级子转换级电路共用一误差探测器,以节省面积和功耗。
与传统的用于流水线型模数转换器中的子转换级电路相比,本发明提供的用于流水线型模数转换器中的子转换级电路通过使由放大器有限增益和电容失配所引起的两种误差的绝对值大小相同、符号相反,两种误差相互抵消,同时具有可校准电容失配和有限增益误差的特点。本发明提供的用于流水线型模数转换器中的子转换级电路中的放大器可以运用单级低增益结构,而电容的选取对于匹配性并不敏感(只受限于kT/C噪声)。因此,转换速率、功耗和芯片面积等各方面的性能可以显著提高。
与传统的流水线型模数转换器相比,本发明提供的流水线型模数转换器采用了本发明提供的子转换级电路,因而也具有可校准电容失配和有限增益误差的特点,同时转换速率、功耗和芯片面积等各方面的性能也显著提高。
附图说明
图1是每级1.5位结构的传统流水线型模数转换器的框图;
图2A是传统1.5位子转换级电路在采样阶段的电路图;
图2B是传统1.5位子转换级电路在保持阶段的电路图;
图3是传统1.5位子转换级电路的理想转换特性曲线;
图4A是本发明提供的1.5位无偏差子转换级电路在采样阶段的电路图;
图4B是本发明提供的1.5位无偏差子转换级电路在保持阶段的电路图;
图4C是本发明提供的1.5位可校准子转换级电路正常工作模式下采样阶段的电路图;
图4D是本发明提供的1.5位可校准子转换级电路正常工作模式下保持阶段的电路图;
图4E是本发明提供的1.5位可校准子转换级电路校准模式下采样阶段的电路图;
图4F是本发明提供的1.5位可校准子转换级电路校准模式下保持阶段的电路图;
图5A是本发明提供的每级1.5位结构的流水线型模数转换器实施例一的框图;
图5B是本发明提供的每级1.5位结构的流水线型模数转换器实施例二的框图;
图5C是本发明提供的每级1.5位结构的流水线型模数转换器实施例三的框图;
图5D是本发明提供的每级1.5位结构的流水线型模数转换器实施例四的框图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面结合附图对本发明作进一步的详细描述。
本发明提供的子转换级电路包含一个放大器401、一个由比较器410、比较器411和数字单元420构成的子模数转换器430、以及第一电容C1和第二电容C2。该第一电容C1选择性地连接到模拟输入节点(即模拟信号Vin的输入端)与放大器401的输入端之间(采样阶段,如图4A所示),或者相对应的特定参考电压之一(即-Vrefk、0、Vrefk三者之一)与放大器401的输入端之间(保持阶段,如图4B所示)。第二电容C2选择性地连接到模拟输入节点与放大器401的输入端之间(采样阶段,如图4A所示),或者放大器401的输入端与放大器404的输出端之间(保持阶段,如图4B所示)。而且,第一电容C1(取值为C)、第二电容C2(取值为C-ΔC)、放大器401的增益A、以及特定参考电压Vrefk满足:
其中,ΔC为电容失配,Vref是传统流水线型模数转换器中的参考电压。
传统结构中电容C1和C2被设计成具有相同的电容值。而本发明提供的结构中,电容C2(=C-ΔC)的值略小于电容C1(=C)的值。
在采样阶段(如图4A所示),第一电容C1和第二电容C2分别连接到模拟输入节点与放大器401的输入端之间。具体来说,在采样阶段,输入模拟信号与电容C1和C2的下极板相接。放大器401的输出和其反相输入端相连,并与电容C1和电容C2的上极板相接。两个比较器410、411以及数字单元420的工作方式与传统子转换级电路中的相同。
在保持阶段(如图4B所示),第一电容C1连接到对应的数字特定参考电压之一(即-Vrefk、0、Vrefk三者之一)与放大器401的输入端之间,第二电容C2连接到放大器401的输入端与放大器401的输出端之间。具体来说,在保持阶段,放大器401工作于放大模式,其反相输入端依然与电容C1和C2的上极板相接,而其输出端与电容C2的下极板相连。电容C1的下极板则依据Di(-1,0或1)的值与不同的特定参考电压(-Vrefk,0或Vrefk)相接。
此时,放大器401输出Vout为:
在上式中,Vin是采样阶段有效的输入模拟信号,A是放大器401的直流增益,ΔC为电容失配(误差)。如果ΔC/C和A的值选择恰当,使下式成立:
即式(1)成立,那么(3)式可以改写成:
这样,输入信号Vin就被精确地乘2了。这正是每级1.5位流水线型模数转换器的理想所需。此时,有限放大器增益误差以及电容匹配误差相互抵消,整个子转换级电路没有偏差。本申请中称该子转换级电路为无偏差子转换级电路。
特定参考电压Vrefk可以用一个存储器450存储起来供电路使用(如图4A和图4B所示)。
实际应用时,由于制造工艺不理想以及温度变化,电容比值ΔC/C以及放大器401的增益A都并不恒定。为了确保式(1)成立,可以调整放大器401的增益A,以适应这些变化。为了实现放大器401的增益A可调,该子转换级电路还需要包含一个误差探测器460和存储器470。并且该子转换级电路具有两种工作模式:正常工作模式和校准模式。本申请中称该子转换级电路为可校准子转换级电路。
在正常工作模式下,在采样阶段(如图4C所示),第一电容C1和第二电容C2连接到模拟输入节点与放大器401的输入端之间;在保持阶段(如图4D所示),第一电容C1连接到对应的特定参考电压之一(即-Vrefk、0、Vrefk三者之一)与放大器401的输入端之间,第二电容C2连接到放大器401的输入端与所述放大器的输出端之间。
在校准模式下,在采样阶段(如图4E所示),第一电容C1和第二电容C2连接到参考电压Vref/2与放大器401的输入端之间,电容C1和C2对参考电压Vref/2进行采样。此时,放大器401以及电容C1和C2的工作方式与图4A中的相同。在保持阶段(如图4F所示),第一电容C1连接到地与放大器401的输入端之间,第二电容C2连接到放大器401的输入端与放大器401的输出端之间。具体来说,电容C1的下极板与地相连,电容C2变成反馈电容。放大器401的输出Vout可以表示为:
误差探测器460探测放大器401的输出Vout与参考电压Vref之间的差值。误差探测器460的输出信号Vctr存储在存储器470中并对放大器401的增益A进行调整,使得无论放大器401的增益A还是电容比值ΔC/C或者两者均在实际应用中发生变化时,所述公式依然能满足。具体来说,误差探测器460的直流增益设计成较高,而包括放大器401、误差探测器460、电容C1和C2、存储器470的整个闭合回路会在Vout和Vref相等时稳定。这就意味着稳定后(1)式成立。于是,将放大器401的直流增益A调节到恰到好处,满足(1)式,就可以使得有限放大器增益误差与电容失配误差相互抵消。
作为优选的实施方式,本发明提供的子转换级电路可以是单端结构,也可以是差分结构。
特定参考电压Vrefk可以在电路接电时一次性地全部产生,也可以在校准模式下利用额外的时间段通过Vref/2来产生(即各子转换级电路在每次校准时产生各自的特定参考电压)。步骤如下:
(1)将第一个电容C1和第二个电容C2均充电至电压为Vref/2;
特定参考电压Vrefk可以用一个存储器450来保存。
图5A是本发明提供的每级1.5位结构的流水线型模数转换器实施例一的框图。如图5A所示,该流水线型模数转换器500包括N级子转换级电路5_1-5_N,全并行级电路510,控制时钟产生电路520,数字校正电路530。其中,各级子转换级电路5_1-5_N中至少有一级子转换级电路为前文所述的无偏差子转换级电路。作为一种优选的实施方式,各级子转换级电路5_1-5_N可以均采用前文所述的无偏差子转换级电路。模拟输入信号经串接的N级子转换级电路5_1-5_N转换后,再经M位的全并行级电路510转换后发送给数字校正电路530。N级子转换级电路5_1-5_N中每一级均向数字校正电路530输出1.5位数字,有效转换的信息量为1位。所以数字校正电路530的数字输出为N+M位。控制时钟产生电路520分别与N级子转换级电路5_1-5_N、全并行级电路510以及数字校正电路530连接。时钟输入通过控制时钟产生电路520产生需要的时钟序列去控制各个模块的工作。其中,N可取2-30中任何一个整数,M可取2-20中任何一个整数。
作为一种优选的实施方式(实施例二),如图5B所示,在第一级子转换级电路5_1前增加一采样保持电路540。采样保持电路540如图1中的采样保持电路101相同,对输入的模拟信号进行采样,并随后在保持阶段将采样到的模拟信号输出。该采样保持电路540的工作也由控制时钟产生电路520产生的时钟序列控制。
N级子转换级电路5_1-5_N中除了无偏差子转换级电路外,其余子转换级电路可以为传统的子转换级电路(传统的子转换级电路可为T+0.5位,T为1-30中任何一个整数)。图5A和图5B仅显示1.5位的传统的转换级电路作为实施例。
本发明提供的每级1.5位结构的流水线型模数转换器的N级子转换级电路5_1-5_N中至少有2级子转换级电路为前文所述的可校准子转换级电路。这些可校准子转换级电路具有两种工作模式:正常工作模式和校准模式。当处于校准模式时,该可校准子转换级电路从流水线中移开,即与前后级单元断开。这里需要指出的是,若该可校准子转换级电路为第一级子转换级电路,那么其前一级单元为模拟输入节点或采样保持电路。当处于正常工作模式时,该可校准子转换级电路,与前后级单元相连。上述至少2级可校准子转换级电路受时钟的控制,轮流处于校准模式,从而保持始终只有1级子转换级电路处于校准模式,其余各级子转换级电路处于正常流水线工作模式,以此实现不中断正常工作的周期性准实时校准目的。N级子转换级电路5_1-5_N中除了可校准子转换级电路外,其余子转换级电路可以为传统的转换级电路(传统的子转换级电路可为T+0.5位,T为1-30中任何一个整数),也可以为前文所述的无偏差子转换级电路。
为了实现上述至少2级可校准子转换级电路校准模式时从流水线中移开、正常工作模式时接入流水线中,并轮流处于校准模式,可以在各可校准子转换级电路与其下一级单元(子转换级电路或全并行级电路)之间设置一个选择开关单元550。该选择开关单元550具有2个输入端,1个输出端。其中第一输入端与其前1级的可校准子转换级电路输出端相连;第二输入端与其前2级单元的输出端相连;输出端与下一级单元的输入相连。选择开关单元550在时钟的控制下选择其中一个输入端为有效。当选择开关单元550前1级的可校准子转换级电路处于校准模式时,其第一输入端无效,第二输入端有效;当选择开关单元550前1级的可校准子转换级电路处于正常工作模式时,其第一输入端有效,第二输入端无效。
图5C为本发明提供的每级1.5位结构的流水线型模数转换器实施例三框图。如图5C所示,该流水线型模数转换器的N级子转换级电路5_1-5_N中有2级子转换级电路为前文所述的可校准子转换级电路,分别为第i级和第k级(1≤i<k≤N)。第i级子转换级电路与第i+1级子转换级电路之间串接一选择开关单元550。选择开关单元550有两个输入端:输入端1和输入端2。输入端1与第i级子转换级电路的输出相连;输入端2与第i-1级单元的输出端相连。当i=1时,第0级单元为模拟输入节点或采样保持电路。第k级子转换级电路与第k+1级单元之间串接一选择开关单元551。选择开关单元551有两个输入端:输入端3和输入端4。输入端3与第k级子转换级电路的输出相连;输入端4与第k-1级子转换级电路的输出端相连。当k=N时,第N+1级单元为全并行级电路510。可校准子转换级电路i和k的工作模式以及选择开关单元的有效输入端均由控制时钟产生电路520产生的时钟控制。可校准子转换级电路i处于校准模式时,选择开关单元550输入端1无效,输入端2有效;可校准子转换级电路k处于正常工作模式,选择开关单元551输入端3有效,输入端4无效。反之,可校准子转换级电路i处于正常工作模式时,选择开关单元550输入端1有效,输入端2无效;可校准子转换级电路k处于校准模式,选择开关单元551输入端3无效,输入端4有效。可校准子转换级电路i和k周期性地轮流校准。需要说明的是,N级子转换级电路5_1-5_N中除了第i级和第k级为可校准子转换级电路外,其余子转换级电路可以为传统的子转换级电路(传统的子转换级电路可为T+0.5位,T为1-30中任何一个整数),也可以为前文所述的无偏差子转换级电路。图5C仅显示子转换级电路均为1.5位的实施例。
作为一种优选的实施例(实施例四),如图5D所示,本发明提供的每级1.5位结构的流水线型模数转换器的N级子转换级电路5_1-5_N全部为前文所述的可校准子转换级电路。N级子转换级电路5_1-5_N中每一级子转换级电路后均串接一选择开关单元6_1-6_N。各级子转换级电路在时钟控制下一个一个地轮流校准。
作为一种优选的实施例,本发明提供的每级1.5位结构的流水线型模数转换器(包括实施例三、四)在第一级子转换级电路5_1前增加一采样保持电路540。采样保持电路540如图1中的采样保持电路101相同,对输入的模拟信号进行采样,并随后在保持阶段将采样到的模拟信号输出。该采样保持电路540的工作也由控制时钟产生电路520产生的时钟序列控制。
作为一种优选的实施例,本发明提供的每级1.5位结构的流水线型模数转换器中的可校准子转换级电路(具有两种运作模式的子转换级电路)共用一个误差探测器以节省芯片面积和功耗。一般N可取2-30中任何一个整数,M可取2-20中任何一个整数。
在不偏离本发明的精神和范围的情况下还可以构成许多有很大差别的实施例。应当理解,除了如所附的权利要求所限定的,本发明不限于在说明书中所述的具体实施例。
Claims (17)
2.根据权利要求1所述的子转换级电路,其特征在于,所述子转换级电路工作包括采样阶段和保持阶段,其中在采样阶段时,所述第一电容和所述第二电容分别连接到所述模拟输入节点与所述放大器的输入端之间;在保持阶段,所述第一电容连接到特定参考电压-Vrefk、0、Vrefk之一与所述放大器的输入端之间,所述第二电容连接到所述放大器的输入端与所述放大器的输出端之间。
3.根据权利要求1或2所述的子转换级电路,其特征在于,所述特定参考电压Vrefk用一存储器存储。
4.根据权利要求1所述的子转换级电路,其特征在于,所述放大器的增益A可调;所述子转换级电路还包括一误差探测器和一存储器,并且所述子转换级电路具有两种工作模式:正常工作模式和校准模式;
正常工作模式下,在采样阶段时,所述第一电容和所述第二电容连接到所述模拟输入节点与所述放大器的输入端之间;在保持阶段时,所述第一电容连接到特定参考电压-Vrefk、0、Vrefk之一与所述放大器的输入端之间,所述第二电容连接到所述放大器的输入端与所述放大器的输出端之间;
6.一种流水线型模数转换器,包括级联的N级子转换级电路和全并行级电路、控制时钟产生电路、数字校正电路,其特征在于,所述N级子转换级电路中至少有一级子转换级电路为权利要求1所述的子转换级电路,N取2-30中任何一个整数。
7.根据权利要求6所述的流水线型模数转换器,其特征在于,所述N级子转换级电路中除权利要求1所述的子转换级电路外,其余子转换级电路为传统的子转换级电路。
8.根据权利要求6所述的流水线型模数转换器,其特征在于,所述N级子转换级电路均为权利要求1所述的子转换级电路。
9.根据权利要求6-8中任一项所述的流水线型模数转换器,其特征在于,所述流水线型模数转换器还包括位于所述N级子转换级电路中第一级子转换级电路前的采样保持电路。
10.一种流水线型模数转换器,包括级联的N级子转换级电路和全并行级电路、控制时钟产生电路、数字校正电路,其特征在于,所述N级子转换级电路中至少有2级子转换级电路为权利要求4所述的子转换级电路,N取2-30中任何一个整数。
11.根据权利要求10所述的流水线型模数转换器,其特征在于,所述至少2级子转换级电路中同一时刻只有一级子转换级电路处于校准模式,其余子转换级电路处于正常工作模式;所述至少2级子转换级电路轮流处于校准模式;所述至少2级子转换级电路处于校准模式时从流水线中移开,处于正常工作模式时接入流水线中。
12.根据权利要求11所述的流水线型模数转换器,其特征在于,所述至少2级子转换级电路中每一级子转换级电路与其下一级单元之间设置一选择开关单元。
13.根据权利要求12所述的流水线型模数转换器,其特征在于,所述选择开关单元包括第一输入端和第二输入端,其中所述第一输入端其前一级子转换级电路输出端相连;所述第二输入端与其前两级单元的输出端相连;所述选择开关单元前1级子转换级电路处于校准模式时,其第一输入端无效,第二输入端有效;所述选择开关单元前1级的子转换级电路处于正常工作模式时,其第一输入端有效,第二输入端无效。
14.根据权利要求10所述的流水线型模数转换器,其特征在于,所述N级子转换级电路中除权利要求4所述的子转换级电路外,其余子转换级电路为传统的子转换级电路或权利要求1所述的子转换级电路。
15.根据权利要求10所述的流水线型模数转换器,其特征在于,所述N级子转换级电路均为权利要求4所述的子转换级电路。
16.根据权利要求10-15中任一项所述的流水线型模数转换器,其特征在于,所述流水线型模数转换器还包括位于所述N级子转换级电路中第一级子转换级电路前的采样保持电路。
17.根据权利要求10-15中任一项所述的流水线型模数转换器,其特征在于,所述至少有2级子转换级电路共用一误差探测器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010179395.8A CN101854174B (zh) | 2010-05-18 | 2010-05-18 | 一种流水线型模数转换器及其子转换级电路 |
US12/889,136 US8174423B2 (en) | 2010-05-18 | 2010-09-23 | Pipelined analog-to-digital converter and sub-converter stage |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010179395.8A CN101854174B (zh) | 2010-05-18 | 2010-05-18 | 一种流水线型模数转换器及其子转换级电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101854174A true CN101854174A (zh) | 2010-10-06 |
CN101854174B CN101854174B (zh) | 2012-04-18 |
Family
ID=42805474
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201010179395.8A Expired - Fee Related CN101854174B (zh) | 2010-05-18 | 2010-05-18 | 一种流水线型模数转换器及其子转换级电路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8174423B2 (zh) |
CN (1) | CN101854174B (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102931992A (zh) * | 2011-08-11 | 2013-02-13 | 原相科技股份有限公司 | 管线式adc的管线组件电路及减少电容器失配误差的方法 |
CN103546152A (zh) * | 2012-07-13 | 2014-01-29 | 奇景光电股份有限公司 | 管线架构模拟数字转换器及其偏移电压影响校正方法 |
WO2015154671A1 (zh) * | 2014-04-09 | 2015-10-15 | 华为技术有限公司 | 流水线逐次比较模数转换器的自校准方法和装置 |
CN105634492A (zh) * | 2015-12-31 | 2016-06-01 | 苏州芯动科技有限公司 | 一种流水线型模数转换器 |
CN108809306A (zh) * | 2018-06-08 | 2018-11-13 | 中国电子科技集团公司第五十八研究所 | 一种具有失配误差自校准功能的多通道高精度adc电路 |
CN110658746A (zh) * | 2019-08-26 | 2020-01-07 | 西安沃祥航空科技有限公司 | 一种基于电容阵列的程控电容装置 |
CN112600559A (zh) * | 2020-12-02 | 2021-04-02 | 深圳市国微电子有限公司 | 流水线模数转换器及收发芯片 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8736471B2 (en) * | 2012-08-22 | 2014-05-27 | Hittite Microwave Corporation | Methods and apparatus for calibrating stages in pipeline analog-to-digital converters |
GB201301665D0 (en) | 2013-01-31 | 2013-03-13 | Ibm | Dynamic current source for zero-crossing amplifier units for use in high-speed communication circuits |
CN104113337B (zh) * | 2014-05-30 | 2017-03-08 | 西安电子科技大学 | 一种流水线模数转换器 |
CN110620582B (zh) * | 2019-10-24 | 2023-04-07 | 中国兵器工业集团第二一四研究所苏州研发中心 | 一种用于流水线模数转换器的电容失配校准方法 |
US11025262B1 (en) | 2020-09-30 | 2021-06-01 | Chengdu Huawei Electronic Technology Co., Ltd. | Pipelined analog-to-digital converter |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006062108A1 (ja) * | 2004-12-09 | 2006-06-15 | Transcutaneous Technologies Inc. | イオントフォレーシス装置 |
CN100472965C (zh) * | 2002-11-27 | 2009-03-25 | 印芬龙科技股份有限公司 | 具有最小化转换误差的a/d转换器 |
CN101222230B (zh) * | 2008-01-24 | 2010-04-21 | 上海萌芯电子科技有限公司 | 可校准电容失配和有限增益误差的流水线型模数转换器 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6222471B1 (en) | 1998-01-15 | 2001-04-24 | Texas Instruments Incorporated | Digital self-calibration scheme for a pipelined A/D converter |
US6097326A (en) * | 1998-05-26 | 2000-08-01 | National Semiconductor Corporation | Algorithmic analog-to-digital converter with reduced differential non-linearity and method |
US6184809B1 (en) | 1998-08-19 | 2001-02-06 | Texas Instruments Incorporated | User transparent self-calibration technique for pipelined ADC architecture |
US6563445B1 (en) | 2001-11-28 | 2003-05-13 | Analog Devices, Inc. | Self-calibration methods and structures for pipelined analog-to-digital converters |
US6839015B1 (en) * | 2002-12-06 | 2005-01-04 | Marvell International Ltd. | Low power analog to digital converter |
US6784814B1 (en) | 2003-03-07 | 2004-08-31 | Regents Of The University Of Minnesota | Correction for pipelined analog to digital (A/D) converter |
US7307572B2 (en) * | 2005-06-15 | 2007-12-11 | Freescale Semiconductor, Inc. | Programmable dual input switched-capacitor gain stage |
US7233276B1 (en) | 2005-11-29 | 2007-06-19 | Himax Technologies, Inc. | Pipelined analog to digital converter with capacitor mismatch compensation |
-
2010
- 2010-05-18 CN CN201010179395.8A patent/CN101854174B/zh not_active Expired - Fee Related
- 2010-09-23 US US12/889,136 patent/US8174423B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100472965C (zh) * | 2002-11-27 | 2009-03-25 | 印芬龙科技股份有限公司 | 具有最小化转换误差的a/d转换器 |
WO2006062108A1 (ja) * | 2004-12-09 | 2006-06-15 | Transcutaneous Technologies Inc. | イオントフォレーシス装置 |
CN101222230B (zh) * | 2008-01-24 | 2010-04-21 | 上海萌芯电子科技有限公司 | 可校准电容失配和有限增益误差的流水线型模数转换器 |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102931992A (zh) * | 2011-08-11 | 2013-02-13 | 原相科技股份有限公司 | 管线式adc的管线组件电路及减少电容器失配误差的方法 |
CN102931992B (zh) * | 2011-08-11 | 2015-08-05 | 原相科技股份有限公司 | 管线式adc的管线组件电路及减少电容器失配误差的方法 |
CN103546152A (zh) * | 2012-07-13 | 2014-01-29 | 奇景光电股份有限公司 | 管线架构模拟数字转换器及其偏移电压影响校正方法 |
CN103546152B (zh) * | 2012-07-13 | 2016-12-21 | 奇景光电股份有限公司 | 管线架构模拟数字转换器及其偏移电压影响校正方法 |
WO2015154671A1 (zh) * | 2014-04-09 | 2015-10-15 | 华为技术有限公司 | 流水线逐次比较模数转换器的自校准方法和装置 |
CN105634492A (zh) * | 2015-12-31 | 2016-06-01 | 苏州芯动科技有限公司 | 一种流水线型模数转换器 |
CN105634492B (zh) * | 2015-12-31 | 2018-10-02 | 苏州芯动科技有限公司 | 一种流水线型模数转换器 |
CN108809306A (zh) * | 2018-06-08 | 2018-11-13 | 中国电子科技集团公司第五十八研究所 | 一种具有失配误差自校准功能的多通道高精度adc电路 |
CN110658746A (zh) * | 2019-08-26 | 2020-01-07 | 西安沃祥航空科技有限公司 | 一种基于电容阵列的程控电容装置 |
CN112600559A (zh) * | 2020-12-02 | 2021-04-02 | 深圳市国微电子有限公司 | 流水线模数转换器及收发芯片 |
CN112600559B (zh) * | 2020-12-02 | 2024-03-19 | 深圳市国微电子有限公司 | 流水线模数转换器及收发芯片 |
Also Published As
Publication number | Publication date |
---|---|
CN101854174B (zh) | 2012-04-18 |
US20110285563A1 (en) | 2011-11-24 |
US8174423B2 (en) | 2012-05-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101854174B (zh) | 一种流水线型模数转换器及其子转换级电路 | |
US7612703B2 (en) | Pipelined analog-to-digital converter with calibration of capacitor mismatch and finite gain error | |
US7796077B2 (en) | High speed high resolution ADC using successive approximation technique | |
CN109120268B (zh) | 一种动态比较器失调电压校准方法 | |
US7515086B2 (en) | Pipelined analog-to-digital converter and method of analog-to-digital conversion | |
US9331706B1 (en) | High-speed analog-to-digital conversion system with flash assisted parallel SAR architecture | |
CN111446964B (zh) | 一种新型十四比特流水线-逐次逼近型模数转换器 | |
US10348319B1 (en) | Reservoir capacitor based analog-to-digital converter | |
US9013345B2 (en) | Successive approximation AD converter and successive approximation AD conversion method | |
KR20060052937A (ko) | 공간 효율적 저전력 주기적 a/d 변환기 | |
US20230198535A1 (en) | Calibration method of capacitor array type successive approximation register analog-to-digital converter | |
CN112737583B (zh) | 一种高精度的流水线adc及前端校准方法 | |
CN109889199A (zh) | 一种带斩波稳定的σδ型和sar型混合型adc | |
CN102332919A (zh) | 一种模数转换器 | |
Naderi et al. | Algorithmic-pipelined ADC with a modified residue curve for better linearity | |
KR20090032700A (ko) | 파이프라인 아날로그-디지털 컨버터 및 그의 구동 방법 | |
KR101644999B1 (ko) | 시간 영역 다단 인터폴레이션 기법을 이용한 저전력 아날로그 디지털 변환기 | |
US8451154B2 (en) | Pipelined ADC calibration | |
EP1398880A2 (en) | Analog-digital conversion circuit | |
CN116208164A (zh) | 10bits SAR ADC电路架构 | |
JP6131102B2 (ja) | 逐次比較型a/d変換器及びその駆動方法 | |
CN114070311B (zh) | 模数转换电路及流水线模数转换器 | |
CN113746481B (zh) | 流水线逐次逼近模数转换器 | |
Shende et al. | VLSI design of low power high speed 4 bit resolution pipeline ADC in submicron CMOS technology | |
CN112737584B (zh) | 一种片内全集成电容失配校准电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120418 |
|
CF01 | Termination of patent right due to non-payment of annual fee |