CN105634492B - 一种流水线型模数转换器 - Google Patents

一种流水线型模数转换器 Download PDF

Info

Publication number
CN105634492B
CN105634492B CN201511019050.5A CN201511019050A CN105634492B CN 105634492 B CN105634492 B CN 105634492B CN 201511019050 A CN201511019050 A CN 201511019050A CN 105634492 B CN105634492 B CN 105634492B
Authority
CN
China
Prior art keywords
operational amplifier
module
gain
conversion circuit
input terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201511019050.5A
Other languages
English (en)
Other versions
CN105634492A (zh
Inventor
敖海
唐亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xindong Technology (Zhuhai) Co.,Ltd.
Original Assignee
SUZHOU ACTICHIP TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SUZHOU ACTICHIP TECHNOLOGY Co Ltd filed Critical SUZHOU ACTICHIP TECHNOLOGY Co Ltd
Priority to CN201511019050.5A priority Critical patent/CN105634492B/zh
Publication of CN105634492A publication Critical patent/CN105634492A/zh
Application granted granted Critical
Publication of CN105634492B publication Critical patent/CN105634492B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明公开了一种流水线型模数转换器。利用随机码产生器生成伪随机码，通过最小均方算法使伪随机码能跟随运算放大器的增益误差，校正电容失配和运算放大器的有限增益，因而能采用容值较小的电容和低增益运放，能在保证流水线型模数转换器精度的同时大幅降低流水线型模数转换器的功耗；利用Flash结构模数转换单元在采样相对输入信号进行量化，利用译码器将量化结果进行译码转换后对运算放大器的增益进行校正，调节其非线性，使运算放大器的非线性失真满足精度要求，进一步提高流水线型模数转换器的精度。

Description

一种流水线型模数转换器
技术领域
本发明属于模数转换器技术领域，更具体地，涉及一种流水线型模数转换器。
背景技术
模数转换器是一种将模拟信号转换成数字信号的器件，可分为以下几种类型：闪烁型(Flash)、两步型(Two-Step)、折叠型(Folding)、流水线型(Pipeline)、连续逼近型(Successive-Approximation)和过采样型(Over-Sampling)。每种结构都有其优缺点，需要根据不同的场合选择不同的电路结构，在高速高精度的应用场合中，流水线型结构已经被证明是一种最有效的结构。
如图1所示，流水线型模数转换器包括采样保持模块、N级转换电路和数字校正模块。首先，采样保持模块对输入的模拟信号进行采样，当采样率和分辨率要求较高时，采样保持器不可省略，否则时钟抖动引起的误差将降低流水线型模数转换器的性能。采样保持模块将采样到的模拟信号输出至第一级转换电路，第一级转换电路将模拟信号量化为高位数字信号，同时输出残差信号给第二级转换电路，依次类推，直到最后一级转换电路(第N级转换电路)。每一级转换电路的数字输出组成N位的数字输出。
其中，每一级转换电路输出的残差信号的精度直接决定了流水线型模数转换器的精度，因而对流水线型模数转换器的整体性能起到了至关重要的作用。在现有的各级转换电路中，为使残差信号放大器的增益达到理想值(例如，对1.5bit结构的残差放大器，理想增益为2；对2.5bit结构的残放大器，理想增益为4)，一般在残差放大器中采用运算放大器。由于应用环境一般对流水线型模数转换器的精度和速度要求较高，因而对运算放大器的要求也较高，这将导致运算放大器产生大量的功耗，使运算放大器的功耗成为流水线型模数转换器的功耗的主要来源。由于便携式设备的普及与发展，对流水线型模数转换器功耗的要求越来越高，因此，如何在保证流水线型模数转换器精度的同时降低其功耗成为亟待解决的问题。
发明内容
针对现有技术的以上缺陷或改进需求，本发明提供了一种流水线型模数转换器，能同时校正流水线型模数转换器的线性失真和非线性失真，显著提高流水线型模数转换器的精度，同时能大幅降低流水线型模数转换器的功耗。
为实现上述目的，本发明提供了一种流水线型模数转换器，其特征在于，包括依次连接的采样保持模块、多级转换电路和数字校正模块；所述多级转换电路的级数为N，第i级转换电路包括模数转换模块、数模转换模块、随机码产生器、计算模块和运算放大器，所述模数转换模块的输入端和所述计算模块的第一输入端连接后作为所述第i级转换电路的输入端，所述模数转换模块的第一输出端连接所述数字校正模块，所述模数转换模块的第二输出端连接所述数模转换模块的第一输入端，所述随机码产生器的输出端连接所述数模转换模块的第二输入端，所述数模转换模块的输出端连接所述计算模块的第二输入端，所述计算模块的输出端连接所述运算放大器的第一输入端，所述运算放大器的输出端作为所述第i级转换电路的输出端；所述随机码产生器用于生成能跟随所述运算放大器的增益误差的伪随机码，所述第i级转换电路利用所述伪随机码校正所述运算放大器的输出结果，使所述运算放大器的增益逐渐逼近其理想值，其中，i＝1,2,…,N-1。
优选地，所述第i级转换电路还包括Flash结构模数转换单元和译码器，所述Flash结构模数转换单元的输入端连接所述第i级转换电路的输入端，所述Flash结构模数转换单元的输出端连接所述译码器的输入端，所述译码器的输出端连接所述运算放大器的第二输入端；所述Flash结构模数转换单元在采样相对所述第i级转换电路的输入信号进行量化后，将量化结果输出至所述译码器，所述译码器对量化结果进行译码转换后对所述运算放大器的增益进行校正，减小所述运算放大器的非线性失真。
优选地，所述译码器通过对所述运算放大器的输出信号范围进行分段，为每个输出信号段生成对应的校正码，对所述运算放大器的增益进行校正，使所述运算放大器的增益趋近于理想值。
总体而言，通过本发明所构思的以上技术方案与现有技术相比，具有以下有益效果：利用随机码产生器生成伪随机码，通过最小均方算法使伪随机码能跟随运算放大器的增益误差，校正电容失配和运算放大器的有限增益，因而能采用容值较小的电容和低增益运放，能在保证流水线型模数转换器精度的同时大幅降低流水线型模数转换器的功耗；利用Flash结构模数转换单元在采样相对输入信号进行量化，利用译码器将量化结果进行译码转换后对运算放大器的增益进行校正，调节其非线性，使运算放大器的非线性失真满足精度要求，进一步提高流水线型模数转换器的精度。
附图说明
图1是流水线型模数转换器的基本结构框图；
图2是本发明一个实施例的子转换电路的结构示意图；
图3是本发明另一个实施例的子转换电路的结构示意图；
图4是图3所示的子转换电路的传输曲线。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
如图1所示，在流水线型模数转换器中，第N级转换电路为Flash结构模数转换单元，第一级转换电路至第(N-1)级转换电路采用相同的结构，如图2所示。以第一级转换电路为例，其包括模数转换模块、数模转换模块、随机码产生器、计算模块204和运算放大器205。模数转换模块的输入端和计算模块204的第一输入端连接后作为第一级转换电路的输入端，模数转换模块的第一输出端连接数字校正模块，模数转换模块的第二输出端连接数模转换模块的第一输入端，随机码产生器的输出端连接数模转换模块的第二输入端，数模转换模块的输出端连接计算模块204的第二输入端，计算模块204的输出端连接运算放大器205的第一输入端，运算放大器205的输出端作为第一级转换电路的输出端。
以1.5bit结构的运算放大器为例，首先，模数转换模块将第一级转换电路的输入信号进行粗量化，将量化结果d1输出至数字校正模块，并产生控制信号输出至数模转换模块，数模转换模块的输出信号和第一级转换电路的输入信号在计算模块204中进行减法运算后，输入至运算放大器205，运算放大器205的输出即为第一级转换电路的输出。如果没有伪随机码的输入，由于电容失配和运放的有限增益，运算放大器205的增益将偏离理想值2。引入随机码产生器后，利用随机码产生器生成伪随机码PN并将其输入至数模转换模块，利用最小均方(Least Mean Square,LMS)算法使伪随机码PN跟随运算放大器的增益误差，利用伪随机码PN携带的误差信号在数字域内校正运算放大器205的输出结果，从而提高流水线型模数转换器的性能。
电容失配和运算放大器的有限增益属于线性失真，通过上述子转换电路能有效校正流水线型模数转换器的线性失真，运算放大器的增益能得到降低，但对运算放大器的线性度要求仍然较高。为了达到高精度要求，需要运算放大器在输出摆幅的范围内满足线性度的要求。但是由于运放的有限增益，一般很难达到高线性度，也就是说，流水线型模数转换器还存在非线性失真，它将影响模数转换所能达到的精度。而非线性失真中，以运算放大器的非线性失真为主。
本发明另一个实施例的子转换电路如图3所示，以第一级转换电路为例，在原来的基础上新增了Flash结构模数转换单元和译码器，其中，Flash结构模数转换单元的输入端连接第一级转换电路的输入端，Flash结构模数转换单元的输出端连接译码器的输入端，译码器的输出端连接运算放大器205的第二输入端。
在伪随机码PN携带的误差信号的校正下，运算放大器205的增益逐渐逼近其理想值G1(当运算放大器205的增益为G1时，流水线型模数转换器的性能达到要求)，考虑运算放大器的非线性失真，其增益将随输出信号摆幅波动，限制了流水线型模数转换器的精度。Flash结构模数转换单元在采样相对第一级转换电路的输入信号进行量化后，将量化结果输出至译码器，译码器对量化结果进行译码转换后对运算放大器的增益进行校正，减小运算放大器的非线性失真，进而提高了流水线型模数转换器的精度。其中，Flash结构模数转换单元和译码器需要和第一级转换电路的线性失真校正部分平行，非线性失真校正部分和线性失真校正部分同时接收第一级转换电路的输入信号，Flash结构模数转换单元和译码器在非交叠时钟时间内对第一级转换电路的输入信号译码完毕，生成的校正码在保持相开始前就对运算放大器的增益进行校正。
更进一步地，译码器对运算放大器的输出信号范围进行分段，为每个输出信号段生成对应的校正码，对运算放大器的增益进行校正，使运算放大器的增益趋近于理想增益。
图4为图3所示的子转换电路的传输曲线，以1.5bit结构的运算放大器为例。在传输曲线中，将输出信号范围化分四个阶段F1～F4。在不进行非线性校正的情况下，F4对应的增益最高，其次是F3和F2，F1对应的增益最低。在1.5bit结构中需要4位Flash结构模数转换单元，译码器则需要将4位输出结果译码为2位校正码，校正运算放大器的增益。将F4和F3阶段的增益降低，将F2和F1阶段的增益提高，从而达到平衡增益的目的，最终使运算放大器的增益在理想级间增益G1附近较小的范围内波动，进而达到提高流水线型模数转换器线性度的目的。
虽然上述实施方式均以第一级转换电路为例，包括第二级转换电路至第(N-1)级转换电路的子转换电路的结构和工作原理与第一级转换电路相同，因此不再赘述。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (2)

1.一种流水线型模数转换器，其特征在于，包括依次连接的采样保持模块、多级转换电路和数字校正模块；所述多级转换电路的级数为N，第i级转换电路包括模数转换模块、数模转换模块、随机码产生器、计算模块和运算放大器，所述模数转换模块的输入端和所述计算模块的第一输入端连接后作为所述第i级转换电路的输入端，所述模数转换模块的第一输出端连接所述数字校正模块，所述模数转换模块的第二输出端连接所述数模转换模块的第一输入端，所述随机码产生器的输出端连接所述数模转换模块的第二输入端，所述数模转换模块的输出端连接所述计算模块的第二输入端，所述计算模块的输出端连接所述运算放大器的第一输入端，所述运算放大器的输出端作为所述第i级转换电路的输出端；所述随机码产生器用于生成能跟随所述运算放大器的增益误差的伪随机码，所述第i级转换电路利用所述伪随机码校正所述运算放大器的输出结果，使所述运算放大器的增益逐渐逼近其理想值，其中，i＝1,2,…,N-1；所述第i级转换电路还包括Flash结构模数转换单元和译码器，所述Flash结构模数转换单元的输入端连接所述第i级转换电路的输入端，所述Flash结构模数转换单元的输出端连接所述译码器的输入端，所述译码器的输出端连接所述运算放大器的第二输入端；所述Flash结构模数转换单元在采样相对所述第i级转换电路的输入信号进行量化后，将量化结果输出至所述译码器，所述译码器对量化结果进行译码转换后对所述运算放大器的增益进行校正，减小所述运算放大器的非线性失真。
2.如权利要求1所述的流水线型模数转换器，其特征在于，所述译码器通过对所述运算放大器的输出信号范围进行分段，为每个输出信号段生成对应的校正码，对所述运算放大器的增益进行校正，使所述运算放大器的增益趋近于理想值。
CN201511019050.5A 2015-12-31 2015-12-31 一种流水线型模数转换器 Active CN105634492B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201511019050.5A CN105634492B (zh) 2015-12-31 2015-12-31 一种流水线型模数转换器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201511019050.5A CN105634492B (zh) 2015-12-31 2015-12-31 一种流水线型模数转换器

Publications (2)

Publication Number Publication Date
CN105634492A CN105634492A (zh) 2016-06-01
CN105634492B true CN105634492B (zh) 2018-10-02

Family

ID=56049103

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201511019050.5A Active CN105634492B (zh) 2015-12-31 2015-12-31 一种流水线型模数转换器

Country Status (1)

Country Link
CN (1) CN105634492B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106209102A (zh) * 2016-06-27 2016-12-07 合肥工业大学 用于全并行—逐次逼近模拟数字转换器的混合型两级结构
US9945901B1 (en) * 2016-10-18 2018-04-17 Analog Devices, Inc. Measuring and correcting non-idealities of a system
CN111682877B (zh) * 2020-05-29 2023-04-28 成都华微电子科技股份有限公司 流水线模数转换器的模数转换方法、流水线模数转换器
CN111585574B (zh) * 2020-05-29 2023-04-07 成都华微电子科技股份有限公司 一种流水线模数转换器
CN112600559B (zh) * 2020-12-02 2024-03-19 深圳市国微电子有限公司 流水线模数转换器及收发芯片
CN115955238A (zh) * 2022-12-31 2023-04-11 重庆吉芯科技有限公司 流水线型模数转换器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101854174A (zh) * 2010-05-18 2010-10-06 上海萌芯电子科技有限公司 一种流水线型模数转换器及其子转换级电路
CN102931991A (zh) * 2011-08-12 2013-02-13 联发科技（新加坡）私人有限公司 模数转换器以及流水线模数转换器
CN104426547A (zh) * 2013-08-30 2015-03-18 上海华虹宏力半导体制造有限公司 10位流水线模数转换器
CN104604139A (zh) * 2012-08-22 2015-05-06 赫梯特微波公司 用于校准流水线模数转换器中阶段的方法和装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8497789B2 (en) * 2011-06-10 2013-07-30 Microchip Technology Incorporated Modified dynamic element matching for reduced latency in a pipeline analog to digital converter

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101854174A (zh) * 2010-05-18 2010-10-06 上海萌芯电子科技有限公司 一种流水线型模数转换器及其子转换级电路
CN102931991A (zh) * 2011-08-12 2013-02-13 联发科技（新加坡）私人有限公司 模数转换器以及流水线模数转换器
CN104604139A (zh) * 2012-08-22 2015-05-06 赫梯特微波公司 用于校准流水线模数转换器中阶段的方法和装置
CN104426547A (zh) * 2013-08-30 2015-03-18 上海华虹宏力半导体制造有限公司 10位流水线模数转换器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
流水线ADC误差及相应校正策略研究;宫月红 等;《微电子学与计算机》;20140531;第31卷(第5期);第130-134页 *

Also Published As

Publication number Publication date
CN105634492A (zh) 2016-06-01

Similar Documents

Publication Publication Date Title
CN105634492B (zh) 一种流水线型模数转换器
CN107359878B (zh) 一种基于最小量化误差的流水线adc的前端校准方法
CN107453756B (zh) 一种用于流水线adc的前端校准方法
CN104518797B (zh) 一种用于高精度模数转换器中的抖动电路
US7847720B2 (en) Pipelined analog-to-digital converter
CN108134606B (zh) 一种基于数字校准的流水线adc
CN104426547B (zh) 10位流水线模数转换器
CN102751990A (zh) 一种可提高动态性能的流水线式模数转换器
KR101168047B1 (ko) 파이프라인 아날로그-디지털 컨버터 및 그의 구동 방법
CN113114247A (zh) 基于比较时间探测器的流水线adc级间增益校准方法
CN110224701B (zh) 一种流水线结构adc
CN113271102B (zh) 流水线模数转换器
CN105187066A (zh) 数模转换器
Zhou et al. Digital calibration of inter-stage nonlinear errors in pipelined SAR ADCs
CN108233927A (zh) 一种高精度的流水线adc前端校准方法
CN112511169B (zh) 基于Sigma-Delta调制器的流水线ADC动态补偿系统及方法
Ali et al. Background calibration of operational amplifier gain error in pipelined A/D converters
CN111371456B (zh) 全动态范围ns sar adc中的二阶失配误差整形技术
CN108647406B (zh) 一种流水线模数转换器中各级电路的设计方法
CN106656184B (zh) 一种折叠率为3的折叠内插型模数转换器及其纠错方法
Farahbakhshian et al. Stochastic approximation register ADC
Lei et al. Digital background calibration for pipelined SAR ADC based on LMS algorithm
Wu et al. A Digital Background Calibration Algorithm of Pipelined ADC Based on Pesudo-Random Sequence
CN104184476A (zh) 数字式传送器与用来补偿该数字式传送器的不匹配的方法
Ali et al. Correction of operational amplifier gain error in pipelined A/D converters

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: 519000 room 105-72750, No. 6, Baohua Road, Hengqin new area, Zhuhai City, Guangdong Province (centralized office area)

Patentee after: Xindong Technology (Zhuhai) Co.,Ltd.

Address before: 215123 D 608, science and Technology Park, West Jiaotong University, 99 Ren Yan Road, Suzhou Industrial Park, Jiangsu

Patentee before: INNOSILICON TECHNOLOGIES Co.,Ltd.

CP03 Change of name, title or address