CN113271102B - 流水线模数转换器 - Google Patents

流水线模数转换器 Download PDF

Info

Publication number
CN113271102B
CN113271102B CN202110488120.0A CN202110488120A CN113271102B CN 113271102 B CN113271102 B CN 113271102B CN 202110488120 A CN202110488120 A CN 202110488120A CN 113271102 B CN113271102 B CN 113271102B
Authority
CN
China
Prior art keywords
analog
digital
digital converter
stage
conversion units
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110488120.0A
Other languages
English (en)
Other versions
CN113271102A (zh
Inventor
陈知行
张延博
诸嫣
马许愿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Macau
Original Assignee
University of Macau
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Macau filed Critical University of Macau
Priority to CN202110488120.0A priority Critical patent/CN113271102B/zh
Publication of CN113271102A publication Critical patent/CN113271102A/zh
Application granted granted Critical
Publication of CN113271102B publication Critical patent/CN113271102B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters

Abstract

本申请提供一种流水线模数转换器，涉及集成电路领域。流水线模数转换器为N级模数转换器；第i级模数转换器包括：2i‑2组模数转换单元，每组模数转换单元包括：两个模数转换单元、差分误差检测单元、级间失调电压检测单元，以及第一计算单元；第一级模数转换器的余差输出端电连接一个余差放大器的正输入端；余差放大器的输出端分别电连接第二级模数转换器的两个模数转换单元的模拟端；每组模数转换单元中的两个模数转换单元的数字端均电连接差分误差检测单元和间失调电压检测单元的数字端；相对于现有技术，避免了流水线模数转换器的增益误差检测范围小，收敛速度慢以及受失调误差影响的问题。

Description

流水线模数转换器
技术领域
本申请涉及集成电路技术领域，具体而言，涉及一种流水线模数转换器。
背景技术
流水线模数转换器结构在高速和高分辨率应用中有很高的需求，其中余差放大器是关键电路，模拟数字转换器(Analog－to－digital converter，ADC)对余差放大器的增益精度有很高的要求。
流水线ADC中使用了拆分ADC校准方法以降低对余差放大器的要求，传统拆分ADC的校准方法要求第一级ADC和第二级ADC都进行拆分，并且要求在量化开始时，在第一级注入直流电压偏移。
但是这样的拆分方式使得有效检测范围仅局限在某些输入范围中，导致流水线式模数转换器的增益误差检测范围小，收敛速度慢，并且受到失调误差影响。
发明内容
本申请的目的在于，针对上述现有技术中的不足，提供一种流水线模数转换器，以解决现有技术中流水线式模数转换器的检测范围小，收敛速度慢的问题。同时基于拆分ADC的电路结构，在不增加额外电路的基础上，实现失调误差校准。
为实现上述目的，本申请实施例采用的技术方案如下：
第一方面，本申请一实施例提供了一种流水线模数转换器，所述流水线模数转换器为N级模数转换器，N为大于或等于2的整数，第i级模数转换器具有2i-1个余量输出端，以分别电连接2i-1个余差放大器，i为2、3……N-1中任一正整数；
所述第i级模数转换器包括：2i-2组模数转换单元，每组模数转换单元包括：两个模数转换单元、差分误差检测单元、级间失调电压检测单元以及第一计算单元；
所述第一级模数转换器的余差输出端电连接一个余差放大器的正输入端，以使所述第一级模数转换器分别在余差电压中注入正直流电压偏移和负直流电压偏移；所述一个余差放大器的输出端分别电连接第二级模数转换器的两个模数转换单元的模拟端，以分别向所述第二级模数转换器输出放大后的第一余差电压和放大后的第二余差电压；其中，所述第一余差电压为注入所述正直流电压偏移的余差电压，所述第二余差电压为注入所述负直流电压偏移的余差电压；
所述每组模数转换单元中的两个模数转换单元的数字端均电连接所述差分误差检测单元的数字端，以使得所述差分误差检测单元基于所述每组模数转换单元中的两个模数转换单元输出的两个数字编码产生误差校正信号，所述差分误差检测单元的模拟端电连接所述每组模数转换单元对应的前级模数转换器电连接的余差放大器的控制端，以基于所述误差校正信号进行模拟域的校准；
所述每组模数转换单元中的两个模数转换单元的数字端还电连接所述级间失调电压检测单元，以使得所述级间失调电压检测单元基于所述每组模数转换单元中的两个模数转换单元输出的两个数字编码产生电压调整信号；
所述每组模数转换单元中的两个模数转换单元的数字端还电连接所述第一计算单元，以使得所述第一计算单元基于所述两个数字编码计算并输出所述每组模数转换单元的数字编码。
可选地，所述差分误差检测单元包括：数字减法器以及检测模块；
所述两个模数转换单元的数字端均电连接所述数字减法器的输入端，所述数字减法器的输出端电连接所述检测模块的数字端，以使得所述差分误差检测单元基于所述两个数字编码的差值产生所述误差校正信号。
可选地，所述第一计算单元包括：数字加法器、计算模块；
所述两个模数转换单元的数字端电连接所述数字加法器的输入端，所述数字加法器的输出端还电连接所述计算模块，以使得所述数字加法器对所述两个数字编码求和之后，通过所述计算模块计算并输出所述第二级模数转换器的数字编码。
可选地，所述计算模块包括：乘法器和除法器；
所述数字加法器的输出端还电连接所述乘法器的输入端，以使得所述乘法器将求和之后的数字编码乘以第一预设系数，所述第一预设系数为0.5；
所述乘法器的输出端电连接所述除法器的输入端，以使得所述除法器将乘以所述第一预设系数之后的数字编码，再除以第二预设系数得到并输出所述第二级模数转换器的数字编码，所述第二预设系数等于所述余差放大器的放大倍数。
可选地，所述第一级模数转换器包括：电容阵列、多个电容开关和比较器；
所述电容阵列的第一极板均电连接外部输入源，以接收输入的模拟电压；所述电容阵列的第二极板分别通过多个电容开关电连接预设参考电压源，所述比较器的输入端电连接所述电容阵列的第一极板，所述比较器的输出端为所述第一级模数转换器的数字输出端；所述预设参考电压源包括：预设正参考电压的电压源和预设负参考电压的电压源；
所述比较器的逻辑输出端还电连接所述多个电容开关，以使得所述多个电容开关基于所述比较器的逻辑控制信号，控制所述电容阵列的第二极板与所述预设参考电压源之间的通断，以向所述电容阵列的第二极板注入所述正直流电压偏移，或者，向所述电容阵列的第二极板注入所述负直流电压偏移；
所述多个电容开关的数量等于所述电容阵列中电容的数量。
可选地，所述电容阵列包括：多个转换电容，以及权重电容。
可选地，所述多个转换电容按电容大小为指数次幂依次排列。
可选地，所述第一级模数转换器还包括：第一采样开关，所述电容阵列的第一极板通过所述第一采样开关电连接所述外部输入源。
可选地，所述第二级模数转换器还包括：两个第二采样开关；所述余差放大器的输出端分别通过所述两个第二采样开关电连接所述两个模数转换单元的模拟端。
可选地，若i大于或等于3，所述第i级模数转换器还包括：第二计算单元，所述第二计算单元用于对所述2i-2组模数转换单元输出的数字编码进行计算后，输出所述第i级模数转换器的数字编码。
第二方面，本申请另一实施例提供了一种电子设备，包括如上述第一方面任一的流水线模数转换器。
本申请的有益效果是：采用本申请提供的流水线模数转换器，第一级模数转换器的余差输出端电连接余差放大器的正输入端，只对第二级模数转换器进行拆分，拆分为包括两个模数转换单元的第二级模数转换器，随后通过余差放大器向两个模数转换器输出放大后的第一余差电压和放大后的第二余差电压，实现对第二级模数转换器输入直流电压偏移，从而增大流水线模数转换器有效检测的范围，实现快速的数字校准，此外还通过级间失调电压检测单元的运行，以负反馈的方式更新校准电压，从而对准级间失调电压，使得失调电压收敛到0，同时基于拆分ADC的电路结构，在不增加额外电路的基础上，仅通过一套校准电路，完成对流水线结构中每一级模数转换器以及余量电压放大器的失调电压的校准。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本申请一实施例提供的流水线模数转换器的结构示意图；
图2为本申请另一实施例提供的流水线模数转换器的结构示意图；
图3为本申请一实施例提供的第二级模数转换器余差传输曲线图与数字检测曲线图；
图4为本申请一实施例提供的级间失调校准的原理示意图；
图5为本申请另一实施例提供的流水线模数转换器的结构示意图；
图6为本申请另一实施例提供的第一级模数转换器的结构示意图；
图7为本申请另一实施例提供的流水线模数转换器的结构示意图；
图8为本申请一实施例提供的三级流水线模数转换器的结构示意图；
图9为本申请另一实施例提供的三级流水线模数转换器的结构示意图；
图10为本申请一实施例提供的模数转换器的频谱图；
图11为本申请一实施例提供的增益误差校准的收敛曲线图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。
通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
另外，本申请中使用的流程图示出了根据本申请的一些实施例实现的操作。应该理解，流程图的操作可以不按顺序实现，没有逻辑的上下文关系的步骤可以反转顺序或者同时实施。此外，本领域技术人员在本申请内容的指引下，可以向流程图添加一个或多个其他操作，也可以从流程图中移除一个或多个操作。
为方便对本申请实施例的理解，下述对本申请涉及的部分名词进行解释：
流水线结构的模数转换器，又称流水线转换器或者流水线模数转换电路：顾名思义，其实由多个子模数转换器以流水结构，依次连接，即，前级子模数转换器的余量输出端，通过一个余差放大器连接后级的子模数转换电路。其中，该余差放大器还可称为余差放大器。
需要说明的是，本申请所提供的流水线模数转换电路中的各级模数转换器，其可以为逐次逼近寄存器型(successive approximation register，SAR)模数转换器，但并绝限于SAR模数转换器，也可为其他结构的模数转换器。SAR模数转换器，其可在每一次模数转换过程中，通过遍历所有的量化值并将其转化为模拟值，将输入信号与其逐一比较，最终得到要输出的数字编码。
本申请下述各实施例提供的流水线模数转换器为一种差分的流水线模数转换器，在该流水线模数转换器中，只需将第一级模数转换器之后的模数转换器进行拆分，对于第一级模数转换器，只需在第一级模数转换器输出的余差电压中分别注入正直流电压偏移，和负直流电压偏移即可，无需进行第一级模数转换器的拆分，提高了流水线模数转换器的有效检测范围，极大的减小了收敛所需的ADC转换次数，实现快速的数字后台校准。
如下结合多个具体的应用示例，对本申请实施例所提供的一种流水线模数转换器进行解释说明。该实施例提供的流水线模数转换器可以包括：N级模数转换器，N为大于或等于2的整数，第i级模数转换器具有2i-1个余量输出端，以分别电连接2i-1个余差放大器，i为2、3……N-1中任一正整数；第i级模数转换器包括：2i-2组模数转换单元，每组模数转换单元包括：两个模数转换单元、差分误差检测单元、级间失调电压检测单元以及第一计算单元。
因此，对于第一级模数转换器可包括：1个模数转换单元，第二级模数转换器可包括：1组模数转换单元，即2个模数转换单元，第3级模数转换器可包括：2组模数转换单元，即4个模数转换单元，如此类推。
对于第一级模数转换器的结构可以与下述第一级模数转换器类似，具体参照下述，对于第一级之后的后级模数转换器中每组模数转换单元的结构可与上述第二级模数转换器类似，参见下述。
如下先以N为2为例。对具有二级模数转换器的流水线模数转换器进行示例说明。图1为本申请一实施例提供的一种流水线模数转换器的结构示意图，如图1所示，该流水线模数转换器100包括：第一级模数转换器110，余差放大器120和第二级模数转换器130；其中，第二级模数转换器130包括：两个模数转换单元131、差分误差检测单元132、级间失调电压检测单元133以及第一计算单元134，此时的流水线数模转换器结构为单端结构。
第一级模数转换器110的余差输出端电连接一个余差放大器120的正输入端，以使第一级模数转换器110分别在余差电压中注入正直流电压偏移和负直流电压偏移；一个余差放大器120的输出端分别电连接第二级模数转换器130的两个模数转换单元的模拟端，以分别向两个模数转换器110输出放大后的第一余差电压和放大后的第二余差电压；其中，第一余差电压为注入正直流电压偏移的余差电压，第二余差电压为注入负直流电压偏移的余差电压。
两个模数转换单元131可以包括：模数转换单元ADCa和模数转换单元ADCb；两个模数转换单元131的数字端均电连接差分误差检测单元132的数字端，以使得差分误差检测单元132基于两个模数转换单元131输出的两个数字编码产生误差校正信号，差分误差检测单元132的模拟端电连接余差放大器120的控制端，以基于误差校正信号对余差放大器120进行模拟域的校准。
两个模数转换单元131的数字端还电连接级间失调电压检测单元133，以使得级间失调电压检测单元133基于两个模数转换单元131输出的两个数字编码产生电压调整信号。
两个模数转换单元131的数字端还电连接计算单元134，以使得计算单元134基于两个数字编码计算并输出第二级模数转换器130的数字编码。
采用本申请提供的流水线模数转换器，第一级模数转换器的余差输出端电连接余差放大器的正输入端，只对第二级模数转换器进行拆分，拆分为包括两个模数转换单元的第二级模数转换器，随后通过余差放大器向两个模数转换器输出放大后的第一余差电压和放大后的第二余差电压，使得第二级模数转换器在量化前，对输入的余量电压注入正直流电压偏移和负直流电压偏移，从而增大流水线模数转换器有效检测的范围，实现快速的数字校准，同时基于拆分ADC的电路结构，在不增加额外电路的基础上，仅通过一套校准电路，完成对流水线结构中每一级模数转换器以及余量电压放大器的失调电压的校准。
可选地，在上述实施例的基础上，本申请实施例还可提供一种流水线模数转换器，如下结合附图对上述流水线模数转换器进行示例说明。图2为本申请另一实施例提供的一种流水线模数转换器的结构示意图，如图2所示，差分误差检测单元132包括：数字减法器1321以及检测模块1322。
其中，两个模数转换单元131的数字端均电连接数字减法器1321的输入端，数字减法器1321的输出端电连接检测模块1322的数字端，以使得差分误差检测单元132基于两个数字编码的差值产生误差校正信号。
如图2所示，第一计算单元134包括：数字加法器1341、计算模块1342。
两个模数转换单元的数字端电连接数字加法器1341的输入端，数字加法器1341的输出端还电连接计算模块1342，以使得数字加法器1341对两个数字编码求和之后，通过计算模块1342计算并输出第二级模数转换器130的数字编码。
示例地，差分误差检测单元132的工作逻辑可以为：根据模数转换单元ADCa的数字输出值D2A，和模数转换单元ADCb的数字输出值D2B，通过数字减法器1321对D2A和D2B做差得到增益误差的检测值Dd，即Dd＝D2A－D2B。
在本申请的一个实施例中，随后可以通过检测模块1322根据增益误差的检测值Dd的值判断出余差放大器120增益误差的极性，根据增益误差的极性，在模拟域反向调整余差放大器120增益，从而完成校准，例如可以根据增益误差的极性向余差放大器120的尾电流源返回控制信号，使得余差放大器120根据返回的控制信号对增益进行调整，增益误差的检测值与增益误差极性之间的关系可以为表1所示。
表1：
增益误差的检测值 增益误差极性
Dd＞DR/4 ε＞0
Dd＝DR/4 ε＝0
Dd＜DR/4 ε＜0
其中，DR2是第二级量化码的摆幅，第二级模拟输入范围为(－VR2，+VR2)对应其输出数字码范围为(0，DR2)。
示例地，第一计算单元134的工作逻辑可以为：通过数字加法器1341根据模数转换单元ADCa的数字输出D2A和模数转换单元ADCb数字输出D2B求和，随后根据计算模块1342对求和得到的值求平均值得到第二级的数字输出D2，即D2＝(D2A+D2B)/2，D2除以余差放大器增益G后与D1相加即得到整个模数转换器的数字输出，即Dout＝D2/G+D1。
图3为本申请一实施例提供的第二级模数转换器余差传输曲线图与数字检测曲线图，如图3所示，第一级模数转换器110的电容阵列上极板注入正的LSB电压后，第二级模数转换器130的传输曲线如图中170所框选的曲线所示，第一级模数转换器110的电容阵列上极板注入负的LSB电压后，第二级模数转换器130的传输曲线如图中180所框选的曲线所示。两条曲线之间的垂直间距为Vd。当增益误差ε为正时，垂直间距Vd变大；当增益误差ε为负时，垂直间距Vd变小。Vd对应的数字码是模数转换单元ADCa的数字输出D2A和模数转换单元ADCb的数字输出D2B的差Dd。当增益误差为0时，Dd＝DR2/4，DR2是第二级量化码的摆幅。
图4为本申请一实施例提供的级间失调校准的原理示意图，本申请所提出的级间失调校准通过第二级两通道MSB位的比较结果完成，其检测原理如图4所示。假设电路中不存在噪声，由于第二级传输曲线在split ADC校准中发生平移，当没有失调误差时(Vos＝0)，ADC2A的传输曲线应保持在0以上，ADC2B的传输曲线应保持在0以下，对应MSB位量化码D2A，MSB和D2B，MSB分别为“1”和“0”；当整体失调电压偏正时(Vos＞0)，两条传输曲线会向下平移，ADC2A的部分曲线出现在0以下，这部分输入对应的D2A，MSB为0；当整体失调电压偏负时(Vos＜0)，两条传输曲线会向上平移，ADC2B的部分曲线出现在0以上，这部分输入对应的D2B，MSB为1。
基于上述特性，D2A，MSB和D2B，MSB可用作级间失调校准的检测标志。如表2所示，当检测到D2A，MSB＝0时，说明整体失调为正值，向第一级ADC中注入负直流电压进行校准；当检测到D2B，MSB＝1时，说明整体失调为负值，向第一级ADC中注入正直流电压进行校准；失调电压校准在后台运行，以负反馈方式更新校准电压以对准级间失调电压，使得整体失调电压Vos收敛到0。相比于传统的失调校准中每一个模块都需要一套校准电路的复杂方法，该方法仅通过一套校准电路，就可以同时对流水线结构中每一级模数转换器以及余量电压放大器的失调电压进行校准。
表2：
失调误差的检测值 失调误差极性
D2A，MSB＝0 Vos＞0
D2B，MSB＝1 Vos＜0
可选地，在上述实施例的基础上，本申请实施例还可提供一种流水线模数转换器，如下结合附图对上述流水线模数转换器进行示例说明。图5为本申请另一实施例提供的流水线模数转换器的结构示意图，如图5所示，计算模块1342包括：乘法器1342a和除法器1342b。
数字加法器1341的输出端还电连接乘法器1342a的输入端，以使得乘法器1342a将求和之后的数字编码乘以第一预设系数，在本申请的一个实施例中，第一预设系数例如可以为0.5；乘法器1342a的输出端电连接除法器1342b的输入端，以使得除法器1342b将乘以第一预设系数之后的数字编码，再除以第二预设系数得到并输出第二级模数转换器130的数字编码，第二预设系数等于余差放大器120的放大倍数。
可选地，在上述实施例的基础上，本申请实施例还可提供一种流水线模数转换器，如下结合附图对上述流水线模数转换器进行示例说明。图6为本申请另一实施例提供的第一级模数转换器的结构示意图，如图6所示，第一级模数转换器110包括：电容阵列111、多个电容开关112和比较器113。
电容阵列111的第一极板均电连接外部输入源，以接收输入的模拟电压Vin；电容阵列111的第二极板分别通过多个电容开关112电连接预设参考电压源，比较器113的输入端电连接电容阵列111的第一极板，比较器113的输出端为第一级模数转换器110的数字输出端；预设参考电压源包括：预设正参考电压的电压源和预设负参考电压的电压源。
比较器113的逻辑输出端还电连接多个电容开关112，以使得多个电容开关112基于比较器113的逻辑控制信号，控制电容阵列111的第二极板与预设参考电压源之间的通断，以向电容阵列111的第二极板注入正直流电压偏移，或者，向电容阵列111的第二极板注入负直流电压偏移；多个电容开关112的数量等于电容阵列111中电容的数量。
其中，电容阵列111中多个电容上极板的电压值输入比较器113输入端，经过比较器113的比较得到数字输出，根据SAR逻辑的输出，每个电容的下级板通过对应的电容开关进行控制，其中每个电容开关对应控制一个电容的下级板与哪个参考电平连接，即各电容开关控制对应的电容的下级板连接到参考电平VCM、VREFP或VREFN，以实现二分法的逐次逼近过程，转换完成后的电容阵列111上极板电压为－Q。
如图6所示，第一级模数转换器110还包括：第一采样开关114，电容阵列111的第一极板通过第一采样开关114电连接外部输入源。
第一采样开关114用于实现第一级模数转换器110在采样阶段对外部输入信号Vin的采样。当第一采样开关的信号为“1”时，表示当前第一级模数转换器110进入采样阶段，此时第一采样开关114处于闭合状态，第一级模数转换器110电容阵列111的上极板连接到外部输入信号Vin进行采样。当第一采样开关/>的信号变为“0”时，此时第一采样开关114处于打开状态，表示第一级模数转换器110的采样阶段结束，此时电容阵列111上极板存储的是第一采样开关114闭合前一刻的值，这个值也是第一级模数转换器110所要进行量化编码的值。
示例地，在本申请的一个实施例中，电容阵列111包括：多个转换电容，以及权重电容。
其中，多个转换电容按电容大小为依次排列。
示例地，在本申请的一个实施例中，多个转换电容大小按照2的指数次幂排列，多个转换电容中，CMSB为参与转换的最大电容，CLSB为参与转换的最小电容。电容阵列111最末尾的电容Cdum作为权重电容，不参与转换。
在一些可能的实施例中，在电容阵列111中通过多个转换电容完成转换后，可以通过将第一级模数转换器110的电容阵列111中权重电容Cdum下极板的电容开关112在不同的参考电平之间的切换，使得在第一级模数转换器110的电容阵列111上极板注入正的LSB电压，或在第一级模数转换器110的电容阵列111上极板注入负的LSB电压，从而实现分别在余差电压中注入正直流电压偏移和负直流电压偏移。
例如，通过将第一级模数转换器110的电容阵列111中权重电容Cdum下极板的电容开关112由参考电平VCM切换到VREFP，使得在第一级模数转换器110的电容阵列111上极板注入正的LSB电压；将第一级模数转换器110的电容阵列111中权重电容Cdum下极板的电容开关112由参考电平VREFP切换到VREFN，在第一级模数转换器110的电容阵列111上极板注入负的LSB电压。从而使得两个模数转换单元可以分别根据不同的上极板注入电压，进行各自的量化。
可选地，在上述实施例的基础上，本申请实施例还可提供一种流水线模数转换器，如下结合附图对上述流水线模数转换器进行示例说明。图7为本申请另一实施例提供的流水线模数转换器的结构示意图，如图7所示，第二级模数转换器130还包括：两个第二采样开关135；余差放大器120的输出端分别通过两个第二采样开关135电连接两个模数转换单元131的模拟端。
第二采样开关135用于实现各模数转换单元131在采样阶段对余差放大器120的输出端输出的信号进行采样，如图7所示，第二采样开关135例如可以包括和/>模数转换单元131可以包括：模数转换单元ADCa和模数转换单元ADCb，其中/>为模数转换单元ADCa的第二采样开关135，/>为模数转换单元ADCb的第二采样开关135。
示例地，仍以图6－图7给出的实施例为例进行说明，在电容阵列111中多个转换电容转换完成后，将第一级模数转换器110的电容阵列111中权重电容Cdum下极板的电容开关112由参考电平VCM切换到VREFP，使得在第一级模数转换器110的电容阵列111上极板注入正的LSB电压。当的信号为“1”时，表示当前进入余差放大状态，余差放大器120将第一级模数转换器110中电容阵列111的上极板电压(－Q+LSB)放大G倍至模数转换单元ADCa的电容阵列上极板上，余差放大器120第一次放大结束后，由模数转换单元ADCa开始进行量化。
同时，余差放大器120第一次放大结束后，将第一级模数转换器110的电容阵列111中权重电容Cdum下极板的电容开关112由参考电平VREFP切换到VREFN，在第一级模数转换器110的电容阵列111上极板注入负的LSB电压。当的信号为“1”时，余差放大器120将第一级模数转换器110的电容阵列111上极板电压(－Q－LSB)放大G倍至模数转换单元ADCb的电容阵列上极板上，放大结束后，模数转换单元ADCb开始进行量化。
应当理解上述实施例虽然均以流水线模数转换器为二级流水线模数转换器为例进行说明，但是流水线数模转换器也可以为4级流水线模数转换器或8流水线模数转换器，等任意2的指数次幂的流水线模数转换器，具体流水线模数转换器的级次可以根据用户需要灵活进行扩展。
示例地，在一些可能的实施例中，若i大于或等于3，则第i级模数转换器还包括：第二计算单元，第二计算单元用于对2i-2组模数转换单元输出的数字编码进行计算后，输出第i级模数转换器的数字编码。
图8为本申请一实施例提供的三级流水线模数转换器的结构示意图，图9为本申请另一实施例提供的三级流水线模数转换器的结构示意图；以图8为例进行说明，三级流水线模数转换器的结构可以在二级流水线模数转换器的基础上进行扩展，三级流水线模数转换器可以包括第一采样开关114、第一级模数转换器ADC1、第一余差放大器G1、第二采样开关135、第二级模数转换器和第3级模数转换器，例如可以在分别第二级模数转换器的模数转换单元ADC1a后和在第二级模数转换器的模数转换单元ADC1b后扩展第三级模数转换器；其中第3级模数转换器包括ADC2a和ADC2b两个模数转换单元。
如图8所示，第一余差放大器的输入端与第一采样开关连接，第一采样开关与外部输入信号Vin连接，用于在第一采样开关闭合后，对外部输入信号Vin进行采样。第一级模数转换器ADC1a的输出端与第一级模数转换器ADC1b的输出端的输出结果分别输入至级间失调电压检测单元，此外第一级模数转换器ADC1a的输出端与第一级模数转换器ADC1b的输出端的输出结果相加后，与第一计算单元相连，并在经过第一计算单元的计算处理后，与第二余差放大器G2的输入端连接，第二余差放大器G2的输出端分别电连接两个模数转换单元ADC2a和ADC2b的模拟端，以分别向两个模数转换器ADC2a和ADC2b输出放大后的第三余差电压(G2(－Q1a+LSB2))和放大后的第四余差电压(G2(－Q1a－LSB2))；ADC2a和ADC2b的输出结果与级间失调电压检测单元连接，从而实现二级流水线模数转换器的扩展；其中，第一余差放大器G1和第二余差放大器G2的各项参数设置均相同。
如图8和图9所示，第一计算单元为乘法器，参数为0.5，用于对每组模数转换单元的数字编码进行累加后求平均值，即第一计算单元可以视为乘法器；随后每组模数转换单元的数字编码还需要经过第一计算单元和第二计算单元处理，其中第一计算单元对每组模数转换单元的数字编码进行累加后求平均值，第二计算单元将求得的平均值乘1/G2，从而得到第3级模数转换器最终输出的数字编码，第二级模数转换器输出的数字编码和第3级模数转换器输出的数字编码之和经过第二计算单元的处理后，与第一级模数转换器输出的数字编码求和，最终的求和结果为Dout。
其中，第二计算单元为除法器，具体参数根据余差放大器增益确定，如图9所示，第二级模数转换器输出的数字编码对应的第二计算单元的参数为“/G1”，第3级模数转换器输出的数字编码对应的第二计算单元的参数为“/G2”。
应当理解本申请提供的模数转换器还可以扩展为八级流水线模数转换器或十六级流水线模数转换器，具体扩展思路与上述实施例给出的类似，本申请在此不再赘述。
图10为本申请一实施例提供的模数转换器的频谱图；图11为本申请一实施例提供的增益误差校准的收敛曲线图，在本申请的一个实施例中，以流水线模数转换器采用28nm标准CMOS工艺进行电路设计，并进行了流片验证；整个电路工作在1V电源电压下，采样频率最高为260MS/s，输入信号幅度为2V Vpp，在输入信号频率为3.25MHz时，流水线模数转换器(Pipelined SAR ADC)的功耗为3.1mW为例进行说明，此时测试得到的模数转换器频谱图如图10所示。通过对图10的计算可知，本申请所设计的流水线模数转换器的信噪失真比(SignaltoNoiseandDistortionRatio，SNDR)为79.1dB，有效精度为13位，品质因数达到了10.7fJ/conv.－step。通过本申请提供的流水线模数转换器进行增益误差校准后，SNDR提升了7.6dB。
通过图11可以看到通过本申请提供的流水线模数转换器，经过4K次转换后，模数转换器的增益误差就可以校准到0，传统拆分模数转换器准方法需要4M次转换才能收敛，相比之下，本申请由于检测范围增大，因此收敛速度得到了极大增强，从而实现了快速的数字后台校准。
采用本申请提供的流水线模数转换器，通过对第二级模数转换器的两个模数转换器输入直流电压偏移，增大了流水线模数转换器有效检测的范围，实现了一种全输入范围检测增益误差的校准电路，同时实现了快速的数字后台校准。
本申请另一实施例提供了一种电子设备，包括如上述图1－图11任一的流水线模数转换器。
由于电子设备包括上述图1－图11任一的流水线模数转换器，因此带来的有益效果与上述流水线模数转换器带来的有益效果相同，本申请在此不再赘述。
以上仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
以上仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。

Claims (10)

1.一种流水线模数转换器，其特征在于，所述流水线模数转换器为N级模数转换器，N为大于或等于2的整数，第i级模数转换器具有2i-1个余量输出端，以分别电连接2i-1个余差放大器，i为2、3……N-1中任一正整数；
所述第i级模数转换器包括：2i-2组模数转换单元，每组模数转换单元包括：两个模数转换单元、差分误差检测单元、级间失调电压检测单元以及第一计算单元；
第一级模数转换器的余差输出端电连接一个余差放大器的正输入端，以使所述第一级模数转换器分别在余差电压中注入正直流电压偏移和负直流电压偏移；所述一个余差放大器的输出端分别电连接第二级模数转换器的两个模数转换单元的模拟端，以分别向所述第二级模数转换器输出放大后的第一余差电压和放大后的第二余差电压；其中，所述第一余差电压为注入所述正直流电压偏移的余差电压，所述第二余差电压为注入所述负直流电压偏移的余差电压；
所述每组模数转换单元中的两个模数转换单元的数字端均电连接所述差分误差检测单元的数字端，以使得所述差分误差检测单元基于所述每组模数转换单元中的两个模数转换单元输出的两个数字编码产生误差校正信号，所述差分误差检测单元的模拟端电连接所述每组模数转换单元对应的前级模数转换器电连接的余差放大器的控制端，以基于所述误差校正信号进行模拟域的校准；
所述每组模数转换单元中的两个模数转换单元的数字端还电连接所述级间失调电压检测单元，以使得所述级间失调电压检测单元基于所述每组模数转换单元中的两个模数转换单元输出的两个数字编码产生电压调整信号；
所述每组模数转换单元中的两个模数转换单元的数字端还电连接所述第一计算单元，以使得所述第一计算单元基于所述两个数字编码计算并输出所述每组模数转换单元的数字编码。
2.根据权利要求1所述的流水线模数转换器，其特征在于，所述差分误差检测单元包括：数字减法器以及检测模块；
所述两个模数转换单元的数字端均电连接所述数字减法器的输入端，所述数字减法器的输出端电连接所述检测模块的数字端，以使得所述差分误差检测单元基于所述两个数字编码的差值产生所述误差校正信号。
3.根据权利要求1所述的流水线模数转换器，其特征在于，所述第一计算单元包括：数字加法器、计算模块；
所述两个模数转换单元的数字端电连接所述数字加法器的输入端，所述数字加法器的输出端还电连接所述计算模块，以使得所述数字加法器对所述两个数字编码求和之后，通过所述计算模块计算并输出所述第二级模数转换器的数字编码。
4.根据权利要求3所述的流水线模数转换器，其特征在于，所述计算模块包括：乘法器和除法器；
所述数字加法器的输出端还电连接所述乘法器的输入端，以使得所述乘法器将求和之后的数字编码乘以第一预设系数，所述第一预设系数为0.5；
所述乘法器的输出端电连接所述除法器的输入端，以使得所述除法器将乘以所述第一预设系数之后的数字编码，再除以第二预设系数得到并输出所述第二级模数转换器的数字编码，所述第二预设系数等于所述余差放大器的放大倍数。
5.根据权利要求1所述的流水线模数转换器，其特征在于，所述第一级模数转换器包括：电容阵列、多个电容开关和比较器；
所述电容阵列的第一极板均电连接外部输入源，以接收输入的模拟电压；所述电容阵列的第二极板分别通过多个电容开关电连接预设参考电压源，所述比较器的输入端电连接所述电容阵列的第一极板，所述比较器的输出端为所述第一级模数转换器的数字输出端；所述预设参考电压源包括：预设正参考电压的电压源和预设负参考电压的电压源；
所述比较器的逻辑输出端还电连接所述多个电容开关，以使得所述多个电容开关基于所述比较器的逻辑控制信号，控制所述电容阵列的第二极板与所述预设参考电压源之间的通断，以向所述电容阵列的第二极板注入所述正直流电压偏移，或者，向所述电容阵列的第二极板注入所述负直流电压偏移；
所述多个电容开关的数量等于所述电容阵列中电容的数量。
6.根据权利要求5所述的流水线模数转换器，其特征在于，所述电容阵列包括：多个转换电容，以及权重电容。
7.根据权利要求6所述的流水线模数转换器，其特征在于，所述多个转换电容按电容大小为指数次幂依次排列。
8.根据权利要求5所述的流水线模数转换器，其特征在于，所述第一级模数转换器还包括：第一采样开关，所述电容阵列的第一极板通过所述第一采样开关电连接所述外部输入源。
9.根据权利要求1所述的流水线模数转换器，其特征在于，所述第二级模数转换器还包括：两个第二采样开关；所述余差放大器的输出端分别通过所述两个第二采样开关电连接所述两个模数转换单元的模拟端。
10.根据权利要求1－9中任一所述的流水线模数转换器，其特征在于，若i大于或等于3，所述第i级模数转换器还包括：第二计算单元，所述第二计算单元用于对所述2i-2组模数转换单元输出的数字编码进行计算后，输出所述第i级模数转换器的数字编码。
CN202110488120.0A 2021-04-30 2021-04-30 流水线模数转换器 Active CN113271102B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110488120.0A CN113271102B (zh) 2021-04-30 2021-04-30 流水线模数转换器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110488120.0A CN113271102B (zh) 2021-04-30 2021-04-30 流水线模数转换器

Publications (2)

Publication Number Publication Date
CN113271102A CN113271102A (zh) 2021-08-17
CN113271102B true CN113271102B (zh) 2023-10-27

Family

ID=77229960

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110488120.0A Active CN113271102B (zh) 2021-04-30 2021-04-30 流水线模数转换器

Country Status (1)

Country Link
CN (1) CN113271102B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113839674B (zh) * 2021-09-24 2024-04-02 澳门大学 一种模数转换电路
CN114499529B (zh) * 2022-04-01 2022-07-19 浙江地芯引力科技有限公司 模拟数字转换器电路、模拟数字转换器及电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102118168A (zh) * 2011-04-08 2011-07-06 中国科学院半导体研究所 基于多比特串行转换的逐次逼近模数转换器
CN104242879A (zh) * 2013-06-20 2014-12-24 西安电子科技大学 一种用于高速模数转换器的高速低失调动态比较器
EP3043478A1 (en) * 2014-12-17 2016-07-13 Analog Devices, Inc. Microprocessor-assisted calibration for analog-to-digital converter

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2457328B1 (en) * 2009-07-24 2014-03-26 Technion Research and Development Foundation, Ltd. Ultra-high-speed photonic-enabled adc based on multi-phase interferometry
US9503116B2 (en) * 2014-12-17 2016-11-22 Analog Devices, Inc. Efficient calibration of errors in multi-stage analog-to-digital converter

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102118168A (zh) * 2011-04-08 2011-07-06 中国科学院半导体研究所 基于多比特串行转换的逐次逼近模数转换器
CN104242879A (zh) * 2013-06-20 2014-12-24 西安电子科技大学 一种用于高速模数转换器的高速低失调动态比较器
EP3043478A1 (en) * 2014-12-17 2016-07-13 Analog Devices, Inc. Microprocessor-assisted calibration for analog-to-digital converter

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
An 11b 60MS/s 2.1mW two-step time-interleaved SAR-ADC with reused S&H;Sai-Weng Sin et., al.;2010 Proceedings of ESSCIRC;全文 *

Also Published As

Publication number Publication date
CN113271102A (zh) 2021-08-17

Similar Documents

Publication Publication Date Title
US8416116B2 (en) Successive approximation analog-to-digital converter having auxiliary prediction circuit and method thereof
US8537046B2 (en) System and method for analog to digital (A/D) conversion
US10135457B2 (en) Successive approximation register analog-digital converter having a split-capacitor based digital-analog converter
CN113271102B (zh) 流水线模数转换器
US7486218B2 (en) Cyclic analog-to-digital converter
CN111565042B (zh) 一种适用于两步式adc的校正方法
CN111446964B (zh) 一种新型十四比特流水线-逐次逼近型模数转换器
CN107579740B (zh) 提高流水线模数转换器输出精度的方法及模数转换器
CN113114247B (zh) 基于比较时间探测器的流水线adc级间增益校准方法
CN111654285A (zh) 一种pipelined SAR ADC电容失配和增益误差的数字后台校准方法
TW201943211A (zh) 類比數位轉換器與方法
CN104426547A (zh) 10位流水线模数转换器
CN113037287A (zh) 一种高精度逐次逼近性模数转换器的后台校准方法及系统
CN110504966B (zh) 一种模数转换器的校准系统及方法
RU2341017C2 (ru) Быстродействующий аналого-цифровой преобразователь и способ его калибровки
Chen et al. A 10-bit 40-MS/s time-domain two-step ADC with short calibration time
Lee et al. Interstage gain proration technique for digital-domain multi-step ADC calibration
Wu et al. A digital background calibration scheme for pipelined ADCs using multiple-correlation estimation
JP2705585B2 (ja) 直並列型アナログ／ディジタル変換器
CN113098511B (zh) 一种流水线逐次逼近型模数转换器的前端自校准方法
Li et al. A Digital Calibration Algorithm with Variable-Amplitude Dithering for Domain-extended Pipeline ADCs
CN107517059B (zh) 一种提高模数转换器转换速度的电路及方法
Tang et al. A digital nonlinearity correction technique for pipelined ADC's
Ma et al. A 16-Bit 2 MS/s Cyclic-pipelined ADC with Calibration for Inter-stage Amplification
Piatak et al. A 14-bit 100 MS/s Pipelined ADC

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant