CN107579740B - 提高流水线模数转换器输出精度的方法及模数转换器 - Google Patents
提高流水线模数转换器输出精度的方法及模数转换器 Download PDFInfo
- Publication number
- CN107579740B CN107579740B CN201710743591.5A CN201710743591A CN107579740B CN 107579740 B CN107579740 B CN 107579740B CN 201710743591 A CN201710743591 A CN 201710743591A CN 107579740 B CN107579740 B CN 107579740B
- Authority
- CN
- China
- Prior art keywords
- capacitor
- residual
- sampling
- capacitors
- digital converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
本发明提供一种提高流水线模数转换器输出精度的方法及一种流水线模数转换器,所述流水线模数转换器中包括多个串联的级电路,每个级电路设置有余差放大电路及子模数转换器,所述方法包括以下步骤:S1:在第一级级电路中增加校准模块,所述校准模块包括开关电容阵列,所述开关电容阵列中包括至少一抖动电容;S2:在所述级电路输入信号为零时,对所述余差放大电路中每个采样电容及每个抖动电容的初始权重值进行测量和存储;S3:利用每个采样电容的初始权重值来校准所述级电路输出的数字信号,利用每个抖动电容的初始权重值在数字域完成去抖动处理,完成前台校准过程。
Description
技术领域
本发明涉及模数转换技术领域,特别涉及一种提高流水线模数转换器输出精度的方法及一种模数转换器。
背景技术
本部分旨在为权利要求书中陈述的本发明的具体实施方式提供背景或上下文。此处的描述不因为包括在本部分中就承认是现有技术。
流水线模数转换器由于兼具高速高精度特性,被广泛应用于通信、雷达、医疗、仪器仪表、汽车电子等领域。随着电子技术的不断发展,对模数转换器的速度、精度和功耗提出了更高的要求。
对开关电容式模数转换器而言,实现宽带宽和低功耗显得越来越重要,因此需要尽量减小采样电容的大小,但是电容的缩小势必会增大失配误差;同时,先进工艺下MOS管本征增益降低、电源电压逐渐降低等因素影响高增益的运算放大器的设计,致使出现了有限增益误差。
发明内容
有鉴于此,本发明提供一种提高流水线模数转换器输出精度的方法及一种模数转换器。
一种提高流水线模数转换器输出精度的方法,流水线模数转换器中包括多个串联的级电路,每个级电路设置有余差放大电路及子模数转换器,所述方法包括以下步骤:
S1:在第一级级电路中增加校准模块,所述校准模块包括开关电容阵列,所述开关电容阵列中包括至少一抖动电容;
S2:在所述级电路输入信号为零时,对所述余差放大电路中每个采样电容及每个抖动电容的初始权重值进行测量和存储;
S3:利用每个采样电容的初始权重值来校准所述级电路输出的数字信号,利用每个抖动电容的初始权重值在数字域完成去抖动处理,完成前台校准过程。
进一步地,所述余差放大电路中每个采样电容及所述开关电容阵列的容值均为单位电容。
进一步地,所述开关电容阵列包括奇数个抖动电容,所述余差放大电路包括2N个采样电容,所述级电路中包括2N+1个单位电容,步骤S2包括以下步骤:
S21:所述级电路输入信号为零时,找出影响所述余差电压跳变电压的一个采样电容,其余N个单位电容接差分参考电压Vrp,另外N个单位电容接差分参考电压Vrn;
S22:对所述一个采样电容的初始权重值进行测量;
S23:判断是否测量过每个采样电容的初始权重值,若已测量过每个采样电容的初始权重值,则进入步骤S24;若未测量过每个采样电容的初始权重值,则返回步骤S21;
S24:所述级电路输入信号为零时,N个采样电容接差分参考电压Vrp,另外N个采样电容接差分参考电压Vrn,所述开关电容阵列中的(N-1)/2个抖动电容接Vrp,另外(N-1)/2个抖动电容接Vrn;
S25:测量所述开关电容阵列中的没有接Vrp或Vrn的一个抖动电容的初始权重;
S26:判断是否测量过所述开关电容阵列中每个抖动电容的初始权重值,若已测量过每个抖动电容的初始权重值,则进入步骤S27;若未测量过每个抖动电容C1-C7的初始权重值,则返回步骤S24;
S27:以开关电容阵列中的一部分电容作为基准电容,记录下每个抖动电容及每个采样电容与所述基准电容的权重比例,以用于后台校准。
进一步地,步骤S23及步骤26中,对每个采样电容及抖动电容的初始权重分别进行多次测量,然后求取每个采样电容及抖动电容的初始权重值的平均值。
进一步地,在步骤S3之后还包括以下步骤:
S4:所述校准模块利用开关电容阵列为其所在的级电路提供抖动信号;
S5:在所述级电路中加入有效样本判断电路,若所述级电路输入信号落入校准区间内,则所述输入信号为有效转换样本,所述余差放大电路对应所述有效转换样本输出校准余差电压;
S6:根据所述校准余差电压,利用后台校准技术,跟踪并存储每个抖动电容及采样电容的权重值变化,得到每个抖动电容及每个采样电容的实时权重值;
S7:利用每个采样电容的实时权重值来实时校准所述级电路输出的数字信号,利用每个抖动电容的实时权重值在数字域完成去抖动处理,实现后台校准的效果。
进一步地,在步骤S4中,在所述余差放大电路与所述子模数转换器分别输入所述抖动信号,以保证所述余差放大电路输出余差电压范围为[-Vref,Vref],其中,Vref=Vrp-Vrn;
在步骤S5中,所述有效样本判断电路设置于所述子模数转换器中。
进一步地,在步骤S4中,所述校准模块根据至少一预设随机数输出对应的抖动信号,在步骤S6中,所述后台校准技术使用所述预设随机数及与不同预设随机数对应的校准余差电压,来跟踪并存储每个采样电容及抖动电容的权重变化。
进一步地,将N个抖动电容其中的一部分设为基准电容,步骤S6中包括:
S61:根据不同的预设随机数控制所述开关电容阵列接入不同的抖动信号,以得到与所述预设随机数一一对应的多条余差传输曲线;
S62:实时追踪所述基准电容对应不同预设随机数的一系列余差传输曲线,根据所述校准余差电压,不断对所述基准电容的权重值进行更新,以得到所述基准电容的实时权重值;
S63:根据所述基准电容与每个抖动电容及每个采样电容之间的权重差,对每个采样电容及每个抖动电容的权重值进行更新,以得到所有采样电容及抖动电容的实时权重值。
进一步地,所述预设随机数包括对应第一余差传输曲线的第一随机数与对应第二余差传输曲线的第二随机数,步骤S52包括:
S621:对所述第一随机数对应的多个校准余差电压取平均值,得到第一余差电压;
S622:对所述第二随机数对应的多个校准余差电压取平均值,得到第二余差电压;
S623:根据所述第一余差电压、所述第二余差电压及所述第一余差传输曲线与所述第二余差传输曲线之间的关系,计算所述基准电容对应的实时权重值。
一种模数转换器,所述模数转换器采用上所述任意一项所述的提高流水线模数转换器输出精度的方法提高输出精度。
本发明提供的提高流水线模数转换器输出精度的方法及一种流水线模数转换器,其中所述校准模块包括所述开关电容阵列,前台校准时,利用所述开关电容阵列使所述级电路在零输入时就可以实现对各个采样电容的初始权重值进行测量,以提高流水线模数转换器的转换精度,减小了所述级电路的复杂程度,本发明提出的方法具有逻辑简单、校准高效和实现面积小等优点。
附图说明
图1为3.5比特冗余0.5比特级电路的单端电路结构示意图。
图2为如图1所示的级电路理想余差传输曲线。
图3为如图1所示的级电路中电容失配时的余差传输曲线。
图4为如图1所示的级电路中运算放大器有限增益误差较大时的余差传输曲线。
图5为本发明实施例提供的3.5bit级电路的单端电路结构示意图。
图6为如图5所示的级电路的提高输出精度的方法流程图。
图7为如图6所示的步骤S2的详细步骤流程图。
图8为如图5所示的级电路加入抖动信号前后的余差传输曲线。
图9为如图5所示的级电路中的有效样本判断电路的结构示意图。
图10为如图5所示的级电路的零输入附近的不同抖动信号对应的余差传输曲线。
图11为如图6所示的步骤S6的详细步骤流程图。
图12为如图11所示的步骤S62的详细步骤流程图。
主要元件符号说明
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。在不冲突的情况下,下述的实施例及实施例中的特征可以相互组合。
需要说明的是,在本发明中,当一个组件被认为是与另一个组件“相连”时,它可以是与另一个组件直接相连,也可以是通过居中组件与另一个组件间接相连。
除非另有定义,本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本发明。
本发明涉及一种提高流水线模数转换器输出精度的方法及一种流水线模数转换器。下面以3.5比特冗余0.5比特级电路为例进行说明,可以理解的是,本发明还适用于其他多比特级电路。所述流水线模数转换器中包括多个串联的级电路,每个级电路设置有余差放大电路(MDAC)及子模数转换器(sub-ADC)。
请参阅图1,为3.5比特冗余0.5比特级电路的单端电路100结构示意图。
所述流水线模数转换器中包括多个级电路,每个级电路均为差分输入差分输出电路,每个级电路包括结构对称的两个单端电路,其中一个单端电路包括正向输入端,另外一个单端电路包括反向输入端,图1中以所述级电路中的一个单端电路100进行说明。所述单端电路100设置有余差放大电路(MDAC)120及子模数转换器(sub-ADC)130。所述MDAC120及所述sub-ADC130的输入端相连,所述输入端接输入信号Vin,所述sub-ADC130对输入信号Vin进行采样,得到数字信号D1-D14,所述MDAC120输出余差电压Vout至下一级级电路。
具体地,在时钟Φ1为高时,采样电容CS1-CS14、电容Cf1、Cf2以及sub-ADC130同时对所述输入信号Vin进行采样;在时钟Φ2为高时,所述电容Cf1、Cf2此时作为反馈电容,所述采样电容CS1~CS14在所述sub-ADC130输出的14个数字信号D1-D14的控制下选择性的接参考电压Vrp或Vrn,运算放大器121输出放大的余差电压Vout,所述采样电容CS1~CS14、所述电容Cf1和Cf2的值都等于单位电容C。根据电荷守恒原理,可以计算考虑所述运算放大器121有限增益误差的级电路的输出余差电压Vout:
其中,
Di=±1
Di=1,表示包括正向输入端的单端电路100中的采样电容CSi接所述差分参考电压Vrp,包括反向输入端的单端电路100中的采样电容CSi接所述差分参考电压Vrn;
Di=-1,表示包括正向输入端的单端电路100中的采样电容CSi接所述差分参考电压Vrn,包括反向输入端的单端电路100中的采样电容CSi接所述差分参考电压Vrp。
参考电压Vref=Vrp-Vrn,A为所述运算放大器121的开环增益,F为所述运算放大器121的反馈系数。
请参阅图2-图4,图2为如图1所示的级电路理想余差传输曲线。图3为如图1所示的级电路中电容失配时的余差传输曲线。图4为如图1所示的级电路中运算放大器121有限增益误差较大时的余差传输曲线。所述sub-ADC130中设置有14个比较器,本实施例中,所述多个比较器分别设置由按由小到大顺序配置的阈值电压。所述余差传输曲线不连续,并且在所述输入信号Vin等于所述阈值电压时所述余差传输曲线出现向下的阶跃。如图2所示,所述采样电容CS8对应零输入附近的一个小区间的余差传输曲线。由于所述余差传输曲线是过零点的,如果不做调整,则前台校准时需要固定一个不为零的输入信号Vin,才可以对所述采样电容CS1-CS14的初始权重进行测量,这增加了对输入信号Vin的驱动能力的要求,增加了电路设计的复杂程度。
随着输入信号Vin从-Vref增大到Vref,所述余差传输曲线以固定的斜率增加,并在一些固定的位置(所述输入信号Vin等于每个阈值电压的位置)上出现向下的阶跃。从公式(1)可以看出,若电容存在失配,则余差传输曲线中的各个余差电压Vout阶跃值互不相同,而所述运算放大器121的有限增益效应会使得余差输出曲线中的各个余差电压Vout阶跃值统一偏小,分别如图3和图4所示,这两种非理想因素将限制所述流水线模数转换器的转换精度,一是带来微分非线性误差(DNL)和积分非线性误差(INL),在频域上则体现为谐波失真和噪底抬高,二是这些在固定输入位置上出现的误差会带来频谱上的杂散,尤其是对于小信号输入,会严重限制其无杂散动态范围(SFDR)指标。为了实现高精度转换,以及在小信号输入下也保持较高的SFDR指标,需要在电路设计上采取相应的校准措施。
请参阅图5-图6,图5为本发明实施例提供的3.5bit级电路的单端电路200结构示意图。图6为如图5所示的级电路的提高输出精度的方法流程图。
一种提高流水线模数转换器输出精度的方法,所述方法包括以下步骤:
S1:在前若干级级电路中增加校准模块240,所述校准模块240包括开关电容阵列Cd,所述开关电容阵列Cd中包括至少一抖动电容。
本实施例中,选择第一级级电路为例说明所述校准模块240实现提高流水线模数转换器输出精度的方法。可以理解的是,所述级电路之后的几级级电路也可以设置有所述校准模块240。
本实施例中,级电路中的一单端电路200包括余差放大电路(MDAC)220、子模数转换器(sub-ADC)230及校准模块240。其中,所述MDAC220及所述sub-ADC230分别与所述MDAC120及所述sub-ADC130相同,不做赘述。具体地,所述开关电容阵列Cd设置于所述校准模块240内。
所述MDAC220中每个采样电容CS1-CS14及所述开关电容阵列Cd的容值相同,且均为单位电容C。所述开关电容阵列Cd由奇数个小电容构成。本实施例中,所述开关电容阵列Cd包括7个抖动电容C1-C7,每个抖动电容的容值相同,均为1/7C,Cd=1/7C×7=C。可以理解的是,在其他实施例中,所述开关电容阵列Cd中可以设置其他奇数个抖动电容,且所述开关电容阵列Cd的容值为C。
S2:在所述级电路输入信号Vin为零时,对所述MDAC220中每个采样电容CS1-CS14和每个抖动电容C1-C7的初始权重值进行测量和存储。
请参阅图7,为如图6所示的步骤S2的详细步骤流程图。步骤S2包括以下步骤:
S21:所述级电路输入信号Vin为零时,找出影响所述余差电压Vout跳变电压的一个采样电容,其余N个单位电容接所述差分参考电压Vrp,另外N个单位电容接所述差分参考电压Vrn。
具体地,所述级电路中包括15个单位电容(采样电容CS1-CS14及开关电容阵列Cd),为测试其中一个采样电容的初始权重,将其余14个电位电容中的7个接Vrp,另外7个接Vrn。
S22:对所述一个采样电容的初始权重进行测量。将所述其中一个采样电容先后接Vrp及Vrn,以测得其初始权重。
S23:判断是否测量过每个采样电容CS1-CS14的初始权重值W1-W14,若已测量过每个采样电容CS1-CS14的初始权重值W1-W14,则进入步骤S24;若未测量过每个采样电容CS1-CS14的初始权重值W1-W14,则返回步骤S21。对每个采样电容CS1-CS14的初始权重W1-W14分别进行多次测量,然后求取每个采样电容CS1-CS14的初始权重值W1-W14的平均值,以减弱电路里噪声的影响。
S24:所述级电路输入信号Vin为零时,N个采样电容(例如CS1-CS7)接差分参考电压Vrp,另外N个采样电容(例如CS8-CS14)接差分参考电压Vrn,所述开关电容阵列中的(N-1)/2个抖动电容(例如C1-C3)接Vrp,另外(N-1)/2个抖动电容(例如C4-C7)接Vrn。
S25:测量所述开关电容阵列中的没有接Vrp或Vrn的一个抖动电容的初始权重。将所述一个抖动电容先后接差分参考电压Vrp及Vrn,以测得其初始权重。
S26:判断是否测量过Cd阵列中每个抖动电容C1-C7的初始权重值Wd1-Wd7,若已测量过每个抖动电容C1-C7的初始权重值Wd1-Wd7,则进入步骤S27;若未测量过每个电容C1-C7的初始权重值Wd1-Wd7,则返回步骤S24。对每个抖动电容C1-C7的初始权重Wd1-Wd7分别进行多次测量,然后求取每个抖动电容C1-C7的初始权重值Wd1-Wd7的平均值,以减弱电路里噪声的影响。
S27:以开关电容阵列中的一部分电容作为基准电容,记录下每个抖动电容及每个采样电容与所述基准电容的权重比例,以用于后台校准。本实施例中,以所述开关电容阵列Cd中的C3+C4+C5为基准电容Cr,所述基准电容Cr的初始权重为Wr记录下每个采样电容CS1-CS14及每个抖动电容C1-C7与所述基准电容Cr的权重比例,这里可近似为它们的设计值比例ksr=7/3和kdr=1/3,以用于后台校准。
请进一步参阅图6,S3:利用每个采样电容的初始权重值来校准所述级电路输出的数字信号,利用每个抖动电容的初始权重值在数字域完成去抖动处理,完成前台校准过程。
请结合图5、图6进一步参阅图8-图10,图8为如图5所示的级电路加入抖动信号前后的余差传输曲线。图9为如图5所示的级电路中的有效样本判断电路的结构示意图。图10为如图5所示的级电路的零输入附近的不同抖动信号对应的余差传输曲线。
如图6所示,S4:所述校准模块240利用开关电容阵列Cd为其所在的级电路提供抖动信号。
如图5所示,在所述校准模块240中,所述随机数发生装置241用于产生预设随机数,本实施例中,所述预设随机数为0-7,二进制表示为000-111。所述抖动信号发生装置242根据所述预设随机数通过所述开关电容阵列Cd输出对应的抖动信号。所述抖动信号发生装置242与所述MDAC220及所述sub-ADC230电性连接,以向所述MDAC220及所述sub-ADC230提供所述抖动信号。
所述sub-ADC230输入端加入所述抖动信号,对所述级电路的余差传输曲线的影响可以等效为阈值电压左右平移,会导致输出的余差电压Vout过高,同理在所述MDAC220端加入抖动信号,会导致所述余差传输曲线相对于理想余差传输曲线上下平移,同样也会使输出的余差电压Vout过高,因此为了保证输出的余差电压Vout在正常的范围内,需要在所述sub-ADC230的输入端和所述MDAC220端同时加入抖动信号,此时的余差传输曲线如图8,图8中实线表示的是所述级电路的理想余差传输曲线,虚线表示的是所述级电路加入所述抖动信号后的余差传输曲线。即加入所述抖动信号后的级电路的余差传输曲线相比于理想余差传输曲线左右平移,在常用的输入信号Vin幅度小于-1dBFS的情况下,所述余差电压Vout的幅度分布范围没有变化。
根据公式(1)可得此时输出的余差电压Vout为:
其中,
Vref=Vrp-Vrn,
Di=±1,
Di=1,表示包括正向输入端的单端电路200中的采样电容CSi接所述差分参考电压Vrp,包括反向输入端的单端电路200中的采样电容CSi接所述差分参考电压Vrn;
Di=-1,表示包括正向输入端的单端电路200中的采样电容CSi接所述差分参考电压Vrn,包括反向输入端的单端电路200中的采样电容CSi接所述差分参考电压Vrp;
Rj=±1,
Rj=+1,表示包括正向输入端的单端电路200中的抖动电容Ci接所述差分参考电压Vrp,包括反向输入端的单端电路200中的采样电容Ci接所述差分参考电压Vrn;
Rj=-1,表示包括正向输入端的单端电路200中的抖动电容Ci接所述差分参考电压Vrn,包括反向输入端的单端电路200中的采样电容Ci接所述差分参考电压Vrp。
在常用的输入信号Vin幅度小于-1dBFS的情况下,所述余差电压Vout的范围是[-Vref/2,Vref/2]。
请一并参阅图6、图9,S5:在所述级电路中加入有效样本判断电路231,若所述级电路的输入信号Vin落入校准区间内,则所述输入信号为有效转换样本,所述MDAC220对应所述有效转换样本输出校准余差电压。
由于后台校准是在模数转换器正常转换过程中进行的,无法像前台校准那样固定一个输入电平,因此,利用所述校准模块240进行后台测量所述采样电容CS1-CS14的权重We1-We14方法,是通过在所述sub-ADC230中的一个由前置放大器231a及比较器231b构成的一个比较器电路内,增加另外的比较器231c及异或门231d,从而得到所述有效样本判断电路231,并引入一个校准区间H,在这个区间内对跳变的余差电压Vout值进行多次测量。设所述比较器231c的参考电压为VthB(VthB>0),所述比较器231b的参考电压设为VthA(VthA<0),如图8所示。所述流水线模数转换器正常转换过程中,通过将所述比较器231b、231bc的输出接到所述异或门231d上,根据所述异或门231d的输出就可以判断所述输入信号Vin是否落入所述比较器231b、231c组成的有效样本判断电路231的阈值区间内。具体地,当所述异或门231d的输出Y=1时,则说明此时所述输入信号Vin落入到所述校准区间H内。
S6:根据所述校准余差电压,利用后台校准技术,跟踪并存储每个采样电容CS1-CS14和每个抖动电容C1-C7的权重值变化,得到每个采样电容CS1-CS14的实时权重值We1-We14和每个抖动电容C1-C7的实时权重值Wde1-Wde7。
请参阅图11,为如图6所示的步骤S6的详细步骤流程图。
S61:根据不同的预设随机数控制所述开关电容阵列Cd接入不同的抖动信号,以得到与所述预设随机数R1-R7一一对应的多条余差传输曲线,所述预设随机数包括对应第一余差传输曲线的第一随机数与对应第二余差传输曲线的第二随机数。本实施例中,所述预设随机数包括对应8条余差传输曲线8个预设随机数,如表1所示。如图8所示,所述余差传输曲线①-⑧等间隔分布。
表1所述级电路接入不同的抖动信号对应的余差传输曲线
S62:实施追踪所述基准电容Cr对应不同随机数的一系列余差传输曲线,根据所述校准余差电压,不断对所述基准电容Cr的权重值进行更新,以得到所述基准电容Cr的实时权重值Wre。
请参阅图12,为如图11所示的步骤S62的详细步骤流程图。
其中,步骤S62包括:
S621:对所述第一随机数对应的多个校准余差电压取平均值,得到第一余差电压。本实施例中,所述第一随机数选择00000011,其对应所述第一余差电压V3及所述第一余差曲线③。
S622:对所述第二随机数对应的多个校准余差电压取平均值,得到第二余差电压。本实施例中,所述第二随机数选择0011111,其对应所述第二余差电压V6及所述第二余差曲线⑥。
S623:根据所述第一余差电压、所述第二余差电压及所述第一余差传输曲线与所述第二余差传输曲线之间的关系,计算所述基准电容Cr对应的实时权重值Wre。
本实施例中,所述基准电容Cr的实时权重值Wre为:
Wre=V3-V6
请进一步参阅图11,S63:根据所述基准电容Cr与每个采样电容CS1-CS14及每个抖动电容C1-C7之间的设计值比例ksr和kdr,对每个采样电容CS1-CS14及每个抖动电容C1-C7的权重值进行更新,以得到所有采样电容CS1-CS14的实时权重值We1-We14,以及所有抖动电容C1-C7的实时权重值Wde1-Wde7。
Wei=Wi+ksr·(Wre-Wr),其中,i=1~14
Wdej=Wdj+kdr·(Wre-Wr),其中,j=1~7
请进一步参阅图1,S7:利用每个采样电容CS1-CS14的实时权重值We1-We14来校准所述级电路输出的数字信号D1-D14,利用每个抖动电容C1-C7的实时权重值Wde1-Wde7在数字域完成去抖动处理,实现后台校准的效果。
所述模数转换器的总输出为:
Dout=DO1+Dbe-Dd
其中,
Dbe为所述级电路输出的余差电压Vout被后级级电路转换后得到的数字输出,DO1为所述级电路得到的数字输出,所述级电路得到的数字输出DO1与所述sub-ADC230输出的数字信号D1-D14及所述采样电容CS1-CS14的实时权重值We1-We14有关系,Dd为所述级电路差分输入端所施加的抖动信号所对应的数字量,其值为:
综上,利用所述采样电容CS1-CS14的实时权重值We1-We14、及所述抖动电容C1-C7的实时权重值Wde1-Wde7,通过校准所述数字信号D1-D14和R1-R7,来准确得到所述级电路的数字输出DO1,以提高所述模数转换器的输出精度。
后台校准过程用于校准运放的有限增益误差,当所述sub-ADC230的增益较大时,则不需要考虑有限增益误差,从而不需要后台校准,利用前台校准得到的初始权重值W1-W14作为对应采样电容的实时权重值We1-We14,以及利用前台校准得到的所述抖动电容的初始权重值Wd1-Wd7作为对应抖动电容的实时权重值Wde1-Wde7从而实现校准所述数字信号D1-D14和R1-R7,以提高所述模数转换器的输出精度。
本发明提供的校准模块240包括所述抖动信号发生装置242,利用所述抖动信号发生装置242校准所述采样电容CS1-CS14的初始权重值W1-W14以及实时权重值We1-We14,以提高流水线模数转换器的转换精度。所述校准模块240包括开关电容阵列Cd,通过所述开关电容阵列Cd向所述级电路中注入所述抖动信号,可以提高流水线模数转换器的无杂散动态范围,同时可以改善DNL和INL误差。前台校准时,利用所述开关电容阵列Cd接固定的差分参考电压Vrp或Vrn,使所述级电路在零输入时就可以实现对各个采样电容CS1-CS14及抖动电容C1-C7的初始权重值W1-W14及Wd1-Wd7进行测量,减小了所述级电路的复杂程度;同时还可以利用加入的抖动信号抑制频谱杂散并完成后台校准过程,即通过所述有效样本判断电路231并结合数字域相应的算法就可以对各个采样电容CS1-CS14的实时权重值We1-We14和各个抖动电容C1-C7的实时权重值Wde1-Wde7进行实时跟踪,实现后台校准,解决了传统的后台校准中收敛速度过慢,电路复杂,残差电压范围扩大等缺点。本发明提出的方法具有逻辑简单、校准高效和实现面积小等优点。
以上所述仅为本发明的实施方式,并非因此限制本发明的专利范围,凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本发明的专利保护范围内。
Claims (10)
1.一种提高流水线模数转换器输出精度的方法,流水线模数转换器中包括多个串联的级电路,每个级电路设置有余差放大电路及子模数转换器,其特征在于,所述方法包括以下步骤:
S1:在第一级级电路中增加校准模块,所述校准模块包括开关电容阵列,所述开关电容阵列中包括至少一抖动电容;
S2:在所述级电路输入信号为零时,通过将采样电容及抖动电容皆先后接差分参考电压Vrp和差分参考电压Vrn来对所述余差放大电路中每个采样电容及每个抖动电容的初始权重值进行测量和存储;
S3:利用每个采样电容的初始权重值来校准所述级电路输出的数字信号,利用每个抖动电容的初始权重值在数字域完成去抖动处理,完成前台校准过程;
其中,所述开关电容阵列包括奇数个抖动电容,所述余差放大电路包括2N个采样电容,所述级电路中包括2N+1个单位电容,步骤S2包括以下步骤:
S21:所述级电路输入信号为零时,找出影响余差电压跳变电压的一个采样电容,其余N个单位电容接差分参考电压Vrp,另外N个单位电容接差分参考电压Vrn;
S22:对所述一个采样电容的初始权重值进行测量;
S23:判断是否测量过每个采样电容的初始权重值,若已测量过每个采样电容的初始权重值,则进入步骤S24;若未测量过每个采样电容的初始权重值,则返回步骤S21;
S24:所述级电路输入信号为零时,N个采样电容接差分参考电压Vrp,另外N个采样电容接差分参考电压Vrn,所述开关电容阵列中的(N-1)/2个抖动电容接Vrp,另外(N-1)/2个抖动电容接Vrn;
S25:测量所述开关电容阵列中的没有接Vrp或Vrn的一个抖动电容的初始权重;
S26:判断是否测量过所述开关电容阵列中每个抖动电容的初始权重值,若未测量过每个抖动电容C1-C7的初始权重值,则返回步骤S24。
2.如权利要求1所述的提高流水线模数转换器输出精度的方法,其特征在于,所述余差放大电路中每个采样电容及所述开关电容阵列的容值均为单位电容。
3.如权利要求2所述的提高流水线模数转换器输出精度的方法,其特征在于,所述方法还包括:
若已测量过每个抖动电容的初始权重值,以开关电容阵列中的一部分电容作为基准电容,记录下每个抖动电容及每个采样电容与所述基准电容的权重比例,以用于后台校准。
4.如权利要求3所述的提高流水线模数转换器输出精度的方法,其特征在于,步骤S23及步骤26中,对每个采样电容及抖动电容的初始权重分别进行多次测量,然后求取每个采样电容及抖动电容的初始权重值的平均值。
5.如权利要求3所述的提高流水线模数转换器输出精度的方法,其特征在于,在步骤S3之后还包括以下步骤:
S4:所述校准模块利用开关电容阵列为其所在的级电路提供抖动信号;
S5:在所述级电路中加入有效样本判断电路,若所述级电路输入信号落入校准区间内,则所述输入信号为有效转换样本,所述余差放大电路对应所述有效转换样本输出校准余差电压;
S6:根据所述校准余差电压,利用后台校准技术,跟踪并存储每个抖动电容及采样电容的权重值变化,得到每个抖动电容及每个采样电容的实时权重值;
S7:利用每个采样电容的实时权重值来实时校准所述级电路输出的数字信号,利用每个抖动电容的实时权重值在数字域完成去抖动处理,实现后台校准的效果。
6.如权利要求5所述的提高流水线模数转换器输出精度的方法,其特征在于,
在步骤S4中,在所述余差放大电路与所述子模数转换器分别输入所述抖动信号,以保证所述余差放大电路输出余差电压范围为[-Vref,Vref],其中,Vref=Vrp-Vrn;
在步骤S5中,所述有效样本判断电路设置于所述子模数转换器中。
7.如权利要求5所述的提高流水线模数转换器输出精度的方法,其特征在于,在步骤S4中,所述校准模块根据至少一预设随机数输出对应的抖动信号,在步骤S6中,所述后台校准技术使用所述预设随机数及与不同预设随机数对应的校准余差电压,来跟踪并存储每个采样电容及抖动电容的权重变化。
8.如权利要求7所述的提高流水线模数转换器输出精度的方法,其特征在于,将N个抖动电容其中的一部分设为基准电容,步骤S6中包括:
S61:根据不同的预设随机数控制所述开关电容阵列接入不同的抖动信号,以得到与所述预设随机数一一对应的多条余差传输曲线;
S62:实时追踪所述基准电容对应不同预设随机数的一系列余差传输曲线,根据所述校准余差电压,不断对所述基准电容的权重值进行更新,以得到所述基准电容的实时权重值;
S63:根据所述基准电容与每个抖动电容及每个采样电容之间的权重差,对每个采样电容及每个抖动电容的权重值进行更新,以得到所有采样电容及抖动电容的实时权重值。
9.如权利要求8所述的提高流水线模数转换器输出精度的方法,其特征在于,所述预设随机数包括对应第一余差传输曲线的第一随机数与对应第二余差传输曲线的第二随机数,步骤S52包括:
S621:对所述第一随机数对应的多个校准余差电压取平均值,得到第一余差电压;
S622:对所述第二随机数对应的多个校准余差电压取平均值,得到第二余差电压;
S623:根据所述第一余差电压、所述第二余差电压及所述第一余差传输曲线与所述第二余差传输曲线之间的关系,计算所述基准电容对应的实时权重值。
10.一种模数转换器,其特征在于,所述模数转换器采用如权利要求1-9任意一项所述的提高流水线模数转换器输出精度的方法提高输出精度。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710743591.5A CN107579740B (zh) | 2017-08-25 | 2017-08-25 | 提高流水线模数转换器输出精度的方法及模数转换器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710743591.5A CN107579740B (zh) | 2017-08-25 | 2017-08-25 | 提高流水线模数转换器输出精度的方法及模数转换器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107579740A CN107579740A (zh) | 2018-01-12 |
CN107579740B true CN107579740B (zh) | 2020-12-08 |
Family
ID=61035396
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710743591.5A Active CN107579740B (zh) | 2017-08-25 | 2017-08-25 | 提高流水线模数转换器输出精度的方法及模数转换器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107579740B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111865318A (zh) * | 2019-04-30 | 2020-10-30 | 瑞昱半导体股份有限公司 | 模拟数字转换装置及其电容调整方法 |
CN110504966B (zh) * | 2019-08-19 | 2022-12-09 | 苏州迅芯微电子有限公司 | 一种模数转换器的校准系统及方法 |
CN110535473B (zh) * | 2019-09-03 | 2022-04-22 | 中国电子科技集团公司第二十四研究所 | 无路径失配的无采保高速高输入带宽流水线结构adc |
CN112332843B (zh) * | 2020-10-27 | 2022-01-14 | 北京智芯微电子科技有限公司 | 电容阵列、sar型模数转换器及电容校准方法 |
WO2022217515A1 (zh) * | 2021-04-14 | 2022-10-20 | 珠海迈巨微电子有限责任公司 | 模数转换器 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104363020A (zh) * | 2014-09-18 | 2015-02-18 | 电子科技大学 | 一种流水线模数转换器及其误差校准方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10255354B3 (de) * | 2002-11-27 | 2004-03-04 | Infineon Technologies Ag | A/D-Wandler mit minimiertem Umschaltfehler |
US7786910B2 (en) * | 2008-08-12 | 2010-08-31 | Analog Devices, Inc. | Correlation-based background calibration of pipelined converters with reduced power penalty |
US9602119B1 (en) * | 2016-02-09 | 2017-03-21 | Applied Micro Circuits Corporation | Gain calibration by applying a portion of an input voltage to voltage associated with a capacitor array |
-
2017
- 2017-08-25 CN CN201710743591.5A patent/CN107579740B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104363020A (zh) * | 2014-09-18 | 2015-02-18 | 电子科技大学 | 一种流水线模数转换器及其误差校准方法 |
Also Published As
Publication number | Publication date |
---|---|
CN107579740A (zh) | 2018-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107579740B (zh) | 提高流水线模数转换器输出精度的方法及模数转换器 | |
CN101222230B (zh) | 可校准电容失配和有限增益误差的流水线型模数转换器 | |
Pelgrom et al. | Analog-to-digital conversion | |
CN100517974C (zh) | 用于a/d转换器的比较器偏移校准方法和系统 | |
JP4811339B2 (ja) | A/d変換器 | |
US9013345B2 (en) | Successive approximation AD converter and successive approximation AD conversion method | |
CN103840827A (zh) | 一种流水线adc级间增益校准方法 | |
CN104426549B (zh) | 具有子adc校准的多步式adc | |
US7042373B2 (en) | Error measuring method for digitally self-calibrating pipeline ADC and apparatus thereof | |
CN110504966B (zh) | 一种模数转换器的校准系统及方法 | |
US7830159B1 (en) | Capacitor mismatch measurement method for switched capacitor circuits | |
RU2341017C2 (ru) | Быстродействующий аналого-цифровой преобразователь и способ его калибровки | |
CN113271102B (zh) | 流水线模数转换器 | |
KR101686217B1 (ko) | 이중채널 비동기 파이프라인 sar adc | |
US10090848B1 (en) | Data converters systematic error calibration using on chip generated precise reference signal | |
CN110620582B (zh) | 一种用于流水线模数转换器的电容失配校准方法 | |
CN110224701B (zh) | 一种流水线结构adc | |
CN114553226A (zh) | 模数转换器的校准方法和校准系统 | |
Kuppambatti et al. | A low power zero-crossing pipeline-SAR ADC with on-chip dynamically loaded pre-charged reference | |
Long et al. | A 1.8-V 3.1 mW successive approximation ADC in system-on-chip | |
De Brito et al. | A Calibration Scheme for a Sigma-Delta Modulator Using Passive Integrators | |
JPWO2014038197A1 (ja) | 容量型デジタルアナログ変換器とそれを用いたアナログデジタル変換器 | |
WO2004062108A1 (ja) | アナログ/ディジタル変換器及び電子回路 | |
JP2011205191A (ja) | アナログ・デジタル変換器 | |
Ma et al. | A 16-Bit 2 MS/s Cyclic-pipelined ADC with Calibration for Inter-stage Amplification |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |