JPWO2014038197A1 - 容量型デジタルアナログ変換器とそれを用いたアナログデジタル変換器 - Google Patents

Abstract

逐次比較型アナログデジタル変換器（ＡＤＣ）の要素として使用した場合に、ＡＤＣ入力レンジ最大化と雑音最小化とを両立し得る容量型デジタルアナログ変換器（ＤＡＣ）を提供する。そのため、従来の容量型ＤＡＣに対し、重み付け容量（Ｃ１）とスイッチ（ＳＷ）との各接続ノードに雑音除去容量（Ｃ３）として例えば対地容量を追加することで、ローパスフィルタ効果により、スイッチ（ＳＷ）のオン抵抗による熱雑音源（Ｎ１）の影響を低減する。

Description

本発明は、容量型デジタルアナログ変換器（ＤＡＣ：digital-to-analog converter）と、それを用いたアナログデジタル変換器（ＡＤＣ：analog-to-digital converter）との低雑音化技術に関するものである。

ＡＤＣは、各種信号処理分野で広く利用されている。特に、容量型ＤＡＣを用いた逐次比較型ＡＤＣは、その省電力特性や小面積な特徴のために、近年広く普及しつつある（特許文献１参照）。

しかしながら、逐次比較型ＡＤＣは、ビット精度、あるいはＳＮ（signal-to-noise）比をある程度以上に高めるのが容易ではないという課題がある。１０ビット程度までのビット精度であれば、大きな問題はないものの、それ以上の精度を得ることは容易ではない。この原因は、逐次比較型ＡＤＣが、入力信号を増幅する手段を持たず、その分だけ低電力で動作するという特徴を持つが、その代償として、微小な電圧差を増幅しないまま比較器で大小判定しなくてはいけない点にある。比較時にどれだけ小さい電圧差までを正しく大小判定するかにより、逐次比較型ＡＤＣのビット精度又はＳＮ比が決まる。

図７に、逐次比較型ＡＤＣの従来例を示す。図７の逐次比較型ＡＤＣは、容量型ＤＡＣ１と、サンプリングスイッチ２と、比較器３と、逐次比較制御回路４とを備えている。ここでは簡単のため、ビット数は４ビットのシングルエンド構成を示している。

図７の逐次比較型ＡＤＣによれば、アナログ入力電圧Ｖｉｎは、サンプリングクロックφｓにより制御されるサンプリングスイッチ２を介して、容量型ＤＡＣ１の重み付け容量Ｃ１に充電される。この例では、重み付け容量Ｃ１は各々２のべき乗の重みを持つ。重み付け容量Ｃ１の片側の端子は、容量型ＤＡＣ１の共通のアナログ出力端子に接続されており、サンプリング時には、サンプリングスイッチ２を介してアナログ入力電圧Ｖｉｎが重み付け容量Ｃ１の各々にサンプリングされる。重み付け容量Ｃ１の逆側の端子は複数のスイッチＳＷのうちの個々別々のスイッチに接続し、ＤＡＣ制御信号Ｄ［３：０］に基づいて、Ｈ側参照電圧ＶＲＥＦＨ又はＬ側参照電圧ＶＲＥＦＬに選択的に接続されており、これによって、サンプリングされたアナログ入力電圧ＶｉｎにＤＡＣ出力電圧を加算することができる。比較器３は、容量型ＤＡＣ１のアナログ出力電圧と、参照電圧ＶＲＥＦとを比較して、その大小関係を逐次比較制御回路４に渡す。逐次比較制御回路４は、容量型ＤＡＣ１の最上位ビットから最下位ビットに向けて逐次的にＤＡＣ出力電圧を制御して、ＤＡＣ出力電圧が最終的に参照電圧ＶＲＥＦに近づくように制御する。ここでは逐次比較制御回路４の制御の詳細説明は割愛するが、２分探査の要領でＤＡＣ制御信号Ｄ［３：０］が求まり、最終的にこれがＡＤＣ出力コードＤｏｕｔ［３：０］として出力される。

一般に、容量型ＤＡＣを用いた逐次比較型ＡＤＣでは、ビット解像度が増えれば増えるほど、ＤＡＣ出力電圧は参照電圧に近づき、それだけ比較器は微小電圧差の正負を正しく判定する必要がある。したがって、比較時の雑音をいかに抑えるかが逐次比較型ＡＤＣのビット精度又はＳＮ比を上げるうえで重要である。

特開２０１０−２４６００２号公報

図７中に、逐次比較型ＡＤＣの熱雑音源を示した。具体的には、容量型ＤＡＣ１のスイッチＳＷが持つ抵抗成分に起因する熱雑音源Ｎ１と、サンプリングスイッチ２が持つ熱雑音源Ｎ２と、比較器３の入力換算熱雑音源Ｎ３とである。ここで、逐次比較型ＡＤＣの雑音は、サンプリング時の雑音と、比較時の雑音とに分類できる。

サンプリング時の雑音電力は、
Ｐｎ＿ｓａｍｐ＝ｋＴ／（Ｃ１＋Ｃ２）
で与えられる。ここに、Ｃ１は容量型ＤＡＣ１の重み付け容量の総量、Ｃ２は比較器３の入力端子につく寄生容量、ｋはボルツマン定数、Ｔは絶対温度である。

比較時の熱雑音は、第１に、比較器３の入力換算熱雑音電力として、
Ｐｎ＿ｃｍｐ
が挙げられる。第２は、容量型ＤＡＣ１のスイッチＳＷが持つ抵抗成分に起因する熱雑音（ＤＡＣ雑音）であり、
Ｐｎ＿ｄａｃ＝ｋＴ／Ｃ２
で与えられる。このＤＡＣ雑音が本明細書で注目する雑音である。

なお、このほかに比較器３に接続する参照電圧ＶＲＥＦの雑音があるが、ここではこれが十分小さいとする。差動構成の逐次比較型ＡＤＣの場合は、参照電圧ＶＲＥＦの代わりに負側の容量型ＤＡＣを用いるため、容量型ＤＡＣの雑音を議論すれば十分だからである。

ここで、ＳＮ比を求めるために、ＡＤＣ入力レンジを求めると、
（ＶＲＥＦＨ−ＶＲＥＦＬ）＊Ｃ１／（Ｃ１＋Ｃ２）
で与えられる。レンジいっぱいの最大入力信号を入れる場合、その信号電力は、
Ｐｓ＝（（ＶＲＥＦＨ−ＶＲＥＦＬ）＊Ｃ１／（Ｃ１＋Ｃ２））＾２／８
となる。よって、ＳＮ比は、
ＳＮ＝Ｐｓ／（Ｐｎ＿ｓａｍｐ＋Ｐｎ＿ｃｍｐ＋Ｐｎ＿ｄａｃ）
で与えられる。

図８に、縦軸をＳＮ比，横軸を入力レンジに比例したＣ１／（Ｃ１＋Ｃ２）にとったグラフを示す。入力レンジを増やしてＳＮ比を向上するには、寄生容量Ｃ２を小さくする必要があるが、これは逆にＤＡＣ雑音Ｐｎ＿ｄａｃを増加させ、かえってＳＮ比を悪くする（グラフ右方向）。かといって、ＤＡＣ雑音を下げようと寄生容量Ｃ２を大きくすると、入力レンジが狭くなることで小振幅信号しか入らなくなり、逆にＳＮ比を下げてしまう。従来構成の逐次比較型ＡＤＣでは、ＤＡＣ雑音と入力振幅とのトレードオフ関係によるジレンマがあるために、比較時の雑音の低減が難しい。比較時の雑音を下げるには、入力振幅をとりつつ、ＤＡＣ雑音を下げられる技術が必要である。

本発明の目的は、例えば逐次比較型ＡＤＣの要素として使用した場合に、ＡＤＣ入力レンジ最大化と雑音最小化とを両立し得る容量型ＤＡＣを提供することにある。

上記目的を達成するため、本発明に係る容量型ＤＡＣは、各々の一方の電極が共通ノードに、他方の電極が個別ノードにそれぞれ接続された複数の重み付け容量と、各々の一端が前記個別ノードにそれぞれ接続され、かつデジタル入力に応じて導通、非導通を制御される複数のスイッチと、前記個別ノードと低インピーダンスノードとの間に挿入された雑音除去容量とを備えた構成を採用したものである。

雑音除去容量は、対応するスイッチのオン抵抗とともにローパスフィルタとして機能する。したがって、スイッチのオン抵抗から発生する熱雑音を、当該ローパスフィルタで減衰させることができる。

本発明に係る容量型ＤＡＣは、例えば逐次比較型ＡＤＣの要素として使用した場合に、ＡＤＣ入力レンジ最大化と雑音最小化とを両立し得る効果が得られる。

本発明の第１の実施形態に係る容量型ＤＡＣの構成を示す図である。 図１の容量型ＤＡＣを用いた逐次比較型ＡＤＣの構成を示す図である。 図２の逐次比較型ＡＤＣのＳＮ比の算出例を示すグラフである。 本発明の第２の実施形態に係る容量型ＤＡＣの構成を示す図である。 本発明の第３の実施形態に係る容量型ＤＡＣの構成を示す図である。 本発明の第４の実施形態に係る容量型ＤＡＣの構成を示す図である。 従来の容量型ＤＡＣとそれを用いた逐次比較型ＡＤＣとを示す図である。 図７の逐次比較型ＡＤＣのＳＮ比の算出例を示すグラフである。

以下、図面を参照して本発明の実施形態を詳しく説明する。なお、図中同一又は相当部分には同一の符号を付しその説明は繰り返さない。

図１は、本発明の第１の実施形態に係る容量型ＤＡＣの構成を示している。図１の容量型ＤＡＣ５では、図７中の従来の容量型ＤＡＣ１に対し、重み付け容量Ｃ１とスイッチＳＷとの各接続ノードに雑音除去容量Ｃ３として対地容量が追加されている。スイッチＳＷのオン抵抗成分で発生する熱雑音は、当該スイッチＳＷのオン抵抗と雑音除去容量Ｃ３とで構成されるローパスフィルタによって減衰されるので、容量型ＤＡＣ５のアナログ出力端子での雑音レベルを下げることができる。

なお、雑音除去容量Ｃ３は、対地容量でなくとも対電源容量であっても、更に別な電圧のノードに対する容量であっても構わない。低インピーダンスノードである方が、雑音除去効果が高い。また、雑音除去容量Ｃ３は、抵抗成分が少なく、高Ｑ値を示すＭＯＭ（metal-oxide-metal）容量やＭＩＭ（metal-insulator-metal）容量である方が、雑音除去効果が高い。

図２は、図１の容量型ＤＡＣ５を用いた逐次比較型ＡＤＣの構成を示している。雑音除去容量Ｃ３が追加されたことにより、比較時のＤＡＣ雑音Ｐｎ＿ｄａｃは、
Ｐｎ＿ｄａｃ
＝ｋＴ＊Ｃ１＾２／（（Ｃ３＊（Ｃ１＋Ｃ２）＋Ｃ１＊Ｃ２）＊（Ｃ１＋Ｃ２））
のように変形される。

図３に、本式を用いて逐次比較型ＡＤＣのＳＮ比を算出した例のグラフを示す。この計算例では、雑音除去容量Ｃ３として重み付け容量Ｃ１の総量の０．２５倍つけるだけで、入力レンジを最大に保ちながらＳＮ比を１０ｄＢ以上も向上することができる。また、重み付け容量Ｃ１の総量と同じだけの雑音除去容量Ｃ３を付ければ（Ｃ３＝Ｃ１）、従来構成よりも最大ＳＮ比を２．５ｄＢ程度も高めることが可能である。

以上のとおり、図１の容量型ＤＡＣ５を逐次比較型ＡＤＣに適用すれば、比較器３の入力端子寄生容量Ｃ２が大きくなくても容量型ＤＡＣの雑音の影響を低減することが可能となる。これにより、従来の容量型ＤＡＣでは不可能だった、入力レンジの最大化とＤＡＣ雑音の低減とを同時に実現することができ、逐次比較型ＡＤＣのＳＮ比を格段に向上することが可能になる。

なお、図２は逐次比較型ＡＤＣの構成の一例を示したものであり、他の構成であっても、容量型ＤＡＣ５中の参照電圧選択用スイッチＳＷの出口に同様に雑音除去容量Ｃ３を追加するだけで同様の効果が得られる。例えば、アナログ入力電圧Ｖｉｎを容量型ＤＡＣ５中のスイッチで選択して各重み付け容量Ｃ１と雑音除去容量Ｃ３とが接続するノードへ導入する構成でも、同様の雑音低減効果が得られる。

図４は、本発明の第２の実施形態に係る容量型ＤＡＣの構成を示している。ここでは、容量型ＤＡＣ５の最下位ビットに雑音除去容量Ｃ３を追加しない構成を示す。最下位ビットは、重み付け容量Ｃ１の値（図中Ｃ）が最小であるため、スイッチＳＷのオン抵抗による雑音がアナログ出力端子に与える影響は少ない。よって、最下位ビットについての雑音除去容量Ｃ３を追加しないでも、容量型ＤＡＣ５の雑音性能に大きな影響は与えない。雑音量が許容できるのであれば、最下位ビットだけでなく、他のビットについても雑音除去容量Ｃ３を削除することもできる。

図５は、本発明の第３の実施形態に係る容量型ＤＡＣの構成を示している。図５の容量型ＤＡＣ１０は、各々４ビットの上位ＤＡＣ１１及び下位ＤＡＣ１２を、結合容量１３を介して接続してなる８ビットＤＡＣである。Ｄ［７：０］はＤＡＣ制御信号である。このような容量型ＤＡＣ１０であっても、上位ＤＡＣ１１及び下位ＤＡＣ１２の各々において、重み付け容量Ｃ１とスイッチＳＷとの各接続ノードに雑音除去容量Ｃ３として対地容量を追加することで、雑音を低減することが可能である。

図６は、本発明の第４の実施形態に係る容量型ＤＡＣの構成を示している。ここでは、下位ＤＡＣ１２にて雑音除去容量Ｃ３を追加しない構成を示す。下位ビットの雑音は、上位ビットに比較して容量型ＤＡＣ１０の雑音性能に対する影響度が小さいので、雑音量に余裕があれば、必ずしも全てのビットについて雑音除去容量Ｃ３を追加する必要はない。

なお、容量型ＤＡＣの逐次比較型ＡＤＣへの適用例を説明してきたが、本発明に係る容量型ＤＡＣは、他の型のＡＤＣへも適用可能である。

以上のように、本発明による容量型ＤＡＣとそれを用いたＡＤＣは、雑音除去容量を追加するという簡単な構成だけで、雑音を大きく低減することが可能である。特に、逐次比較型ＡＤＣに適用した場合には、従来の容量型ＤＡＣでは実現困難だった高いＳＮ比が、アンプ等の電力を消費する能動回路の追加なしに実現できる。これは、逐次比較型ＡＤＣの低電力性能を保ちながら、高いＳＮ比のＡＤ変換機能を提供できることを意味しており、本発明は、バッテリー駆動が必要な、通信やセンサー分野を初めとする幅広い分野で適用できる。

１，５ 容量型ＤＡＣ
２ サンプリングスイッチ
３ 比較器
４ 逐次比較制御回路
１０ 容量型ＤＡＣ
１１ 上位ＤＡＣ
１２ 下位ＤＡＣ
１３ 結合容量
Ｃ１ 容量型ＤＡＣの重み付け容量
Ｃ２ 比較器入力端子の寄生容量
Ｃ３ 容量型ＤＡＣの雑音除去容量
Ｎ１ 容量型ＤＡＣの熱雑音源
Ｎ２ サンプリングスイッチの熱雑音源
Ｎ３ 比較器の入力換算熱雑音源
ＳＷ 容量型ＤＡＣのスイッチ

Claims (8)

1. デジタル入力を受けてアナログ電圧を出力する容量型デジタルアナログ変換器であって、
   各々の一方の電極が共通ノードに、他方の電極が個別ノードにそれぞれ接続された複数の重み付け容量と、
   各々の一端が前記個別ノードにそれぞれ接続され、かつ前記デジタル入力に応じて導通、非導通を制御される複数のスイッチと、
   前記個別ノードと低インピーダンスノードとの間に挿入された雑音除去容量とを備えたことを特徴とする容量型デジタルアナログ変換器。
2. 請求項１記載の容量型デジタルアナログ変換器において、
   前記低インピーダンスノードは、電源又はグランドのノードであることを特徴とする容量型デジタルアナログ変換器。
3. 請求項１記載の容量型デジタルアナログ変換器において、
   前記複数のスイッチのうちの最下位ビット側のスイッチには、前記雑音除去容量を備えていないことを特徴とする容量型デジタルアナログ変換器。
4. 請求項１記載の容量型デジタルアナログ変換器において、
   前記雑音除去容量は、ＭＩＭ容量又はＭＯＭ容量であることを特徴とする容量型デジタルアナログ変換器。
5. 請求項１記載の容量型デジタルアナログ変換器において、
   結合容量を介して上位デジタルアナログ変換器と下位デジタルアナログ変換器とを接続してなり、
   前記上位デジタルアナログ変換器及び前記下位デジタルアナログ変換器のうち少なくとも前者は、
   各々の一方の電極が共通ノードに、他方の電極が個別ノードにそれぞれ接続された複数の重み付け容量と、
   各々の一端が前記個別ノードにそれぞれ接続され、かつ前記デジタル入力に応じて導通、非導通を制御される複数のスイッチと、
   前記個別ノードと低インピーダンスノードとの間に挿入された雑音除去容量とを備えたことを特徴とする容量型デジタルアナログ変換器。
6. 請求項５記載の容量型デジタルアナログ変換器において、
   前記下位デジタルアナログ変換器には、前記雑音除去容量を備えていないことを特徴とする容量型デジタルアナログ変換器。
7. 請求項１記載の容量型デジタルアナログ変換器を用いたことを特徴とするアナログデジタル変換器。
8. 請求項７記載のアナログデジタル変換器において、
   その構成が逐次比較型であることを特徴とするアナログデジタル変換器。

Images