CN113114247B - 基于比较时间探测器的流水线adc级间增益校准方法 - Google Patents
基于比较时间探测器的流水线adc级间增益校准方法 Download PDFInfo
- Publication number
- CN113114247B CN113114247B CN202110416761.5A CN202110416761A CN113114247B CN 113114247 B CN113114247 B CN 113114247B CN 202110416761 A CN202110416761 A CN 202110416761A CN 113114247 B CN113114247 B CN 113114247B
- Authority
- CN
- China
- Prior art keywords
- stage
- analog
- gain
- digital converter
- code word
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
Abstract
本发明属于模拟集成电路技术领域,具体为一种基于比较时间探测器的流水线ADC级间增益校准方法。本发明的方法是基于比较时间探测器电路的特性实现对放大器增益误差的校准。比较时间探测器最开始常用在SAR ADC中用于校准电容失配,本发明将比较时间探测器运用于流水线ADC中,使用比较时间探测器对流水线ADC的级间增益误差进行校准,并通过改进的算法解决了由比较器偏移引起的校准精度下降问题。本发明提出的级间增益校准方法原理简单且易于实现,能够适用于任何流水线型模数转换器,用于校准流水线型模数转换器输出码字中由级间增益误差带来的误差,显著的提高了级间增益的校准精度,从而有效提升了整体ADC的性能。
Description
技术领域
本发明属于模拟集成电路技术领域,具体为一种基于比较时间探测器的流水线ADC级间增益校准方法。
背景技术
流水线ADC兼顾高速度和高精度,被广泛地运用于通信系统、测试设备和相控阵雷达等现代电子设备中。流水线ADC由工作在双相不交叠时钟下的结构相同的转换子级级联而成,各转换子级则由基于运算放大器(OPAMP)和开关电容电路构成的MDAC以及基于比较器的闪存型子ADC构成。由于子级中存在开关的电荷注入效应、采样电容失配、比较器失调、运算放大器的有限增益和非线性效应等非理想因素,这些因素限制了转换器最终能够达到的精度。为了降低非理想因素的影响,提升ADC的性能,通常需要对ADC进行校准。校准的过程包括两个步骤:误差的检测和误差的补偿。误差的检测可以通过在模拟域增加额外的检测电路来实现,也可以通过在数字域使用特殊的算法进行检测,但相对于在模拟域检测而言,数字域的检测算法更为复杂,算法所需要的检测时间要更长,实现起来也更为困难。在模拟域进行误差的补偿通常需要增加修调小电容网络,通过调节模拟域的电压/电流/电阻等达到收敛和稳定,加大了电路的设计难度和复杂度;此外,数字电路技术的发展和CMOS工艺的改进,实现了数字电路面积和功耗的大幅度下降,因此,利用现有技术解决该难题最好的方法就是在数字域对检测到的误差进行量化,然后对输出码字进行误差的补偿。另外,根据是否需要中断正常的转换,可以将校准技术分为前台校准技术和后台校准技术。前台校准技术需要中断正常的转换甚至正常的输入,借助输入特定的信号来辅助校准,虽然其校准收敛速度快,但是其不能跟随当参数和环境实时变化。后台校准技术不需要中断正常的转换,不需要借助特定的输入信号来辅助校准,并且可以对误差进行实时检测和补偿。由于级间冗余放大器容易受到温度、电压等环境因素的影响,前台校正不能够跟随这些环境因素的变化而变化,其校正的效果非常有限。所以一般采用后台实时校正技术。
目前主要有两种类型的数字后台校准技术。第一种是基于确定性等式(Deterministic Equalization)的校准技术。该方式的校准技术主要有三种不同的实现方式。1)基于参考通道的方式,其思想是利用一个高精度、速度低的参考ADC来进行误差的检测,校准具有失配的主ADC;2)基于添加失调两次转换的方式,其通过构造两次不同offset的数据转换来实现;3)基于分裂式(Split)ADC的方式构造出一个确定的等式。第二种是基于伪随机噪声(Pseudorandom Noise)的校准技术。其主要是通过在前级ADC的输入注入与输入信号不相关的伪随机噪声信号,并且注入的伪随机噪声信号的统计特性近似于白噪声,经过后级进行量化,然后在数字域中基于统计学的原理将误差因子分离,从而就可以得到包含误差的量化结果。具体做法是将伪随机噪声信号注入到流水线ADC的信号通路中,得到包含伪随机噪声信息的输出数字码。即加入伪随机噪声后输出的数字码包含的信息包括输入信号,电路的非理想因素导致的误差,以及伪随机噪声。由于伪随机噪声序列与输入信号非相关,其只与误差信息有关,且伪随机噪声序列的统计特性近似于白噪声,所以只需要对输出数字码和伪随机噪声取相关即可得到误差信息。
基于确定性等式的校准技术存在构造确定性等式所需要的硬件开销大的缺点,而基于伪随机噪声的校准技术存在收敛速度慢的问题。
发明内容
本发明的目的是,针对上述问题,提出一种高效、简单的基于比较时间探测器的流水线模数转换器级间增益校准方法,在仅对小部分模拟电路模块进行修改的基础上,有效地对级间增益误差进行了校准,并降低了比较器偏移对误差检测的影响,从而提高了级间增益误差的校准精度,提升了模数转换器的性能。本发明的方法是基于比较时间探测器电路的特性实现对放大器增益误差的校准。比较时间探测器最开始常用在SAR ADC中用于校准电容失配,本发明将比较时间探测器运用于流水线ADC中,使用比较时间探测器对流水线ADC的级间增益误差进行校准,并通过改进的算法解决了由比较器偏移引起的校准精度下降问题。
本发明的技术方案是:
基于比较时间探测器的流水线模数转换器的级间增益误差校准方法,如图1所示,所述n比特分辨率流水线型模数转换器由流水线式子模数转换器和闪存式子模数转换器串联而成,假设该流水线一共含有N级电路,其中前(N-1)级均为m比特流水线式子模数转换器,含有q个比较器,最后一级为k比特闪存式(FLASH)子模数转换器,该N级流水线型模数转换器能够实现n比特精度的数字输出。假设要求对前M级流水线式子模数转换器的运算放大器增益进行校准(M<=N-1),那么需要为前M级流水线式子模数转换器的所有比较器增加比较时间探测电路。对其中后(N-M-1)级未校准的流水线式子模数转换器则采用完全相同的电路结构,区别是无比较时间探测电路。外部模拟信号输入到前端的流水线式子模数转换器,经过流水线式子模数转换器产生m(N-1)位数字值和q*M位比较时间探测标志码字,接着流水线式子模数转换器最后一级输出的模拟值输入到闪存式子模数转换器中,并输出相应的k位数字值。所以输入信号经过整体模数转换器后共输出m(N-1)+k位数字值和q*M位比较时间探测标志码字。将这m(N-1)+k位数字值和q*M位比较时间探测标志码字输入到数字延迟阵列,产生延迟对齐的数字输出。延迟对齐的数字输出与经由数字校准的各级数字输出对应的权重值相乘求和,再截去该和中高于n位的精度,便得到了n位的有效数字输出。
所述级间增益误差校准方法用于校准所述流水线型模数转换器的输出码字中的所有级间运算放大器的增益误差,并且可以解决比较器偏移对校准效果的影响,包括如下步骤:
a、确定所述流水线型模数转换器的输出码字D[m(N-1)+k-1:0]和比较时间探测结果标志码字F[q*M-1:0],顺序为高位为前级的输出码字,低位为后级的输出码字。当所述流水线型模数转换器的比较器比较时间都短于预设值时,所述比较时间探测结果标志码字F[q*M-1:0]全为0,当第i级流水线式子模数转换器有比较器比较时间长于预设值时,则比较时间探测结果标志码字F[q*(M+1-i)-1:q*(M-i)]必然会出现一位为1,其中i为正整数且i∈[1,M]。
b、从所述流水线型模数转换器的第M级的运算放大器增益开始校准,直到第一级的运算放大器增益校准完成为止,按照从后级到前级的顺序依次计算每一级的运算放大器校准增益值,其中计算第i级运算放大器校准增益值的具体步骤如下:
b1、当第i级流水线式子模数转换器比较时间探测结果标志码字F[q*(M+1-i)-1:q*(M-i)]全为0时,得到所述第i级运算放大器增益对应的误差码字为0并转到步骤c;当第i级流水线式子模数转换器比较时间探测结果标志码字F[q*(M+1-i)-1:q*(M-i)]存在1时,利用伪随机码字给出的值确定第i级输出码字Di,并根据所述伪随机码字给出的值确定所述第i级运算放大器增益对应的误差码字类型为0还是1,再根据后级码字和后级增益值合成得到所述第i级运算放大器增益对应的0型/1型误差码字。
b2、将所述第i级运算放大器增益对应的0型误差码字Di,0和1型误差码字Di,1相减后取绝对值,去除掉比较器偏移对校准造成的影响,得到所述第i级运算放大器增益对应的真正误差码字Di,real。
b3、将所述第i级运算放大器增益对应的真正误差码字Di,real除以第i级运算放大器增益对应的理想误差码字Di,ideal,得到所述第i级运算放大器校准增益值Gcali。
c、将所述流水线型模数转换器的输出码字D[m(N-1)+k-1:0]按照公式Dout=((…((DN/GcalM+DN-1)/GcalM+DN-2)/GcalM+…+DM+1)/GcalM+DM)/Gcal(M-1)+…+D2)/Gcal1+D1得到经过级间增益误差校准的所述流水线型模数转换器的校准输出码字。
具体的,所述流水线型模数转换器在计算第i级运算放大器校准增益值时,
当所述比较时间探测结果标志码字F[q*(M+1-i)-1:q*(M-i)]存在1时,且所述伪随机码字给出的值为1时,得到所述第i级运算放大器增益的1型误差码字Di,1。
当所述比较时间探测结果标志码字F[q*(M+1-i)-1:q*(M-i)]存在1时,且所述伪随机码字给出的值为0时,得到所述第i级运算放大器增益的0型误差码字Di,0。
具体的,在进行步骤b2之前,重复多次步骤b1得到所述第i级运算放大器增益对应的多个0型误差码字Di,0和1型误差码字Di,1。
步骤b2中将第i级运算放大器增益对应的多个0型误差码字Di,0和1型误差码字Di,1求平均后的收敛值相减后取绝对值得到真正误差码字Di,real,再除以第i级运算放大器增益对应的理想误差码字Di,ideal,得到所述第i级运算放大器校准增益值Gcali。
本发明的有益效果是:本发明提出的级间增益校准方法原理简单且易于实现,能够适用于任何流水线型模数转换器,用于校准流水线型模数转换器输出码字中由级间增益误差带来的误差,显著的提高了级间增益的校准精度,从而有效提升了整体ADC的性能。
附图说明
图1为传统流水线ADC中每级流水线式ADC的结构示意图;
图2为本发明中使用的带比较时间探测电路的比较器结构示意图;
图3为本发明提出的基于比较时间探测的流水线ADC的增益误差校准方法的流程图,其中,(a)是校准整个ADC增益误差的具体流程,(b)是单级子ADC增益误差的具体流程;
图4为实施例中14位流水线ADC的结构图;
图5为在同一组增益误差情况下校准前后的FFT分析对比图;
图6为基于实施例的蒙特卡洛仿真示意图。
具体实施方式
下面结合附图和实施例,详细描述本发明的技术方案:
本发明提出的增益误差校准方法基于比较时间探测,如图3所示是本发明的流程图。在实际电路中比较器输入电平越接近参考电平,比较器的比较时间就越长,通过调节图2中的VDL(Variable Delay Line,可调延迟线),可以检测比较时间大于τdelay-τxnor的输入信号。当比较器的比较时间长于设定值时,可以利用1位伪随机码字作为比较器输出,从而避免比较时间过长影响电路正常工作。
本发明能够适用于任何流水线型模数转换器,相比于传统的流水线型模数转换器,本发明的流水线型模数转换器只需要在需要进行校准的几个流水线式子级模数转换器中的比较器加入比较时间探测电路,对整个模拟电路结构影响不大。
实施例
本例是一个由5级依次串联的带比较时间探测电路的3-bit流水线式子级模数转换器和1级3-bit闪存式子级ADC组成的12-bit分辨率流水线型模数转换器,本例中校准流水线型模数转换器输出码字中由级间增益误差带来的误差的方法包括以下步骤:
步骤一、在校准模式下产生流水线型模数转换器实际的输出码字D[17:0]和比较时间探测结果标志码字F[34:0]。
先由第一级流水线式子模数转换器对输入信号Vin进行采样,采样结束后由内部的由7个比较器组成的3-bit闪存式模数转换器对采样信号进行比较。假如Vin大于比较器的参考电压Vref,com,则该比较器输出结果为1,否则为0。假如7个比较器的比较结果和为0,则第一级流水线式子模数转换器输出码字D[17:15]=000;假如7个比较器的比较结果和为1,则第一级流水线式子模数转换器输出码字D[17:15]=001;假如7个比较器的比较结果和为2,则第一级流水线式子模数转换器输出码字D[17:15]=010;假如7个比较器的比较结果和为3,则第一级流水线式子模数转换器输出码字D[17:15]=011;假如7个比较器的比较结果和为4,则第一级流水线式子模数转换器输出码字D[17:15]=100;假如7个比较器的比较结果和为5,则第一级流水线式子模数转换器输出码字D[17:15]=101;假如7个比较器的比较结果和为6,则第一级流水线式子模数转换器输出码字D[17:15]=110;假如7个比较器的比较结果和为7,则第一级流水线式子模数转换器输出码字D[17:15]=111。接着如图1所示,由输出码字D[17:15]控制内部的子DAC产生对应的电压Vdac,再由输入信号Vin减去Vdac得到余量电压Vres,最后由级间增益放大器对余量电压进行放大得到余量放大电压作为下一级子ADC的输入电压。
后续的四级流水线式子模数转换器工作原理和第一级一致。最后一级闪存式子模数转换器相比于第一级流水线式子模数转换器省去了得到余量电压并放大后输出的部分电路。
确定流水线型模数转换器的比较时间探测结果标志码字F[34:0],当所述流水线型模数转换器的比较器比较时间都短于预设值时,所述比较时间探测结果标志码字F[34:0]全为0,当第i级流水线式子模数转换器有比较器比较时间长于预设值时,则该比较器对应的比较时间探测结果标志码字为1,其他比较时间探测结果标志码字均为0,其中i为正整数且i∈[1,M]。
步骤二、计算误差码字。
数字校准电路搜索模拟端输出的D[17:0]和F[34:0]数据,分析数据我们可以知道在比较过程中哪一级的哪个比较器的比较时间过长,以及比较时间过长时最终输出的比较结果是1或0。从而可以得到对应的理想码字Di,ideal,在没有级间增益误差的情况下,Di,real=Di,ideal*Gi,ideal,如果存在级间增益误差,Di,real≠Di,ideal*Gi,ideal,Di,real/Di,ideal那么就代表了存在比较时间过长的比较器的那一级的实际级间增益。
如图3所示,若需要计算出Di,real,则首先需要知道所有的Gj,real(i<j<=5)。所以在校准过程中需要按从后级向前级的顺序对级间增益误差进行校准。
具体的,在本例中校准顺序为校准第五级放大器增益,校准第四级放大器增益,校准第三级放大器增益,校准第二级放大器增益,最后校准第一级放大器增益。
由于在实际工作过程中,每一级的每个比较器都可以出现很多次比较时间过长的情况,所以在校准某一级放大器增益时,把每一次比较时间过长时的误差码叠加求和,取多次平均后的收敛值作为最后的误差码字,经过一定的次数误差码字即可收敛到满足一定精度的值,经过反复实验,每一级放大器增益的误差码经过200次左右的平均即可收敛。
将收敛后的第i级运算放大器增益对应的多个0型误差码字Di,0和1型误差码字Di,1求平均后的收敛值相减后取绝对值得到真正误差码字Di,real,再除以第i级运算放大器增益对应的理想误差码字Di,ideal,得到所述第i级运算放大器校准增益值Gcali。
步骤三、将步骤一得到的输出码字D[17:0]和步骤二得到的校准增益Gcal按公式重新合成得到校准后的流水线型模数转换器的校准输出码字。
在正常工作模式下,根据公式:Dout=((…((DN/GcalM+DN-1)/GcalM+DN-2)/GcalM+…+DM+1)/GcalM+DM)/Gcal(M-1)+…+D2)/Gcal1+D1可以得到校准后的输出码字。
如图4所示,本实施例中使用python代码搭建了一个14位流水线型模数转换器,所述实施例由5级依次串联的带比较时间探测电路的3-bit流水线式子级模数转换器和1级3-bit闪存式子级ADC组成,流水线式子级模数转换器的级间放大器的理想增益Gideal=6。以输入电压减去比较器参考电压的绝对值作为比较时间长短的判断依据,当|Vin-Vref,com|<LSB/16即认为比较器比较时间过长。在比较时间过长时,使用随机函数模拟伪随机码随机产生比较器输出逻辑0或1。校准时,由第五级开始逐级向前级进行校准,根据输出码字D[17:0]和比较时间探测结果标志码字F[34:0]可以求得对应子级的放大器实际增益。
正常工作模式下,根据理想增益Gideal对输出码字D[17:0]进行合成得到校准前的输出Dout,和根据收敛的校准增益Gcal对输出码字D[17:0]进行合成得到校准后的输出Dout,把校准前后的Dout进行FFT分析对比,即可对校准的结果进行评价。校准效果与增益误差大小相关,较大的增益误差需要更多的点数才能较好地校准。
在python模型中,参考电压设置为1V,每级运算放大器的实际增益由Gi=N(6,0.25),(i=1,2,3,4,5)随机赋值,每个比较器的实际偏移电压由Oi,j=N(0,0.005),(i=1,2,3,4,5;j=1,2,3,4,5,6,7)随机赋值,校准所有五个运算放大器的增益,采样频率为150MHz,校准模式下采样2^18个点用于求误差码,在正常工作模式下采样2^21个点用于FFT分析。如图5所示为在同一组增益失配情况下校准前后的FFT分析对比。可以看到失真噪声比SNDR提升了35.29dB,无杂散动态范围SFDR提升了36.65dB。如图6所示本例在上述条件下进行了蒙特卡洛仿真,可以看出本算法能够很好地对ADC性能进行校准,绝大多数情况下能够提升5bit以上的ENOB。
综上所述,本发明基于比较器比较时间探测来辅助校准,校准增益误差从后级向前级逐级校准,利用平均算法收敛误差码,并通过相减求平均的方法消除比较器偏移带来的影响。在校准过程中具体基于python程序搜索流水线型模数转换器的每级放大器增益的误差码,进而通过对流水线型模数转换器输出数据进行还原,对还原后信号进行快速傅里叶变换分析,当有效位数等指标满足最低要求时即实现了流水线型模数转换器的增益误差校准。本发明改善了高速高精度流水线型模数转换器中增益误差降低精度的缺点,具有高效快速、对模拟电路改动小的特点,同时避免了比较器比较时间过长造成的转换错误,有效提高了流水线型模数转换器的性能。
Claims (1)
1.基于比较时间探测器的流水线ADC级间增益校准方法,假设流水线一共含有N级电路,其中前(N-1)级均为m比特流水线式子模数转换器,含有q个比较器,最后一级为k比特闪存式子模数转换器,该N级电路能够实现n比特精度的数字输出;其特征在于,对前M级流水线式子模数转换器的运算放大器增益进行校准方法为:
为前M级流水线式子模数转换器的所有比较器增加比较时间探测电路,后(N-M-1)级流水线式子模数转换器采用完全相同的电路结构,区别是无比较时间探测电路,外部模拟信号输入到前端的流水线式子模数转换器,经过流水线式子模数转换器产生m(N-1)位数字值和q*M位比较时间探测标志码字,接着流水线式子模数转换器最后一级输出的模拟值输入到闪存式子模数转换器中,并输出相应的k位数字值,即输入信号经过整体模数转换器后共输出m(N-1)+k位数字值和q*M位比较时间探测标志码字,对流水线型模数转换器的输出码字中的所有级间运算放大器的增益误差进行校准的具体步骤为:
a、确定流水线型模数转换器的输出码字D[m(N-1)+k-1:0]和比较时间探测结果标志码字F[q*M-1:0],顺序为高位为前级的输出码字,低位为后级的输出码字;当所述流水线型模数转换器的比较器比较时间都短于预设值时,所述比较时间探测结果标志码字F[q*M-1:0]全为0,当第i级流水线式子模数转换器有比较器比较时间长于预设值时,则比较时间探测结果标志码字F[q*(M+1-i)-1:q*(M-i)]必然会出现一位为1,其中i为正整数且i∈[1,M];
b、从流水线型模数转换器的第M级的运算放大器增益开始校准,直到第一级的运算放大器增益校准完成为止,按照从后级到前级的顺序依次计算每一级的运算放大器校准增益值,其中计算第i级运算放大器校准增益值的具体步骤如下:
b1、当第i级流水线式子模数转换器比较时间探测结果标志码字F[q*(M+1-i)-1:q*(M-i)]全为0时,得到所述第i级运算放大器增益对应的误差码字为0并转到步骤c;当第i级流水线式子模数转换器比较时间探测结果标志码字F[q*(M+1-i)-1:q*(M-i)]存在1时,利用伪随机码字给出的值确定第i级输出码字Di,并根据所述伪随机码字给出的值确定所述第i级运算放大器增益对应的误差码字类型为0还是1,再根据后级码字和后级增益值合成得到所述第i级运算放大器增益对应的0型/1型误差码字;
b2、将第i级运算放大器增益对应的0型误差码字Di,0和1型误差码字Di,1相减后取绝对值,去除掉比较器偏移对校准造成的影响,得到所述第i级运算放大器增益对应的真正误差码字Di,real;
b3、将第i级运算放大器增益对应的真正误差码字Di,real除以第i级运算放大器增益对应的理想误差码字Di,ideal,得到所述第i级运算放大器校准增益值Gcali;
c、将流水线型模数转换器的输出码字D[m(N-1)+k-1:0]按照公式Dout=(…((…((DN/GcalM+DN-1)/GcalM+DN-2)/GcalM+…+DM+1)/GcalM+DM)/Gcal(M-1)+…+D2)/Gcal1+D1处理后得到经过级间增益误差校准的流水线型模数转换器的校准输出码字。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110416761.5A CN113114247B (zh) | 2021-04-19 | 2021-04-19 | 基于比较时间探测器的流水线adc级间增益校准方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110416761.5A CN113114247B (zh) | 2021-04-19 | 2021-04-19 | 基于比较时间探测器的流水线adc级间增益校准方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113114247A CN113114247A (zh) | 2021-07-13 |
CN113114247B true CN113114247B (zh) | 2022-05-24 |
Family
ID=76718503
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110416761.5A Active CN113114247B (zh) | 2021-04-19 | 2021-04-19 | 基于比较时间探测器的流水线adc级间增益校准方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113114247B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113517890A (zh) * | 2021-07-21 | 2021-10-19 | 电子科技大学 | 一种用于时间交织adc采样时间失配的提取方法 |
CN115967399A (zh) * | 2021-10-12 | 2023-04-14 | 深圳市中兴微电子技术有限公司 | 模数转换器和级间增益的校准方法 |
CN114584140B (zh) * | 2022-02-21 | 2022-09-20 | 中国科学院微电子研究所 | 一种级间增益误差校准方法、装置、设备及介质 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102025373A (zh) * | 2009-09-16 | 2011-04-20 | 复旦大学 | 一种数字后台校准电路 |
CN201957001U (zh) * | 2011-02-16 | 2011-08-31 | 东南大学 | 一种可进行后台数字校准的流水线式模数转换器 |
CN105959005A (zh) * | 2016-04-20 | 2016-09-21 | 北京交通大学 | 流水线adc的数字后台校准装置 |
CN106506005A (zh) * | 2016-10-26 | 2017-03-15 | 东南大学 | 消除流水线模数转换器传输曲线断点的后台校准电路及方法 |
CN107359878A (zh) * | 2017-08-17 | 2017-11-17 | 电子科技大学 | 一种基于最小量化误差的流水线adc的前端校准方法 |
CN107453756A (zh) * | 2017-08-17 | 2017-12-08 | 电子科技大学 | 一种用于流水线adc的前端校准方法 |
CN108134606A (zh) * | 2018-01-15 | 2018-06-08 | 电子科技大学 | 一种基于数字校准的流水线adc |
EP3334047A1 (en) * | 2016-12-08 | 2018-06-13 | Stichting IMEC Nederland | A method of gain calibration in a two-stage pipelined successive approximation register analog-to-digital converter and a two-stage pipelined successive approximation register analog-to-digital converter |
CN110971235A (zh) * | 2019-10-29 | 2020-04-07 | 东南大学 | 一种pipelined SAR ADC电容失配和级间增益误差的后台校准方法 |
CN111585574A (zh) * | 2020-05-29 | 2020-08-25 | 成都华微电子科技有限公司 | 一种流水线模数转换器 |
CN111654285A (zh) * | 2020-03-11 | 2020-09-11 | 东南大学 | 一种pipelined SAR ADC电容失配和增益误差的数字后台校准方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7602323B2 (en) * | 2007-04-04 | 2009-10-13 | The Regents Of The University Of California | Digital background correction of nonlinear error ADC's |
CN102075189B (zh) * | 2011-02-16 | 2014-12-17 | 东南大学 | 一种可进行后台数字校准的流水线式模数转换器 |
CN104092462B (zh) * | 2014-06-17 | 2017-02-15 | 中国电子科技集团公司第五十八研究所 | 具有数字后台校准功能的电荷耦合流水线模数转换器 |
CN106100638B (zh) * | 2016-06-14 | 2019-09-03 | 中国电子科技集团公司第二十四研究所 | 流水线模数转换器的误差补偿校正装置 |
-
2021
- 2021-04-19 CN CN202110416761.5A patent/CN113114247B/zh active Active
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102025373A (zh) * | 2009-09-16 | 2011-04-20 | 复旦大学 | 一种数字后台校准电路 |
CN201957001U (zh) * | 2011-02-16 | 2011-08-31 | 东南大学 | 一种可进行后台数字校准的流水线式模数转换器 |
CN105959005A (zh) * | 2016-04-20 | 2016-09-21 | 北京交通大学 | 流水线adc的数字后台校准装置 |
CN106506005A (zh) * | 2016-10-26 | 2017-03-15 | 东南大学 | 消除流水线模数转换器传输曲线断点的后台校准电路及方法 |
EP3334047A1 (en) * | 2016-12-08 | 2018-06-13 | Stichting IMEC Nederland | A method of gain calibration in a two-stage pipelined successive approximation register analog-to-digital converter and a two-stage pipelined successive approximation register analog-to-digital converter |
CN107359878A (zh) * | 2017-08-17 | 2017-11-17 | 电子科技大学 | 一种基于最小量化误差的流水线adc的前端校准方法 |
CN107453756A (zh) * | 2017-08-17 | 2017-12-08 | 电子科技大学 | 一种用于流水线adc的前端校准方法 |
CN108134606A (zh) * | 2018-01-15 | 2018-06-08 | 电子科技大学 | 一种基于数字校准的流水线adc |
CN110971235A (zh) * | 2019-10-29 | 2020-04-07 | 东南大学 | 一种pipelined SAR ADC电容失配和级间增益误差的后台校准方法 |
CN111654285A (zh) * | 2020-03-11 | 2020-09-11 | 东南大学 | 一种pipelined SAR ADC电容失配和增益误差的数字后台校准方法 |
CN111585574A (zh) * | 2020-05-29 | 2020-08-25 | 成都华微电子科技有限公司 | 一种流水线模数转换器 |
Non-Patent Citations (4)
Title |
---|
A background calibration technique for multibit/stage pipelined and time-interleaved ADCs;K.El-Sankary等;《IEEE Transactions on Circuits and Systems II: Express Briefs》;20060619;第53卷(第6期);第448-452页 * |
A fast correlation based background digital calibration for pipelined ADCs;Chuan-Ping Yan等;《2012 IEEE Asia Pacific Conference on Circuits and Systems》;20130224;第579-582页 * |
一种使用PN码对SAR ADC的电容失配进行后台校准技术的研究;符土建;《中国优秀博硕士学位论文全文数据库(硕士)信息科技辑》;20200731(第07期);I135-553 * |
一种高精度流水线ADC数字后台校准技术;包晴晴;《中国优秀博硕士学位论文全文数据库(硕士)信息科技辑》;20191231(第12期);I135-295 * |
Also Published As
Publication number | Publication date |
---|---|
CN113114247A (zh) | 2021-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN113114247B (zh) | 基于比较时间探测器的流水线adc级间增益校准方法 | |
CN107359878B (zh) | 一种基于最小量化误差的流水线adc的前端校准方法 | |
CN111654285B (zh) | 一种pipelined SAR ADC电容失配和增益误差的数字后台校准方法 | |
CN110401449B (zh) | 一种高精度sar adc结构及校准方法 | |
CN107453756B (zh) | 一种用于流水线adc的前端校准方法 | |
CN108134606B (zh) | 一种基于数字校准的流水线adc | |
US9059730B2 (en) | Pipelined successive approximation analog-to-digital converter | |
Chiu | Inherently linear capacitor error-averaging techniques for pipelined A/D conversion | |
EP1614219B1 (en) | Comparator offset calibration for a/d converters | |
JPH11274927A (ja) | パイプライン接続a/d変換器のためのデジタル自己較正方式 | |
CN113271102B (zh) | 流水线模数转换器 | |
Lee et al. | Interstage gain proration technique for digital-domain multi-step ADC calibration | |
CN115642915B (zh) | 一种流水线逐次逼近型adc位权校准系统和方法 | |
Yu et al. | A pipelined A/D conversion technique with near-inherent monotonicity | |
CN114095022B (zh) | 基于机器学习的分裂流水线逐次逼近模数转换器校准方法 | |
Du et al. | Capacitor mismatch calibration of a 16-bit SAR ADC using optimized segmentation and shuffling scheme | |
Wu et al. | A digital background calibration scheme for pipelined ADCs using multiple-correlation estimation | |
Larsson et al. | A background calibration scheme for pipelined ADCs including non-linear operational amplifier gain and reference error correction | |
US7948410B2 (en) | Multibit recyclic pipelined ADC architecture | |
CN114614822B (zh) | 一种Pipelined-SAR ADC的级间增益非线性校准方法 | |
Xue et al. | A Sinusoidal Fitting-based Digital Foreground Calibration Technique for Pipelined ADC | |
Xia et al. | A Combined Digital Foreground Self-calibration Algorithm for Pipelined Analog-to-Digital Converter | |
Aygün et al. | 1.5 Bit/Stage, 12-Bit Pipeline ADC Design with Foreground Calibration | |
CN113098511B (zh) | 一种流水线逐次逼近型模数转换器的前端自校准方法 | |
CN118018020A (zh) | 一种流水线adc的dac误差校准方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |