CN113517890A - 一种用于时间交织adc采样时间失配的提取方法 - Google Patents
一种用于时间交织adc采样时间失配的提取方法 Download PDFInfo
- Publication number
- CN113517890A CN113517890A CN202110824433.9A CN202110824433A CN113517890A CN 113517890 A CN113517890 A CN 113517890A CN 202110824433 A CN202110824433 A CN 202110824433A CN 113517890 A CN113517890 A CN 113517890A
- Authority
- CN
- China
- Prior art keywords
- time
- extraction
- adc
- mismatch
- time mismatch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000605 extraction Methods 0.000 title claims abstract description 32
- 238000005070 sampling Methods 0.000 title claims abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 14
- 238000005311 autocorrelation function Methods 0.000 claims description 11
- 238000005314 correlation function Methods 0.000 abstract description 9
- 230000000694 effects Effects 0.000 abstract description 7
- 238000013139 quantization Methods 0.000 abstract description 6
- 238000004364 calculation method Methods 0.000 abstract description 4
- 230000009022 nonlinear effect Effects 0.000 abstract description 3
- 230000000452 restraining effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- HSFWRNGVRCDJHI-UHFFFAOYSA-N Acetylene Chemical compound C#C HSFWRNGVRCDJHI-UHFFFAOYSA-N 0.000 description 2
- 238000004422 calculation algorithm Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000009021 linear effect Effects 0.000 description 2
- 241001316028 Euphaedusa tau Species 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1071—Measuring or testing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明属于集成电路技术领域,具体涉及一种用于时间交织ADC采样时间失配的提取方法。该方法通过拉长计算相关函数时的通道间隔实现对抑制时间失配的提取误差,从而实现高精度的时间失配提取,该方法易于实现且消耗的资源与传统方法几乎一样。该方法可有效减小输入频率接近nf·fs/2(nf=0,1,2,...)时量化噪声和热噪声的影响等效的提取误差。同时,该方法可以明显抑制较大时间失配范围内提取时间失配时非线性效应的影响。此外,由于本发明提供的方法可以在样本量较少时的具有较高的提取精度,可用于在保证与传统方法相同提取精度的同时减小计算所需的样本量,从而对时间失配进行快速提取,实现时间失配校准的快速收敛。
Description
技术领域
本发明属于集成电路技术领域,具体涉及一种用于时间交织ADC采样时间失配的提取方法。
背景技术
时间交织模数转换器的原理如图1所示,将多个子ADC(Time-Interleaved,模数转换器)组合到一个ADC系统中交错输出,从而成倍提高ADC系统的采样率。然而,子ADC通道间采样间隔的不匹配即时间失配会极大程度降低时间交织ADC的动态性能。因此,对于采样时间失配(以下简称时间失配)的提取和补偿是必不可少的。
对于有N个通道的时间交织ADC,定义Ts为整个ADC系统的采样周期,k表征第k个子ADC通道(k=1,...,N),m为该通道ADC的第m次输出(m=0,1,...,+∞)。该情况下采样时间可以表示为tm,k=(N·m+k)·Ts。该ADC的输出可以表示为
y[n]=y(tm,k)=y((N·m+k)·Ts) (1)
如果k通道存在时间失配△tk,实际采样时间为tm,k=(N·m+k)·Ts+△tk,选第一通道为参考,有△t1=0,此时ADC输出表示为
y[n]=y(tm,k)=y((N·m+k)·Ts+△tk) (2)
存在量化噪声eq和热噪声eth,ADC输出表示为
y[n]=y(tm,k)+eq+eth=y((N·m+k)·Ts+△tk)+eq+eth (3)
对于时间交织ADC的时间失配,常用的传统提取算法采用相关函数求得两个交织通道的输出乘积的均值:
R(τ)=E(y[n]·y[n+1])=E(y(tm,k)·y(tm,k+τ)) (4)
并用其表征ADC的采样间隔,定义τ为相关函数的采样间隔。(4)中常用相邻通道进行计算,即理想情况下τ=Ts。如图2所示,第k-1通道与第k通道的实际间隔值为τ=Ts+△tk-△tk-1,此时相关函数R(τ)表示为R(Ts+△tk-△tk-1)。将R(Ts+△tk-△tk-1)简化为Rk-1,k表示,通过一阶泰勒展开:
Rk-1,k=R(Ts)+R'(Ts)·△tk-R'(Ts)·△tk-1 (5)
其中R'(Ts)为τ=Ts时相关函数的斜率。此外,对于一个N通道时间交织ADC,通常第一个通道作为参考通道,因此有△t1=0。然后计算输出乘积均值之差,用于表征时间失配:
其中Dcor-k为自相关函数之差,用于表征时间失配的大小,从(6)可知理想情况下Dcor-k正比于△tk,完成Dcor-k即完成了△tk的提取。定义NC为计算(4)中均值的样本量,根据统计特性可知NC越大(6)中正比例关系受其他因素干扰越小。Dcor-k与△tk的正比例关系如图3所示(图3模型中N=4,fs=1GHz,NC=215,rms jitter为200fs,且热噪声使输入信号的SNR保持在74.5dB左右)。该提取方法具有同时提取每个通道时间失配的优点,计算出Dcor-k可通过估计R'(Ts)从而计算出△tk的准确值从而进行后续补偿,也可以通过调节模拟端可变延时线(variable delay line,VDL)将Dcor-k调整为0从而对时间失配△tk进行直接补偿。
然而,上述提取方法具有以下两个主要缺陷:
1.在样本量NC有限且输入频率接近nf·fs2(nf=0,1,2,...)时,(3)中量化噪声eq和热噪声eth的影响会等效为时间失配的提取误差,且NC越小该误差越大。如图4所示,噪声影响等效为时间失配的提取误差,从而影响精度。图4(a)中图4(b)中可以看到量化噪声eq和热噪声eth的影响较图3更明显,且更小的NC对应更大的误差。图4模型中N=4,fs=1GHz,rms jitter为200fs,且热噪声使输入信号的SNR保持在74.5dB左右。
2.在输入频率接近nf·fs2(nf=0,1,2,...)时,在较大△tk范围Dcor-k与△tk的正比例关系中存在较大的非线性,如图5所示,该非线性效应可能导致时间失配的错误提取,从而使时间失配的补偿过程会收敛到错误的值。图5模型中N=4,fs=1GHz,NC=214,rmsjitter为200fs,且热噪声使输入信号的SNR保持在74.5dB左右。
发明内容
针对上述传统校准算法受噪声以及非线性影响的问题,本发明提出了一种基于通道间隔拉长的自相关函数的时间交织ADC时间失配提取方法。该方法的流程框图如图6所示,包括以下步骤:
S1、时间交织ADC将输入信号量化为数字信号;
S2、定义采样间隔τ=CCI·Ts,其中CCI为通道间隔系数,计算自相关函数:
S3、计算每个通道对应的自相关函数之差Dcor-k,CCI:
其中,R'(CCI·Ts)为自相关函数的斜率;
S4、基于以下正比例关系,提取或直接补偿各通道对应的采样时间失配△tk:
其中,Ek为量化噪声eq和热噪声eth的影响在计算Dcor-k,CCI时的等效误差,NL(△tk)为等效的非线性误差。
计算相关函数时采样间隔采用τ=CCI·Ts,取CCI=nc·N+1(nc=1,2,3...),此时(5)中R(τ)可表示为R(CCI·τ),R(CCI·Ts+△tk-△tk-1)简化为Rk-1,k,CCI。此时有
Rk-1,k,CCI=R(CCI·Ts)+R'(CCI·Ts)·△tk-R'(CCI·Ts)·△tk-1 (10)
根据(6)计算自相关函数之差Dcor-k,此时(6)中Dcor-k由相隔CCI个周期后的相邻通道之间的相关函数相加减得到,将通道间隔系数引入Dcor-k中得到Dcor-k,CCI,从而得到式(8),基于Dcor-k,CCI与△tk的正比例关系可实现时间失配的提取,通过每个通道对应的Dcor,CCI的值调整至0后时间失配即被补偿完成,可通过数字滤波器、可变延时线等方法进行补偿。
考虑误差与非线性效应,定义Ek为量化噪声eq和热噪声eth的影响在计算Dcor-k,CCI时的等效误差,NL(△tk)为等效的非线性误差。由于Dcor-k,CCI总是相邻通道的自相关函数做加减计算求得,Ek与NL(△tk)的值与通道间隔相关性极小,因此得到式(9)。
未拉长通道之前CCI=1,等效的时间失配提取误差E△t为
在输入频率接近nf·fs/2(nf=0,1,2,...)时,R'(CCI·Ts)接近于0,等效误差不可忽略。对于单音信号、多音信号以及宽带信号等通信系统中的信号,在R'(CCI·Ts)接近于0时都具有以下特性
R'(CCI·Ts)≈CCI·R'(Ts) (12)
因此拉长间隔后有
此时等效的提取误差被抑制,从而实现高精度的时间失配提取。
如图7(a)所示,该方法可有效减小输入频率接近nf·fs/2(nf=0,1,2,...)时量化噪声eq和热噪声eth的影响等效的提取误差(CCI=1为背景技术提取效果,CCI=5为拉长间隔为5个周期后的提取效果,可以发现拉长间隔后量化噪声eq和热噪声eth的影响等效的提取误差变小)。同时,如图7(b)所示,该方法可以明显抑制较大△tk范围内Dcor-k与△tk的正比例关系中存在的非线性,此时在该△tk范围Dcor-k不再与x轴相交第二次
本发明的有益效果为:
本发明提出的方法可用于在保证与背景技术相同的样本量情况下,通过抑制非线性和噪声影响从而提高提取精度;或者保证与背景技术相同提取精度的同时减小计算所需的样本量,从而对时间失配进行快速提取,实现时间失配校准的快速收敛。
附图说明
图1为时间交织ADC原理框图
图2为采样时间失配在N通道时间交织ADC中的影响
图3为理想情况下Dcor-k与△tk的正比例关系图
图6为本发明提出的基于通道间隔拉长的相关函数的时间交织ADC时间失配提取方法的流程框图
图7为采用本发明的提取方法与传统方法进行提取时精度提高的效果说明图,(a)背景技术方法,(b)为本发明方法。
具体实施方式
在发明内容部分已经对本发明的技术方案进行了详细描述,下面结合附图和仿真示例说明本发明的实用性。
以四通道(N=4)时间交织ADC为例,且只考虑采样时间失配,假设其他失配已被校准,详细步骤如下:
1.对于有4个通道的时间交织ADC,输入正弦信号定义Ts为整个ADC系统的采样周期,k表征第k个子ADC通道(k=1,...,4),m为该通道ADC的第m次输出(m=0,1,...,+∞)。该情况下采样时间可以表示为tm,k=(4m+k)·Ts。选第一通道为参考,有△t1=0,此时ADC输出表示为
y[n]=y(tm,k)=y((4m+k)·Ts+△tk) (14)
2.求出NC=212且基于CCI=5拉长通道间隔的通道间自相关函数值:
3.求出基于CCI=5拉长通道间隔的相关函数之差:
此时,Dcor-k,CCI=5和采样时间失配△tk在(16)中呈正比例关系,根据(16),可通过估计R'(5·Ts)从而计算出△tk的准确值从而进行补偿,也可以直接通过模拟端VDL的补偿将Dcor-k,CCI=5调整为0从而补偿△tk。
Claims (1)
1.一种用于时间交织ADC采样时间失配的提取方法,时间交织ADC包括N个通道,定义Ts为整个ADC系统的采样周期、k表示第k个子ADC通道、m为子通道ADC的第m次输出,k=1,...,N,m=0,1,...,+∞,k通道存在采样时间失配△tk,采样时间为tm,k=(N·m+k)·Ts+△tk,时间交织ADC的输出为:
y[n]=y(tm,k)=y((N·m+k)·Ts+△tk)
其特征在于,采样时间失配的提取方法包括以下步骤:
S1、时间交织ADC将输入信号量化为数字信号;
S2、定义采样间隔τ=CCI·Ts,其中CCI为通道间隔系数,计算自相关函数:
S3、计算每个通道对应的自相关函数之差Dcor-k,CCI:
其中,R'(CCI·Ts)为自相关函数的斜率;
S4、基于以下正比例关系,提取或直接补偿各通道对应的采样时间失配△tk:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110824433.9A CN113517890A (zh) | 2021-07-21 | 2021-07-21 | 一种用于时间交织adc采样时间失配的提取方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110824433.9A CN113517890A (zh) | 2021-07-21 | 2021-07-21 | 一种用于时间交织adc采样时间失配的提取方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113517890A true CN113517890A (zh) | 2021-10-19 |
Family
ID=78068520
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110824433.9A Pending CN113517890A (zh) | 2021-07-21 | 2021-07-21 | 一种用于时间交织adc采样时间失配的提取方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113517890A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114584144A (zh) * | 2022-01-26 | 2022-06-03 | 苏州迅芯微电子有限公司 | 时间交织adc采样时间偏差提取方法、系统及装置 |
CN117491744A (zh) * | 2024-01-02 | 2024-02-02 | 石家庄博铭仪器有限公司 | 一种宽范围任意频点的时频参数综合测方法 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110001644A1 (en) * | 2009-07-01 | 2011-01-06 | Intersil Americas Inc. | Meter and freeze of calibration of time-interleaved analog to digital converter |
CN103312329A (zh) * | 2013-05-23 | 2013-09-18 | 电子科技大学 | 用于时间交织adc采样时间失配的校正方法及校正器 |
US9000962B1 (en) * | 2014-01-28 | 2015-04-07 | Cadence Design Systems, Inc. | System and method for interleaved analog-to-digital conversion having scalable self-calibration of timing |
US20150303934A1 (en) * | 2014-04-17 | 2015-10-22 | The Board Of Regents, The University Of Texas System | System and method for dynamic path-mismatch equalization in time-interleaved adc |
US20170041011A1 (en) * | 2015-08-06 | 2017-02-09 | Texas Instruments Incorporated | Continuous tracking of mismatch correction in both analog and digital domains in an interleaved adc |
CN108111169A (zh) * | 2018-01-03 | 2018-06-01 | 中山大学 | 一种四通道tiadc线性失配和非线性失配的联合校正方法 |
CN108471313A (zh) * | 2018-03-12 | 2018-08-31 | 东南大学 | 一种基于数模混合信号的tiadc系统校准方法 |
CN109274372A (zh) * | 2018-09-05 | 2019-01-25 | 东南大学 | 一种tiadc系统通道间采样时刻失配误差提取方法 |
CN110401445A (zh) * | 2019-07-08 | 2019-11-01 | 东南大学 | 一种低硬件开销的tiadc系统采样时刻失配数字后台校准方法 |
WO2021083268A1 (zh) * | 2019-10-31 | 2021-05-06 | 深圳市中兴微电子技术有限公司 | 采样时钟相位失配误差估计方法、装置及存储介质 |
CN113114247A (zh) * | 2021-04-19 | 2021-07-13 | 电子科技大学 | 基于比较时间探测器的流水线adc级间增益校准方法 |
-
2021
- 2021-07-21 CN CN202110824433.9A patent/CN113517890A/zh active Pending
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110001644A1 (en) * | 2009-07-01 | 2011-01-06 | Intersil Americas Inc. | Meter and freeze of calibration of time-interleaved analog to digital converter |
CN103312329A (zh) * | 2013-05-23 | 2013-09-18 | 电子科技大学 | 用于时间交织adc采样时间失配的校正方法及校正器 |
US9000962B1 (en) * | 2014-01-28 | 2015-04-07 | Cadence Design Systems, Inc. | System and method for interleaved analog-to-digital conversion having scalable self-calibration of timing |
US20150303934A1 (en) * | 2014-04-17 | 2015-10-22 | The Board Of Regents, The University Of Texas System | System and method for dynamic path-mismatch equalization in time-interleaved adc |
US20170041011A1 (en) * | 2015-08-06 | 2017-02-09 | Texas Instruments Incorporated | Continuous tracking of mismatch correction in both analog and digital domains in an interleaved adc |
CN108111169A (zh) * | 2018-01-03 | 2018-06-01 | 中山大学 | 一种四通道tiadc线性失配和非线性失配的联合校正方法 |
CN108471313A (zh) * | 2018-03-12 | 2018-08-31 | 东南大学 | 一种基于数模混合信号的tiadc系统校准方法 |
CN109274372A (zh) * | 2018-09-05 | 2019-01-25 | 东南大学 | 一种tiadc系统通道间采样时刻失配误差提取方法 |
CN110401445A (zh) * | 2019-07-08 | 2019-11-01 | 东南大学 | 一种低硬件开销的tiadc系统采样时刻失配数字后台校准方法 |
WO2021083268A1 (zh) * | 2019-10-31 | 2021-05-06 | 深圳市中兴微电子技术有限公司 | 采样时钟相位失配误差估计方法、装置及存储介质 |
CN113114247A (zh) * | 2021-04-19 | 2021-07-13 | 电子科技大学 | 基于比较时间探测器的流水线adc级间增益校准方法 |
Non-Patent Citations (1)
Title |
---|
ZHIFEI LU等: "A Timing Mismatch Background Calibration Algorithm With Improved Accuracy" * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114584144A (zh) * | 2022-01-26 | 2022-06-03 | 苏州迅芯微电子有限公司 | 时间交织adc采样时间偏差提取方法、系统及装置 |
CN117491744A (zh) * | 2024-01-02 | 2024-02-02 | 石家庄博铭仪器有限公司 | 一种宽范围任意频点的时频参数综合测方法 |
CN117491744B (zh) * | 2024-01-02 | 2024-03-29 | 石家庄博铭仪器有限公司 | 一种宽范围任意频点的时频参数综合测方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108471313B (zh) | 一种基于数模混合信号的tiadc系统校准方法 | |
CN108494402B (zh) | 一种基于正弦拟合的tiadc系统误差估计和补偿方法 | |
CN113517890A (zh) | 一种用于时间交织adc采样时间失配的提取方法 | |
US8094050B2 (en) | Bandwidth mismatch estimation in time-interleaved analog-to-digital converters | |
US7227479B1 (en) | Digital background calibration for time-interlaced analog-to-digital converters | |
US7782235B1 (en) | Adaptive mismatch compensators and methods for mismatch compensation | |
US8164496B2 (en) | Mismatch compensators and methods for mismatch compensation | |
US8451152B2 (en) | Pipelined ADC inter-stage error calibration | |
WO2021258987A1 (zh) | 校准方法、校准装置、时间交织adc、电子设备及可读介质 | |
US20130314261A1 (en) | Digital Correction Techniques for Data Converters | |
CN111064469B (zh) | 一种基于相邻通道自相关函数的tiadc采样时间失配误差的校正方法 | |
CN107453756B (zh) | 一种用于流水线adc的前端校准方法 | |
WO2021083268A1 (zh) | 采样时钟相位失配误差估计方法、装置及存储介质 | |
CN115801009B (zh) | 一种补偿tiadc并行采集系统时间偏移误差的方法 | |
CN115776299A (zh) | 一种低复杂度的tiadc时间失配误差校准方法 | |
US7009536B1 (en) | Analog-to digital converter compensating apparatus and associated methods | |
CN113114243B (zh) | 一种tiadc系统失配误差校正方法及系统 | |
CN110034759A (zh) | 前馈式全数字tiadc系统的采样时间误差校准模块及其方法 | |
CN110912556B (zh) | 一种基于差值均衡的tiadc系统采样时刻失配误差估计方法 | |
CN112187264B (zh) | 一种超高速时域交织模数转换器的宽频时钟校准方法 | |
CN113346902B (zh) | 基于tiadc复合输出的全数字校准结构及其校准方法 | |
Lu et al. | A novel two-stage timing mismatch calibration technique for time-interleaved ADCs | |
Thi et al. | Background calibration of multiple channel mismatches in time-interleaved ADCs | |
Qin et al. | Correction of sample-time error for time-interleaved sampling system using cubic spline interpolation | |
Wei et al. | Calibration of static nonlinearity mismatch errors in TIADC based on periodic time-varying adaptive method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20211019 |
|
RJ01 | Rejection of invention patent application after publication |