CN106100638B - 流水线模数转换器的误差补偿校正装置 - Google Patents
流水线模数转换器的误差补偿校正装置 Download PDFInfo
- Publication number
- CN106100638B CN106100638B CN201610416838.8A CN201610416838A CN106100638B CN 106100638 B CN106100638 B CN 106100638B CN 201610416838 A CN201610416838 A CN 201610416838A CN 106100638 B CN106100638 B CN 106100638B
- Authority
- CN
- China
- Prior art keywords
- comparator
- pipelining
- stage
- correction
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1071—Measuring or testing
- H03M1/1076—Detection or location of converter hardware failure, e.g. power supply failure, open or short circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/44—Sequential comparisons in series-connected stages with change in value of analogue signal
- H03M1/442—Sequential comparisons in series-connected stages with change in value of analogue signal using switched capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
- H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
- H03M1/164—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明提供一种流水线模数转换器的误差补偿校正装置,包括校正流水级和常规流水级,针对每个校正流水级,设置有对应的误差估计电路、电平边沿检测电路、随机电平发生电路和MUX电路,其中电平边沿检测电路检测该校正流水级中比较器的输出信号是否在预设的时间内稳定输出;MUX电路用于根据检测的结果,选择将该比较器的输出信号或所述随机电平发生电路的输出信号作为该比较器的实际输出信号;误差估计电路在该比较器的输出信号未在预设的时间内稳定输出时,根据实际输出信号、后级流水级的编码信号和校正值信号,估计该校正流水级的校正值。本发明能够实时跟踪校正非理想特性和失配误差随时间外界环境变化,不打断流水线ADC正常工作,校正值更接近真实情况。
Description
技术领域
本发明属于集成电路领域,具体涉及一种流水线模数转换器的误差补偿校正装置。
背景技术
A/D(Analog/Digital,模数)模数转换器的电路结构主要有逐次比较结构、积分型结构、全并行(flash)结构、分级结构、流水线结构和Δ-∑过采样结构等。高速高精度A/D转换器电路涉及的主要电路结构为流水线结构。流水线ADC(Analog-to-DigitalConverter,模数转换器)由工作在双相不交叠时钟下的结构相同的流水级级联而成,除最末级外,各流水级都由基于运算放大器OPAMP和开关电容电路构成的MDAC(MultiplyingDigital to Analog Converter,乘法数模转换器)以及基于比较器的子ADC构成,而流水级存在各种非理想特性和失配误差等因素,导致传输曲线中出现非连续跳变点,并且随着工艺特征尺寸的逐年缩小越来越成为限制流水线ADC转换精度的主要因素,严重制约了高速高精度流水线ADC的性能提升。要解决这些误差对流水线ADC的性能影响,使用切实有效的校正技术对误差进行补偿和纠正非常重要。
目前流水线模数转换器的误差补偿校正方法通常需要打断ADC正常工作,输入已知测试信号来获取校正信息,即便如此,测试时提取的误差信息和实际工作的误差信息也可能有一定偏差,同时无法跟踪器件非理想特性和失配误差因素随时间、外界环境的变化(比如温度变化、元器件老化、电压变化等);同时也无法避免测试过程打断ADC正常工作,误差测量结果发生偏差,与ADC正常工作状态不同的影响。
发明内容
本发明提供一种流水线模数转换器的误差补偿校正装置,以解决目前在进行流水线模数转换器的误差补偿校正时需要打断流水线模数转换器正常工作且校正准确度较低的问题。
根据本发明实施例的第一方面,提供一种流水线模数转换器的误差补偿校正装置,其特征在于,包括校正流水级和常规流水级,针对每个所述校正流水级,设置有对应的误差估计电路、电平边沿检测电路、随机电平发生电路和MUX电路,其中所述电平边沿检测电路用于检测该校正流水级中比较器的输出信号是否在预设的时间内稳定输出;所述MUX电路用于根据所述检测的结果,选择将该比较器的输出信号或所述随机电平发生电路的输出信号作为该比较器的实际输出信号;
所述误差估计电路用于在该比较器的输出信号未在预设的时间内稳定输出时,根据所述实际输出信号、后级流水级的编码信号和校正值信号,估计该校正流水级的校正值。
在一种可选的实现方式中,所述误差估计电路用于针对该校正流水级中输出信号未在预设的时间内稳定输出的每个比较器,根据该比较器的实际输出信号、后级流水级的编码信号和校正值信号,确定该比较器本次的误差量;根据各次确定的误差量统计出该比较器输出信号所对应的校正值;并在统计出该校正流水级中各个比较器输出信号所对应的校正值后,根据该校正流水级中各个比较器输出信号所对应的校正值确定该校正流水级的校正值。
在另一种可选的实现方式中,所述误差估计电路用于根据以下公式确定该比较器的误差量:
其中等式左边的err(i,muxi)表示第n个校正流水级中第i个比较器的实际输出信号为muxi时,第i个比较器本次确定的误差量;等式右边的err(i,muxi)表示第n个校正流水级中第i个比较器的实际输出信号为muxi时,第i个比较器上次确定的误差量;an+1~aL表示第n个校正流水级之后的后级流水级的编码信号;bn+1~bL表示与各个后级流水级的编码信号对应的权重值;caln+1~calN表示后级流水级中各个校正流水级的校正值。
在另一种可选的实现方式中,所述误差估计电路用于根据以下公式统计出该比较器的校正值:
calc(i)=avg(err(i,0))-avg(err(i,1)),其中calc(i)表示第n个校正流水级中第i个比较器输出信号所对应的校正值,avg(err(i,0))表示第n个校正流水级中第i个比较器的实际输出信号为0时,各次确定的第i个比较器的误差量的平均值;avg(err(i,1))表示第n个校正流水级中第i个比较器的实际输出信号为1时,各次确定的第i个比较器的误差量的平均值。
在另一种可选的实现方式中,所述误差估计电路用于根据以下公式确定该校正流水级的校正值:
其中caln表示第n个校正流水级的校正值,Cn表示第n个校正流水级中比较器的个数,calc(i)表示第n个校正流水级中第i个比较器输出信号所对应的校正值,muxi表示第n个校正流水级中第i个比较器的实际输出信号。
在另一种可选的实现方式中,所述MUX电路用于在该校正流水级中比较器的输出信号在预设的时间内稳定输出时,选择将该比较器的输出信号作为该比较器的实际输出信号,否则,选择将该随机电平发生电路的输出信号作为该比较器的实际输出信号。
在另一种可选的实现方式中,所述电平边沿检测电路用于在检测到该校正流水级中比较器的输出信号未在预设的时间内稳定输出时,将对应的标志信号置位,在检测到该校正流水级中比较器的输出信号在预设的时间内稳定输出时,将对应的标志信号复位;
所述MUX电路用于在该标志信号置位时,选择将对应随机电平发生电路的输出信号作为该比较器的实际输出信号,在该标志信号复位时,选择将该比较器的输出信号作为该比较器的实际输出信号;
所述误差估计电路用于针对该校正流水级中标志信号置位的每个比较器,根据该比较器的实际输出信号、后级流水级的编码信号和校正值信号,确定该比较器本次的误差量;根据各次确定的误差量统计出该比较器输出信号所对应的校正值;并在统计出该校正流水级中各个比较器输出信号所对应的校正值后,根据该校正流水级中各个比较器输出信号所对应的校正值确定该校正流水级的校正值。
在另一种可选的实现方式中,所述误差估计电路用于针对该校正流水级中标志信号置位的每个比较器,根据该比较器的实际输出信号、后级流水级的编码信号和校正值信号,确定该比较器本次输出的误差量,将该比较器对应的标志信号的置位次数加1,判断该比较器对应标志信号的置位次数是否等于预设的次数阈值,若是,则根据各次确定的误差量统计出该比较器输出信号所对应的校正值。
在另一种可选的实现方式中,所述装置还包括校正值存储电路,所述校正值存储电路用于存储各个校正流水级的校正值。
在另一种可选的实现方式中,流水线模数转换器校正后的输出值为:
其中a1~aL表示所述流水线模数转换器中各个流水级的编码信号,b1~bL表示所述流水线模数转换器中各个流水级的编码信号对应的权重值,cal1~calN表示所述流水线模数转换器中各个校正流水级的校正值。
本发明的有益效果是:
相比于传统的校正方式不能实时跟踪校正器件非理想特性和失配误差随时间、外界环境的变化,且测量提取得误差信息与实际工作误差信息可能有一定偏差,本发明能够实时跟踪校正非理想特性和失配误差随时间外界环境变化,不打断流水线ADC正常工作,校正传输曲线中的非连续点,校正值更接近真实情况,仅仅只需要在原电路中添加少量数字电路,充分利用了当前CMOS工艺进步和特征尺寸不断缩小带来的便利,实现复杂度低,并且可根据流水线ADC冗余编码结构灵活设计,不依赖于子ADC中运放和比较器的具体实现结构,从而能够有效提高流水线ADC的性能和精度。
附图说明
图1是本发明流水线模数转换器的误差补偿校正装置的一个实施例电路示意图;
图2是图1中校正流水级的一个实施例电路示意图;
图3是图1中校正流水级中子ADC的各个比较器与电平边沿检测电路、随机电平发生电路和MUX电路的连接示意图;
图4是误差估计电路对校正流水级的校正值进行更新的流程图;
图5是本发明流水线模数转换器校正前后的静态性能仿真示意图;
图6是本发明流水线模数转换器校正前后的动态性能仿真示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明实施例中的技术方案,并使本发明实施例的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明实施例中技术方案作进一步详细的说明。
在本发明的描述中,除非另有规定和限定,需要说明的是,术语“连接”应做广义理解,例如,可以是机械连接或电连接,也可以是两个元件内部的连通,可以是直接相连,也可以通过中间媒介间接相连,对于本领域的普通技术人员而言,可以根据具体情况理解上述术语的具体含义。
参见图1,为本发明流水线模数转换器的误差补偿校正装置的一个实施例电路示意图。该流水线模数转换器的误差补偿校正装置可以包括校正流水级110和常规流水级120,结合图2所示,针对每个校正流水级110,设置有对应的误差估计电路130、电平边沿检测电路140、随机电平发生电路150和MUX(multiplexer,数据选择器)电路160,其中所述电平边沿检测电路140可以检测该校正流水级110中比较器的输出信号是否在预设的时间内稳定输出;所述MUX电路160可以根据所述检测的结果,选择将该比较器的输出信号或所述随机电平发生电路150的输出信号作为该比较器的实际输出信号;所述误差估计电路130可以在该比较器的输出信号未在预设的时间内稳定输出时,根据所述实际输出信号、后级流水级的编码信号和校正值信号,估计该校正流水级110的校正值。
本实施例中,流水线模数转换器包括多个流水级,其中前面的N个流水级可以作为校正流水级,后面剩余的流水级可以作为常规流水级。每一校正流水级可以输出编码信号Di和校正值信号cali,每一常规流水级可以输出编码信号Di。参见图2所示,流水线模数转换器中每个常规流水级都可以包括一个子ADC和一个MDAC,并且每个校正流水级除包括一个子ADC和一个MDAC外,还设置有对应的误差估计电路130、电平边沿检测电路140、随机电平发生电路150和MUX电路160,其中随机电平发生电路150可以在对应校正流水级110采样时钟的控制下随机生成对应的“0”或“1”两个数字电平。
经研究发现,比较器在对两个电平进行比较时若这两个电平相差较小,则输出速度较慢,若两个电平相差较大,则输出速度较快,因此在一种可选的实现方式中,参见图3所示,针对各个校正流水级110中子ADC的每个比较器111,以第n个校正流水级中子ADC的第i个比较器为例,该比较器111可以将输入信号与参考电平进行比较,当电平边沿检测电路140检测到该比较器111的输出信号未在预设的时间内稳定输出时,表示该比较器111的输入信号与参考电平相差较小,此时MUX电路160可以将该随机电平发生电路150的输出信号作为该比较器111的实际输出信号。当电平边沿检测电路140检测到该比较器111的输出信号在预设的时间内稳定输出时,表示该比较器111的输入信号与参考电平相差较大,此时MUX电路160可以将该比较器111的输出信号作为该比较器111的实际输出信号。需要注意的是:该比较器111稳定输出可以是指其输出的信号为不变的信号。
当电平边沿检测电路140检测到对应校正流水级110中至少有一个比较器111的输出信号未在预设的时间内稳定输出时,该误差估计电路130使能工作。针对对应校正流水级110中输出信号未在预设的时间内稳定输出的每个比较器111,该误差估计电路130可以首先根据该比较器的实际输出信号、后级流水级的编码信号和校正值信号,确定该比较器输出的对应的误差量,然后根据各次确定的误差量统计出该比较器输出信号所对应的校正值;在统计出该校正流水级中各个比较器输出信号所对应的校正值后,误差估计电路130可以根据该校正流水级中各个比较器输出信号所对应的校正值确定该校正流水级的校正值。
当误差估计电路130使能工作时,可以根据以下公式分别计算出该校正流水级110中对应比较器的误差量:
其中,等式左边的err(i,muxi)表示第n个校正流水级中第i个比较器的实际输出信号为muxi时,本次确定的第i个比较器的误差量;等式右边的err(i,muxi)表示第n个校正流水级中第i个比较器的实际输出信号为muxi时,上次确定的第i个比较器的误差量;an+1~aL表示第n个校正流水级之后的后级流水级的编码信号;bn+1~bL表示与各个后级流水级的编码信号对应的权重值;caln+1~calN表示后级流水级中各个校正流水级的校正值。
误差估计电路130在计算出各个比较器预设次数的误差量后,可以根据以下公式分别统计出各个比较器输出信号所对应的校正值:
calc(i)=avg(err(i,0))-avg(err(i,1)), (2)
其中,calc(i)表示第n个校正流水级中第i个比较器的校正值,avg(err(i,0))表示第n个校正流水级中第i个比较器的实际输出信号为0时,各次确定的第i个比较器的误差量的平均值;avg(err(i,1))表示第n个校正流水级中第i个比较器的实际输出信号为1时,各次确定的第i个比较器的误差量的平均值。
误差估计电路130在统计出对应比较器输出信号所对应的校正值后,可以根据以下公式确定该校正流水级的校正值:
其中caln表示第n个校正流水级的校正值,Cn表示第n个校正流水级中比较器的个数,calc(i)表示第n个校正流水级中第i个比较器输出信号所对应的校正值,muxi表示第n个校正流水级中第i个比较器的实际输出信号。
在确定各个校正流水级的校正值后,流水线模数转换器校正后的输出值可以为:
其中,a1~aL表示所述流水线模数转换器中各个流水级的编码信号,b1~bL表示所述流水线模数转换器中各个流水级的编码信号对应的权重值,cal1~calN表示所述流水线模数转换器中各个校正流水级的校正值。
由上述实施例可见,相比于传统的校正方式不能实时跟踪校正器件非理想特性和失配误差随时间、外界环境的变化,且测量提取得误差信息与实际工作误差信息可能有一定偏差,本发明能够实时跟踪校正非理想特性和失配误差随时间外界环境变化,不打断流水线ADC正常工作,校正传输曲线中的非连续点,校正值更接近真实情况,仅仅只需要在原电路中添加少量数字电路,充分利用了当前CMOS工艺进步和特征尺寸不断缩小带来的便利,实现复杂度低,并且可根据流水线ADC冗余编码结构灵活设计,不依赖于子ADC中运放和比较器的具体实现结构,从而能够有效提高流水线ADC的性能和精度。
另外,针对流水线模数转换器中每个校正流水级的各个比较器,可以分别设置有对应的标志信号,且每个标志信号对应设置有置位次数,其中置位次数的初始值可以为0。该校正流水级中子ADC的各个比较器的误差量、校正值以及各个校正流水级的校正值的初始值都可以为0。
针对校正流水级110中子ADC的每个比较器111,以第n个校正流水级中子ADC的第i个比较器为例,该比较器111可以将输入信号与参考电平进行比较,当电平边沿检测电路140检测到该比较器111的输出信号未在预设的时间内稳定输出时,表示比较器111的输入信号与参考电平相差较小,此时可以将对应的标志信号sigi置位,其中sigi表示第n个校正流水级中第i个比较器对应的标志信号;当电平边沿检测电路140检测到该比较器111的输出信号在预设的时间内稳定输出时,表示比较器111的输入信号与参考电平相差较大,此时可以将对应的标志信号sigi复位。当该比较器111的标志信号sigi置位时,MUX电路160可以将该随机电平发生电路150的输出信号作为该比较器111的实际输出信号;当该比较器111的标志信号sigi复位时,MUX电路160可以将该比较器111的输出信号作为该比较器111的实际输出信号。
当电平边沿检测电路140检测到对应校正流水级110中至少有一个比较器的标志信号置位时,该误差估计电路130使能工作。针对该校正流水级110中标志信号置位的每个比较器111,该误差估计电路130可以如图4所示,首先根据公式(1)确定该比较器本次输出的误差量,并将该比较器对应的标志信号的置位次数加1,然后判断该比较器对应的标志信号的置位次数是否等于预设的次数阈值,若是,则根据公式(2)统计出该比较器输出信号所对应的校正值,否则,继续执行上述步骤。在统计出该校正流水级中各个比较器输出信号所对应的校正值后,误差估计电路130可以根据公式(3)确定该校正流水级的校正值,更新该校正流水级的校正值并进行存储。此后,将各个比较器对应的标志信号的置位次数清零,并将存储电路中存储的各个比较器的误差量清零,以重复上述校正流水级的校正值更新过程。需要注意的是:上述各个流水级可以采用冗余编码的方式输出编码信号。
在一种可选的实现方式中,以14比特250MHZ采样率流水线ADC为例,冗余编码方式为3.5-2.5-1.5-1.5-1.5-1.5-1.5-4bit,包含8个流水级,设定前两级流水级为校正流水级,进行后台非理想参数的估计校正,其余流水级为常规流水级,其中最后一级流水级为4bit flash ADC,相关参数具体值如下,L=8,N=2,C1=14,C2=6,标志信号置位次数设定值为64k,添加非理想参数,输入正弦信号,按照上述方式进行实时校正,仿真结果如图所示,如图5和6可见,校正后流水级线ADC性能提升明显,INL校正后比校正前提升约3.5LSB,有效位(ENOB)校正后提高0.9LSB,动态性能SFDR校正后提高约15dB。
本领域技术人员在考虑说明书及实践这里公开的发明后,将容易想到本发明的其它实施方案。本申请旨在涵盖本发明的任何变型、用途或者适应性变化,这些变型、用途或者适应性变化遵循本发明的一般性原理并包括本发明未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的,本发明的真正范围和精神由下面的权利要求指出。
应当理解的是,本发明并不局限于上面已经描述并在附图中示出的精确结构,并且可以在不脱离其范围进行各种修改和改变。本发明的范围仅由所附的权利要求来限制。
Claims (10)
1.一种流水线模数转换器的误差补偿校正装置,其特征在于,包括校正流水级和常规流水级,针对每个所述校正流水级,设置有对应的误差估计电路、电平边沿检测电路、随机电平发生电路和MUX电路,其中所述电平边沿检测电路用于检测该校正流水级中比较器的输出信号是否在预设的时间内稳定输出;所述MUX电路用于根据所述检测的结果,选择将该比较器的输出信号或所述随机电平发生电路的输出信号作为该比较器的实际输出信号;
所述误差估计电路用于在该比较器的输出信号未在预设的时间内稳定输出时,根据所述实际输出信号、后级流水级的编码信号和校正值信号,估计该校正流水级的校正值。
2.根据权利要求1所述的装置,其特征在于,所述误差估计电路用于针对该校正流水级中输出信号未在预设的时间内稳定输出的每个比较器,根据该比较器的实际输出信号、后级流水级的编码信号和校正值信号,确定该比较器本次输出的误差量;根据各次确定的误差量统计出该比较器输出信号所对应的校正值;并在统计出该校正流水级中各个比较器输出信号所对应的校正值后,根据该校正流水级中各个比较器输出信号所对应的校正值确定该校正流水级的校正值。
3.根据权利要求2所述的装置,其特征在于,所述误差估计电路用于根据以下公式确定该比较器的误差量:
其中等式左边的err(i,muxi)表示第n个校正流水级中第i个比较器的实际输出信号为muxi时,第i个比较器本次确定的误差量;等式右边的err(i,muxi)表示第n个校正流水级中第i个比较器的实际输出信号为muxi时,第i个比较器上次确定的误差量;an+1~aL表示第n个校正流水级之后的后级流水级的编码信号;bn+1~bL表示与各个后级流水级的编码信号对应的权重值;caln+1~calN表示后级流水级中各个校正流水级的校正值。
4.根据权利要求2所述的装置,其特征在于,所述误差估计电路用于根据以下公式统计出该比较器的校正值:
calc(i)=avg(err(i,0))-avg(err(i,1)),其中calc(i)表示第n个校正流水级中第i个比较器输出信号所对应的校正值,avg(err(i,0))表示第n个校正流水级中第i个比较器的实际输出信号为0时,各次确定的第i个比较器的误差量的平均值;avg(err(i,1))表示第n个校正流水级中第i个比较器的实际输出信号为1时,各次确定的第i个比较器的误差量的平均值。
5.根据权利要求2所述的装置,其特征在于,所述误差估计电路用于根据以下公式确定该校正流水级的校正值:
其中caln表示第n个校正流水级的校正值,Cn表示第n个校正流水级中比较器的个数,calc(i)表示第n个校正流水级中第i个比较器输出信号所对应的校正值,muxi表示第n个校正流水级中第i个比较器的实际输出信号。
6.根据权利要求1所述的装置,其特征在于,所述MUX电路用于在该校正流水级中比较器的输出信号在预设的时间内稳定输出时,选择将该比较器的输出信号作为该比较器的实际输出信号,否则,选择将该随机电平发生电路的输出信号作为该比较器的实际输出信号。
7.根据权利要求2所述的装置,其特征在于,所述电平边沿检测电路用于在检测到该校正流水级中比较器的输出信号未在预设的时间内稳定输出时,将对应的标志信号置位,在检测到该校正流水级中比较器的输出信号在预设的时间内稳定输出时,将对应的标志信号复位;
所述MUX电路用于在该标志信号置位时,选择将对应随机电平发生电路的输出信号作为该比较器的实际输出信号,在该标志信号复位时,选择将该比较器的输出信号作为该比较器的实际输出信号;
所述误差估计电路用于针对该校正流水级中标志信号置位的每个比较器,根据该比较器的实际输出信号、后级流水级的编码信号和校正值信号,确定该比较器本次的误差量;根据各次确定的误差量统计出该比较器输出信号所对应的校正值;并在统计出该校正流水级中各个比较器输出信号所对应的校正值后,根据该校正流水级中各个比较器输出信号所对应的校正值确定该校正流水级的校正值。
8.根据权利要求7所述的装置,其特征在于,所述误差估计电路用于针对该校正流水级中标志信号置位的每个比较器,根据该比较器的实际输出信号、后级流水级的编码信号和校正值信号,确定该比较器本次的误差量,将该比较器对应的标志信号的置位次数加1,判断该比较器对应标志信号的置位次数是否等于预设的次数阈值,若是,则根据各次确定的误差量统计出该比较器输出信号所对应的校正值。
9.根据权利要求1所述的装置,其特征在于,所述装置还包括校正值存储电路,所述校正值存储电路用于存储各个校正流水级的校正值。
10.根据权利要求1所述的装置,其特征在于,流水线模数转换器校正后的输出值为:
其中a1~aL表示所述流水线模数转换器中各个流水级的编码信号,b1~bL表示所述流水线模数转换器中各个流水级的编码信号对应的权重值,cal1~calN表示所述流水线模数转换器中各个校正流水级的校正值。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610416838.8A CN106100638B (zh) | 2016-06-14 | 2016-06-14 | 流水线模数转换器的误差补偿校正装置 |
US16/475,120 US10735014B2 (en) | 2016-06-14 | 2016-06-17 | Error compensation correction device for pipeline analog-to-digital converter |
PCT/CN2016/086097 WO2017214955A1 (zh) | 2016-06-14 | 2016-06-17 | 流水线模数转换器的误差补偿校正装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610416838.8A CN106100638B (zh) | 2016-06-14 | 2016-06-14 | 流水线模数转换器的误差补偿校正装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106100638A CN106100638A (zh) | 2016-11-09 |
CN106100638B true CN106100638B (zh) | 2019-09-03 |
Family
ID=57846287
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610416838.8A Active CN106100638B (zh) | 2016-06-14 | 2016-06-14 | 流水线模数转换器的误差补偿校正装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10735014B2 (zh) |
CN (1) | CN106100638B (zh) |
WO (1) | WO2017214955A1 (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107994903B (zh) * | 2017-12-15 | 2021-07-16 | 北京特邦微电子科技有限公司 | 模数转换电路及流水线模数转换器 |
CN108134606B (zh) * | 2018-01-15 | 2021-03-30 | 电子科技大学 | 一种基于数字校准的流水线adc |
CN110336561B (zh) * | 2019-07-05 | 2021-02-05 | 中国电子科技集团公司第二十四研究所 | 一种流水线型模数转换器及其输出校正方法 |
CN110784224A (zh) * | 2019-12-04 | 2020-02-11 | 杭州普创电子有限公司 | 一种用于σ-δadc误差校正的校正设备及方法 |
CN112290918B (zh) * | 2020-10-30 | 2024-03-26 | 湖北锐世数字医学影像科技有限公司 | 用于对比较器进行阈值校正的方法、装置及系统 |
CN113114247B (zh) * | 2021-04-19 | 2022-05-24 | 电子科技大学 | 基于比较时间探测器的流水线adc级间增益校准方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101924554A (zh) * | 2010-06-30 | 2010-12-22 | 中国电子科技集团公司第五十八研究所 | 电荷耦合流水线模数转换器的共模误差校准电路 |
CN102025373A (zh) * | 2009-09-16 | 2011-04-20 | 复旦大学 | 一种数字后台校准电路 |
CN102723951A (zh) * | 2012-07-19 | 2012-10-10 | 电子科技大学 | 一种具有平移技术的流水线型adc数字后台校正电路 |
CN104092462A (zh) * | 2014-06-17 | 2014-10-08 | 中国电子科技集团公司第五十八研究所 | 具有数字后台校准功能的电荷耦合流水线模数转换器 |
US9071267B1 (en) * | 2014-03-05 | 2015-06-30 | Cirrus Logic, Inc. | Multi-path analog front end and analog-to-digital converter for a signal processing system |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6124820A (en) * | 1997-11-20 | 2000-09-26 | National Semiconductor Corporation | Error correction architecture for pipeline analog to digital converters |
US6606042B2 (en) * | 2001-05-23 | 2003-08-12 | Texas Instruments Incorporated | True background calibration of pipelined analog digital converters |
KR100500440B1 (ko) * | 2002-10-15 | 2005-07-12 | 삼성전자주식회사 | 파이프라인 구조를 갖는 다단 a/d 컨버터 및 그것을설계하기 위한 코딩 방법 |
JP4836670B2 (ja) * | 2006-05-31 | 2011-12-14 | ルネサスエレクトロニクス株式会社 | パイプライン型a/dコンバータ |
JP4879774B2 (ja) * | 2007-02-20 | 2012-02-22 | ルネサスエレクトロニクス株式会社 | アナログ・デジタル変換器 |
CN101582696B (zh) * | 2009-06-22 | 2012-06-27 | 中国电子科技集团公司第二十四研究所 | 用于流水线a/d转换器的单冗余位数字校正方法 |
US8791844B2 (en) * | 2011-06-09 | 2014-07-29 | Microchip Technology Incorporated | Modified dynamic element matching for reduced latency in a pipeline analog to digital converter |
US8441378B2 (en) * | 2011-08-11 | 2013-05-14 | Pixart Imaging, Inc. | Capacitor mismatch error correction in pipeline analog-to-digital converters |
CN102751990A (zh) | 2012-06-18 | 2012-10-24 | 东南大学 | 一种可提高动态性能的流水线式模数转换器 |
US10103742B1 (en) * | 2018-01-23 | 2018-10-16 | Hong Kong Applied Science and Technology Research Institute Company, Limited | Multi-stage hybrid analog-to-digital converter |
US10541700B2 (en) * | 2018-03-12 | 2020-01-21 | Texas Instruments Incorporated | Gain and memory error estimation in a pipeline analog to digital converter |
-
2016
- 2016-06-14 CN CN201610416838.8A patent/CN106100638B/zh active Active
- 2016-06-17 US US16/475,120 patent/US10735014B2/en active Active
- 2016-06-17 WO PCT/CN2016/086097 patent/WO2017214955A1/zh active Application Filing
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102025373A (zh) * | 2009-09-16 | 2011-04-20 | 复旦大学 | 一种数字后台校准电路 |
CN101924554A (zh) * | 2010-06-30 | 2010-12-22 | 中国电子科技集团公司第五十八研究所 | 电荷耦合流水线模数转换器的共模误差校准电路 |
CN102723951A (zh) * | 2012-07-19 | 2012-10-10 | 电子科技大学 | 一种具有平移技术的流水线型adc数字后台校正电路 |
US9071267B1 (en) * | 2014-03-05 | 2015-06-30 | Cirrus Logic, Inc. | Multi-path analog front end and analog-to-digital converter for a signal processing system |
CN104092462A (zh) * | 2014-06-17 | 2014-10-08 | 中国电子科技集团公司第五十八研究所 | 具有数字后台校准功能的电荷耦合流水线模数转换器 |
Also Published As
Publication number | Publication date |
---|---|
CN106100638A (zh) | 2016-11-09 |
US10735014B2 (en) | 2020-08-04 |
US20190334538A1 (en) | 2019-10-31 |
WO2017214955A1 (zh) | 2017-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106100638B (zh) | 流水线模数转换器的误差补偿校正装置 | |
US8587466B2 (en) | System and method for a successive approximation analog to digital converter | |
EP3565122A1 (en) | Accuracy enhancement techniques for adcs | |
CN104639164A (zh) | 应用于单端sar adc的二进制电容阵列及其冗余校准方法 | |
GB2530359A (en) | Error measurement and calibration of analog to digital converters | |
Lin et al. | Transition-code based linearity test method for pipelined ADCs with digital error correction | |
CN106899300B (zh) | 一种用于逐次逼近模数转换器的冗余循环平均方法 | |
CN111628775B (zh) | 基于多数表决的比较器失调校准装置和校准方法 | |
US8952835B1 (en) | Background calibration of aperture center errors in analog to digital converters | |
CN110504966B (zh) | 一种模数转换器的校准系统及方法 | |
CN103475369A (zh) | 基于信号源误差一次性校准识别的高精度adc测试方法 | |
CN100571041C (zh) | 处理磁泡的模拟数字转换器校准 | |
CN106209106B (zh) | 一种提高混合电阻电容型模数转换器动态性能的位循环方法 | |
CN108445735A (zh) | 一种采用延迟链结构的层次式tdc的校正方法 | |
JP2011223404A (ja) | アナログ−デジタル変換器の動作試験方法、アナログ−デジタル変換器およびアナログ−デジタル変換器の動作試験装置 | |
CN103457608A (zh) | 用于操作模数转换器的系统和方法 | |
Laraba et al. | Reduced code linearity testing of pipeline adcs in the presence of noise | |
Laraba et al. | Enhanced reduced code linearity test technique for multi-bit/stage pipeline ADCs | |
CN112910462B (zh) | 一种基于亚稳态检测的pipeline-SAR ADC数字级间增益校准方法 | |
Arai et al. | Redundant SAR ADC algorithm for minute current measurement | |
CN109873642A (zh) | 一种用于校正分段式模数转换器的增益失配的方法 | |
CN106506005B (zh) | 消除流水线模数转换器传输曲线断点的后台校准电路及方法 | |
Laraba et al. | Reduced-code linearity testing of pipeline ADCs | |
CN102571088B (zh) | 一种用于流水线型模数转换器的溢出判断电路 | |
Li et al. | Modified BER Test for SAR ADCs |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |