JP2011223404A - アナログ−デジタル変換器の動作試験方法、アナログ−デジタル変換器およびアナログ−デジタル変換器の動作試験装置 - Google Patents
アナログ−デジタル変換器の動作試験方法、アナログ−デジタル変換器およびアナログ−デジタル変換器の動作試験装置 Download PDFInfo
- Publication number
- JP2011223404A JP2011223404A JP2010091633A JP2010091633A JP2011223404A JP 2011223404 A JP2011223404 A JP 2011223404A JP 2010091633 A JP2010091633 A JP 2010091633A JP 2010091633 A JP2010091633 A JP 2010091633A JP 2011223404 A JP2011223404 A JP 2011223404A
- Authority
- JP
- Japan
- Prior art keywords
- input
- analog
- test
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】nビットデジタル信号に応じて参照アナログ信号を出力するデジタル−アナログ変換器14と、入力アナログ信号を参照アナログ信号と比較する比較器12と、比較結果に基づいて参照アナログ信号が入力アナログ信号に近づくように、nビットデジタル信号の値をM(n<M)回のステップで変化させる逐次比較制御回路13と、を有し、逐次比較制御回路は、nビットデジタル信号の値を冗長変換アルゴリズムに従って変化させるアナログ−デジタル変換器であって、逐次比較制御回路に、比較器の判定結果を入力するかまたは判定結果の反転を入力するかを切り換える判定結果入力回路41を有する。
【選択図】図6
Description
逐次比較型ADCは、小チップ面積および低消費電力であることが望まれており、実際にはスキャン回路を設けることはできない。
=(比較値の場合の数)×(正解1を0と誤判定、正解0を1と誤判定の2通り)×(誤差許容範囲)
=2k−1×2×qk
次に、ADCで誤判定を発生させる状態の決定方法について説明する。
これを比較結果列の全パターンについて試験する。
12 比較器
13 逐次比較制御回路
14 DA変換器
21 ROM(記憶回路)
22 加算器
23 減算器
24 マルチプレクサ
25 レジスタ
31 タイミング発生回路
41 判定結果入力回路(MUX)
50 試験回路
51 ROM
52 試験制御回路
53 DAC
54 一致検出回路
Claims (10)
- nビットデジタル信号に応じて参照アナログ信号を出力するデジタル−アナログ変換器と、入力アナログ信号を前記参照アナログ信号と比較する比較器と、前記比較器の比較結果に基づいて前記参照アナログ信号が前記入力アナログ信号に近づくように、前記nビットデジタル信号の値をM(n<M)回のステップで変化させる逐次比較制御回路と、を備え、前記逐次比較制御回路は、前記nビットデジタル信号の値を冗長変換アルゴリズムに従って変化させるアナログ−デジタル変換器の動作試験方法であって、
前記入力アナログ信号として所定の電圧信号を入力して前記アナログ−デジタル変換器を動作させ、
前記動作中に、所定の前記ステップで、前記逐次比較制御回路に入力する前記比較器の判定結果を反転して誤判定動作が発生するように制御し、
前記アナログ−デジタル変換器による前記所定の電圧信号の変換結果を取得し、
取得した前記変換結果を、前記所定の電圧信号に対応するデジタル値と比較して、比較結果に基づいて正常動作か否かを判定することを特徴とするアナログ−デジタル変換器の動作試験方法。 - 前記所定の電圧信号の電圧値に応じて、前記比較器の判定結果を反転する前記所定のステップがあらかじめ決定されている請求項1に記載のアナログ−デジタル変換器の動作試験方法。
- 前記所定のステップまで、前記逐次比較制御回路に入力する前記比較器の判定結果を制御して、前記アナログ−デジタル変換器を所定の状態にした後、前記比較器の判定結果を反転する請求項2に記載のアナログ−デジタル変換器の動作試験方法。
- nビットデジタル信号に応じて参照アナログ信号を出力するデジタル−アナログ変換器と、
入力アナログ信号を前記参照アナログ信号と比較する比較器と、
前記比較器の比較結果に基づいて前記参照アナログ信号が前記入力アナログ信号に近づくように、前記nビットデジタル信号の値をM(n<M)回のステップで変化させる逐次比較制御回路と、を備え、
前記逐次比較制御回路は、前記nビットデジタル信号の値を冗長変換アルゴリズムに従って変化させるアナログ−デジタル変換器であって、
前記逐次比較制御回路に、前記比較器の判定結果を入力するかまたは前記判定結果の反転を入力するかを切り換える判定結果入力回路を備えることを特徴とするアナログ−デジタル変換器。 - 前記判定結果入力回路は、前記逐次比較制御回路に任意の判定結果を入力するように切り換え可能である請求項4に記載のアナログ−デジタル変換器。
- 試験用デジタル信号に応じて定められる前記比較器の判定結果の反転を入力する反転ステップの関係を記憶する記憶回路と、
前記入力アナログ信号として入力する、前記試験用デジタル信号に対応する電圧信号を発生させる入力電圧発生回路と、
前記記憶回路に記憶された前記試験用デジタル信号と反転ステップの関係を読み出し、前記試験用デジタル信号を前記入力電圧発生回路に出力すると共に、前記反転ステップになると、前記逐次比較制御回路に前記比較器の判定結果の反転が入力されるように前記判定結果入力回路を制御する試験制御回路と、
当該アナログ−デジタル変換器が変換値として出力するM回のステップで決定した前記nビットデジタル信号の値が、前記試験用デジタル信号の値と一致するかを判定する判定回路と、を備える請求項4に記載のアナログ−デジタル変換器。 - 前記判定結果入力回路は、前記逐次比較制御回路に任意の判定結果を入力するように切り換え可能であり、
前記記憶回路は、反転ステップを実行する所定状態にするのに必要な前記反転ステップ以前の判定情報を記憶しており、
前記試験制御回路は、前記反転ステップになるまで、前記判定結果入力回路を、前記反転ステップ以前の判定情報にしたがって制御し、前記反転ステップを実行する時に当該アナログ−デジタル変換器を前記所定状態にする請求項6に記載のアナログ−デジタル変換器。 - 当該アナログ−デジタル変換器は、通常動作モードと、試験モードと、を備え、
前記判定結果入力回路は、前記通常動作モード時には、前記逐次比較制御回路に、前記比較器の判定結果を入力する状態を維持する請求項4から7のいずれか1項に記載のアナログ−デジタル変換器。 - 請求項4に記載のアナログ−デジタル変換器の動作試験装置であって、
試験用デジタル信号に応じて定められる前記比較器の判定結果の反転を入力する反転ステップの関係を記憶する記憶回路と、
前記アナログ−デジタル変換器に前記入力アナログ信号として入力する、前記試験用デジタル信号に対応する電圧信号を発生させる入力電圧発生回路と、
前記記憶回路に記憶された前記試験用デジタル信号と反転ステップの関係を読み出し、前記試験用デジタル信号を前記入力電圧発生回路に出力すると共に、前記反転ステップになると、前記逐次比較制御回路に前記比較器の判定結果の反転が入力されるように前記判定結果入力回路を制御する試験制御回路と、
前記アナログ−デジタル変換器が変換値として出力するM回のステップで決定した前記nビットデジタル信号の値が、前記試験用デジタル信号の値と一致するかを判定する判定回路と、を備えるアナログ−デジタル変換器の動作試験装置。 - 請求項5に記載のアナログ−デジタル変換器の動作試験装置であって、
試験用デジタル信号に応じて定められる前記比較器の判定結果の反転を入力する反転ステップの関係および前記反転ステップを実行する所定状態にするのに必要な前記反転ステップ以前の判定情報を記憶する記憶回路と、
前記アナログ−デジタル変換器に前記入力アナログ信号として入力する、前記試験用デジタル信号に対応する電圧信号を発生させる入力電圧発生回路と、
前記記憶回路に記憶された前記試験用デジタル信号と反転ステップの関係を読み出し、前記試験用デジタル信号を前記入力電圧発生回路に出力すると共に、前記反転ステップになるまで、前記判定結果入力回路を、前記反転ステップ以前の判定情報にしたがって制御し、前記アナログ−デジタル変換器を前記所定状態にした後、前記逐次比較制御回路に前記比較器の判定結果の反転が入力されるように前記判定結果入力回路を制御する試験制御回路と、
前記アナログ−デジタル変換器が変換値として出力するM回のステップで決定した前記nビットデジタル信号の値が、前記試験用デジタル信号の値と一致するかを判定する判定回路と、を備えるアナログ−デジタル変換器の動作試験装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010091633A JP4999955B2 (ja) | 2010-04-12 | 2010-04-12 | アナログ−デジタル変換器の動作試験方法、アナログ−デジタル変換器およびアナログ−デジタル変換器の動作試験装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010091633A JP4999955B2 (ja) | 2010-04-12 | 2010-04-12 | アナログ−デジタル変換器の動作試験方法、アナログ−デジタル変換器およびアナログ−デジタル変換器の動作試験装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011223404A true JP2011223404A (ja) | 2011-11-04 |
JP4999955B2 JP4999955B2 (ja) | 2012-08-15 |
Family
ID=45039758
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010091633A Expired - Fee Related JP4999955B2 (ja) | 2010-04-12 | 2010-04-12 | アナログ−デジタル変換器の動作試験方法、アナログ−デジタル変換器およびアナログ−デジタル変換器の動作試験装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4999955B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014090362A (ja) * | 2012-10-31 | 2014-05-15 | Renesas Electronics Corp | アナログ/デジタル変換器及びアナログ/デジタル変換器の自己診断方法 |
JP2016152625A (ja) * | 2015-02-19 | 2016-08-22 | スティヒティング・イメック・ネーデルラントStichting IMEC Nederland | Adcにおけるdacのミスマッチエラーの検出と補正のための回路及び方法 |
US10404259B2 (en) | 2015-12-03 | 2019-09-03 | Seiko Epson Corporation | Circuit device, oscillator, electronic apparatus, and moving object |
US10461694B2 (en) | 2017-02-23 | 2019-10-29 | Seiko Epson Corporation | Circuit device, oscillator, electronic apparatus, vehicle, and manufacturing method for circuit device |
US10594324B2 (en) | 2015-12-03 | 2020-03-17 | Seiko Epson Corporation | Circuit device, oscillator, electronic apparatus, and moving object |
US10601428B2 (en) | 2015-12-03 | 2020-03-24 | Seiko Epson Corporation | Circuit device, oscillator, electronic apparatus, and moving object |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5717224A (en) * | 1980-03-27 | 1982-01-28 | Bendix Corp | Method of converting analog signal to corresponding non-binary digital signal and non-binary analog/digital converter |
JPH0253325A (ja) * | 1988-08-18 | 1990-02-22 | Yokogawa Electric Corp | Ad変換器試験装置 |
JP2000269812A (ja) * | 1999-01-13 | 2000-09-29 | Nec Corp | A/d変換装置 |
JP2003283336A (ja) * | 2002-03-22 | 2003-10-03 | Mitsubishi Electric Corp | A/d変換回路 |
-
2010
- 2010-04-12 JP JP2010091633A patent/JP4999955B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5717224A (en) * | 1980-03-27 | 1982-01-28 | Bendix Corp | Method of converting analog signal to corresponding non-binary digital signal and non-binary analog/digital converter |
JPH0253325A (ja) * | 1988-08-18 | 1990-02-22 | Yokogawa Electric Corp | Ad変換器試験装置 |
JP2000269812A (ja) * | 1999-01-13 | 2000-09-29 | Nec Corp | A/d変換装置 |
JP2003283336A (ja) * | 2002-03-22 | 2003-10-03 | Mitsubishi Electric Corp | A/d変換回路 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014090362A (ja) * | 2012-10-31 | 2014-05-15 | Renesas Electronics Corp | アナログ/デジタル変換器及びアナログ/デジタル変換器の自己診断方法 |
JP2016152625A (ja) * | 2015-02-19 | 2016-08-22 | スティヒティング・イメック・ネーデルラントStichting IMEC Nederland | Adcにおけるdacのミスマッチエラーの検出と補正のための回路及び方法 |
US10404259B2 (en) | 2015-12-03 | 2019-09-03 | Seiko Epson Corporation | Circuit device, oscillator, electronic apparatus, and moving object |
US10594324B2 (en) | 2015-12-03 | 2020-03-17 | Seiko Epson Corporation | Circuit device, oscillator, electronic apparatus, and moving object |
US10601428B2 (en) | 2015-12-03 | 2020-03-24 | Seiko Epson Corporation | Circuit device, oscillator, electronic apparatus, and moving object |
US10461694B2 (en) | 2017-02-23 | 2019-10-29 | Seiko Epson Corporation | Circuit device, oscillator, electronic apparatus, vehicle, and manufacturing method for circuit device |
Also Published As
Publication number | Publication date |
---|---|
JP4999955B2 (ja) | 2012-08-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI509997B (zh) | 資料轉換電路及其方法 | |
US8587464B2 (en) | Off-line gain calibration in a time-interleaved analog-to-digital converter | |
US8416105B2 (en) | ADC calibration apparatus | |
JP4999955B2 (ja) | アナログ−デジタル変換器の動作試験方法、アナログ−デジタル変換器およびアナログ−デジタル変換器の動作試験装置 | |
JP4153026B2 (ja) | Ad変換器およびad変換方法 | |
US20140327562A1 (en) | Metastability detection and correction in analog to digital converter | |
JP4987990B2 (ja) | アナログ−デジタルコンバータ | |
US9071261B2 (en) | Accuracy enhancement techniques for ADCs | |
JP5881585B2 (ja) | アナログデジタル変換器 | |
US7924205B2 (en) | Successive approximation type analog/digital converter and operation method of successive approximation type analog/digital converter | |
JP2009118488A (ja) | Da変換装置およびad変換装置 | |
US9496885B2 (en) | Analog-to-digital conversion circuit | |
Lin et al. | Transition-code based linearity test method for pipelined ADCs with digital error correction | |
JP6469496B2 (ja) | 半導体装置及びアナログデジタル変換回路のキャリブレーション方法 | |
CN110401444B (zh) | 异步时钟adc电路的亚稳态的检测消除电路 | |
US11888494B2 (en) | Semiconductor integrated circuit | |
JP2013172296A (ja) | 逐次比較型adc及び逐次比較型adcのテスト方法 | |
US7324027B2 (en) | Circuit and method for testing analog-digital converter | |
JP3265286B2 (ja) | A/d変換器のテスト装置 | |
TWI665875B (zh) | 數位背景式校正電路 | |
Ogawa et al. | Design for testability that reduces linearity testing time of SAR ADCs | |
US20230029901A1 (en) | Analogue-to-digital converter circuitry | |
OGAWA et al. | Fast Testing of Linearity and Comparator Error Tolerance of SAR ADCs | |
Li et al. | Modified BER Test for SAR ADCs | |
JP5209393B2 (ja) | Ad変換装置及びad変換方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120323 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120417 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120515 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150525 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |