CN110336561B - 一种流水线型模数转换器及其输出校正方法 - Google Patents

一种流水线型模数转换器及其输出校正方法 Download PDF

Info

Publication number
CN110336561B
CN110336561B CN201910603268.7A CN201910603268A CN110336561B CN 110336561 B CN110336561 B CN 110336561B CN 201910603268 A CN201910603268 A CN 201910603268A CN 110336561 B CN110336561 B CN 110336561B
Authority
CN
China
Prior art keywords
stage
analog
error
pipeline
pipeline conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910603268.7A
Other languages
English (en)
Other versions
CN110336561A (zh
Inventor
李婷
胡刚毅
李儒章
张勇
付东兵
黄正波
倪亚波
王健安
陈光炳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing Jixin Technology Co ltd
Original Assignee
CETC 24 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 24 Research Institute filed Critical CETC 24 Research Institute
Priority to CN201910603268.7A priority Critical patent/CN110336561B/zh
Priority to US17/623,613 priority patent/US11595052B2/en
Priority to PCT/CN2019/097820 priority patent/WO2021003776A1/zh
Publication of CN110336561A publication Critical patent/CN110336561A/zh
Application granted granted Critical
Publication of CN110336561B publication Critical patent/CN110336561B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10Calibration or testing
    • H03M1/1009Calibration
    • H03M1/1014Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/34Analogue value compared with reference values
    • H03M1/38Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/14Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/16Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
    • H03M1/164Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明提供一种流水线型模数转换器及其输出校正方法,所述流水线型模数转换器通过控制模块、等效增益误差提取模块、误差存储模块以及编码重建模块在传统流水线型模数转换器的基础上引入误差校正机制,对流水线转换模块中运算放大器引起的增益误差和建立误差进行补偿校正,提高了模数转换精度,同时放宽了对运算放大器增益和带宽的要求,能有效降低模数转换器的功耗与模拟电路的设计复杂程度;其中,所述流水线型模数转换器采用曲线拟合方式得到理想输出序列再计算误差,可以平滑掉噪声的影响,对噪声容忍度较高;同时,对等效增益误差的提取和校正全都是采用的数字方法,等效增益误差的提取精度和校正精度高,进一步提高了模数转换的精度。

Description

一种流水线型模数转换器及其输出校正方法
技术领域
本发明涉及模数转换技术领域,特别是涉及一种流水线型模数转换器及其输出校正方法。
背景技术
模数转换器是通过一定的电路将模拟量转变为数字量的电子元件,现代整机系统对模数转换器的要求越来越高,包括高速度、高精度、低功耗等。传统的模数转换器,实现高速、高精度的同时,通常会导致较高的功耗。
有鉴于此,亟需一种新的技术手段,实现高速、高精度、低功耗的模数转换器。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种新的流水线型模数转换器技术方案,以同时实现高速、高精度与低功耗。
为实现上述目的及其他相关目的,本发明提供一种流水线型模数转换器,包括:流水线转换模块、控制模块、等效增益误差提取模块、误差存储模块以及编码重建模块;
所述流水线转换模块包括若干流水线转换级,最后一级所述流水线转换级包括闪烁型模数转换器,其余的每级所述流水线转换级均包括闪烁型模数转换器和乘法数模转换器;
在测试模式下,所述控制模块对所述流水线转换模块中的若干流水线转换级进行选择配置,得到模数转换后的测试输出序列,所述等效增益误差提取模块根据所述测试输出序列拟合得到理想参考信号,再根据所述测试输出序列和所述理想参考信号的差,从后往前逐级计算等效增益误差,并把计算得到的各级等效增益误差存储在所述误差存储模块中;
在正常工作模式下,所述编码重建模块根据所述流水线转换模块的实际输出序列以及所述误差存储模块中存储的所述各级等效增益误差,计算得到校正后的输出。
可选地,所述闪烁型模数转换器包括多个并行设置的比较器,通过多个所述比较器对输入模拟信号进行量化与模数转换,得到对应的输出码;所述乘法数模转换器先对所述输出码进行数模转换,得到对应的转化模拟信号,再将所述输入模拟信号与所述转化模拟信号相减,得到二者的差,并将二者的差放大得到残差,作为下一级所述流水线转换级的输入模拟信号。
可选地,所述乘法数模转换器包括运算放大器,在所述流水线转换模块中,至少一个所述运算放大器的增益或带宽比较低,以降低所述流水线型模数转换器的功耗。
可选地,在测试模式下,所述控制模块对所述流水线转换模块中的若干个流水线转换级进行选择配置时,应先确定需要校正等效增益误差的所述流水线转换级的级数,其中,所述等效增益误差包括增益误差和建立误差,再对应设置每级所述流水线转换级中所述比较器在测试状态下的阈值。
可选地,当需要测试第i级所述流水线转换级的等效增益误差时,第1、2、…、i-1级所述流水线转换级中所述比较器的阈值的绝对值大于等于Fs/(2G),其中,Fs为所述输入模拟信号的满幅度范围,G为所述流水线转换级的级间增益。
此外,为实现上述目的及其他相关目的,本发明还提供一种流水线型模数转换器的输出校正方法,包括步骤:
确定流水线型模数转换器中需校正等效增益误差的流水线转换级的级数,所述等效增益误差包括增益误差和建立误差,并设置每级所述流水线转换级的比较器区间;
对所述流水线型模数转换器输入测试模拟信号,得到测试输出序列;
对所述测试输出序列进行拟合,得到拟合曲线,作为理想输出序列;
根据所述测试输出序列与所述理想输出序列计算得到各级所述流水线转换级的等效增益误差;
对所述流水线型模数转换器输入实际模拟信号,得到实际输出序列;以及
根据所述实际输出序列与各级所述流水线转换级的等效增益误差进行编码重建,得到校正后的输出。
可选地,在所述流水线型模数转换器中,至少一个所述运算放大器的增益或带宽比较低,以降低所述流水线型模数转换器的功耗。
可选地,当需要测试第i级流水线转换级的等效增益误差时,第1、2、…、i-1级所述流水线转换级中所述比较器在测试模式下的阈值的绝对值大于等于Fs/(2G),其中,Fs为输入模拟信号的满幅度范围,G为所述流水线转换级的级间增益。
可选地,在测试第i级所述流水线转换级的等效增益误差时,所述测试模拟信号为特征已知的信号,其幅度接近但不超过Fs/[G^(i-1)],其中Fs=(Vref+)-(Vref-),其中,Vref+为所述流水线转换级中乘法数模转换器的第一基准电压,Vref-为所述流水线转换级中乘法数模转换器的第二基准电压。
可选地,所述测试模拟信号至少有一段单调变化的区间,所述区间的宽度大于等于Fs/G,Fs为所述测试模拟信号的满幅度范围,G为所述流水线转换级的级间增益。
可选地,参考所述测试模拟信号的特征,对所述测试输出序列进行曲线拟合,得到所述拟合曲线。
可选地,根据所述测试输出序列与所述理想输出序列计算得到各级所述流水线转换级的等效增益误差的步骤包括:
用所述测试输出序列减去对应的所述理想输出序列,得到误差序列;
从需要校正的最后一级所述流水线转换级开始,根据所述误差序列从后往前逐级计算提取各级等效增益误差。
可选地,所述误差序列按照所述流水线转换级的比较器区间进行分段,在计算第i级所述流水线转换级的等效增益误差时,取其对应的多段误差序列段,先提取每段所述误差序列段的等效增益误差,再对多段所述误差序列段的等效增益误差取平均值,作为第i级所述流水线转换级的等效增益误差,其中,i=1、2、…、n,n为需要校正等效增益误差的所述流水线转换级的级数,n为正整数。
可选地,每段所述误差序列段的等效增益误差的提取公式为:
Figure BDA0002119897800000031
Figure BDA0002119897800000032
其中,εi_j为第i级所述流水线转换级中第j段所述误差序列段的等效增益误差,Max(Erri_j)为第i级所述流水线转换级中第j段所述误差序列段中的最大值,Min(Erri_j)为第i级所述流水线转换级中第j段所述误差序列段中的最小值,Vthcomp为第i级所述流水线转换级中所述误差序列段对应的比较器区间的宽度,即第i级所述流水线转换级中相邻两个比较器的阈值电压之差。
可选地,根据所述实际输出序列与各级所述流水线转换级的等效增益误差进行编码重建的公式为:
Figure BDA0002119897800000033
其中,Voutcali为校正后的数字输出信号,Di(i=1,2,…,N)为第i级所述流水线转换级的实际输出码与对应理想权重的乘积,N为所述流水线型模数转换器包含的所述流水线转换级的级数,n为需要校正等效增益误差的所述流水线转换级的级数,εi为第i级所述流水线转换级的等效增益误差。
如上所述,本发明的流水线型模数转换器技术方案具有以下有益效果:
1、该流水线型模数转换器技术方案通过等效增益误差提取模块、误差存储模块以及编码重建模块引入针对等效增益误差的校正机制,提高了模数转换精度;
2、该流水线型模数转换器的等效增益误差主要来源于运算放大器增益不足引起的流水线转换级间增益误差以及运算放大器带宽不足导致的建立误差,因此,在引入等效增益误差的校正机制以提高模数转换精度的基础上,该流水线型模数转换器技术方案对运算放大器的增益和带宽的容忍度较高,对运算放大器的增益和带宽要求较低,能有效降低功耗,并降低模拟电路的设计复杂程度;
3、该流水线型模数转换器技术方案采用曲线拟合方式得到理想输出序列再计算误差,可以平滑掉噪声的影响,对噪声容忍度较高;
4、该流水线型模数转换器技术方案对等效增益误差的提取和校正全都是采用的数字方法,等效增益误差的提取精度和校正精度高,进一步提高了模数转换的精度。
附图说明
图1显示为本发明实施例模数转换器的结构示意图。
图2显示为本发明实施例每级流水线中乘法数模转换器的结构示意图。
图3显示为本发明实施例流水线型模数转换器的输出校正方法的流程示意图。
元件标号说明
S1[k] 第一开关组中的第k个开关
S2[k] 第二开关组中的第k个开关
S3[k] 第三开关组中的第k个开关
S4 第四开关
S5 第五开关
S6 第六开关
Cs 采样电容
Cd 转换电容
Cf 反馈电容
Cp 寄生电容
Amp 运算放大器
Vref+ 第一基准电压
Vref- 第二基准电压
Vin 输入模拟信号
Vres 每级流水线转换级的输出模拟信号
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图3。需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。本说明书所附图式所绘示的结构、比例、大小等,均仅用以配合说明书所揭示的内容,以供熟悉此技术的人士了解与阅读,并非用以限定本发明可实施的限定条件,故不具技术上的实质意义,任何结构的修饰、比例关系的改变或大小的调整,在不影响本发明所能产生的功效及所能达成的目的下,均应仍落在本发明所揭示的技术内容得能涵盖的范围内。
图1显示为本发明实施例模数转换器的结构示意图,请参见图1,本发明提供一种流水线型模数转换器,其包括:流水线转换模块、控制模块、等效增益误差提取模块、误差存储模块以及编码重建模块;
所述流水线转换模块包括若干流水线转换级stage i(i=1,2,…,N),最后一级所述流水线转换级(stage N)包括闪烁型模数转换器(flash ADC),其余的每级所述流水线转换级(stage 1、stage 2、…、stage N-1)均包括闪烁型模数转换器(flash ADC)和乘法数模转换器(MDAC);
在测试模式下,所述控制模块对所述流水线转换模块中的若干流水线转换级进行选择配置,得到模数转换后的测试输出序列,所述等效增益误差提取模块根据所述测试输出序列拟合得到理想参考信号,再根据所述测试输出序列和所述理想参考信号的差,从后往前逐级计算等效增益误差,并把计算得到的各级等效增益误差存储在所述误差存储模块中;
在正常工作模式下,所述编码重建模块根据所述流水线转换模块的实际输出序列以及所述误差存储模块中存储的所述各级等效增益误差,计算得到校正后的输出。
详细地,在所述流水线转换模块中,所述闪烁型模数转换器(flash ADC)包括多个并行设置的比较器,通过多个所述比较器对输入模拟信号进行量化与模数转换,得到对应的输出码;所述乘法数模转换器(MDAC)先对所述输出码进行数模转换,得到对应的转化模拟信号,再将所述输入模拟信号与所述转化模拟信号相减,得到二者的差,并将二者的差放大得到残差(即每级所述流水线转换级的输出模拟信号),作为下一级所述流水线转换级的输入模拟信号。
图2显示为本发明实施例流水线转换级中乘法数模转换器(MDAC)的结构示意图,如图2所示,所述乘法数模转换器为开关电容电路结构,其包含采样电容Cs、转换电容Cd、反馈电容Cf、寄生电容Cp、运算放大器Amp、第一开关组、第二开关组、第三开关组、第四开关S4、第五开关S5及第六开关S6。其中,采样电容Cs由m个单位电容并行组成(C1、C2、…、Cm,每级电容的电容值都等于C),Cs=C*m,转换电容Cd由a个单位电容并行组成(Cm+1、Cm+2、…、Cm+a,每级电容的电容值都等于C),Cd=C*a,对应的,所述第一开关组包含(m+a)个开关(S1[1]、S1[2]、…、S1[m]、S1[m+1]、…、S1[m+a]),所述第二开关组包含(m+a)个开关(S2[1]、S2[2]、…、S2[m]、S2[m+1]、…、S2[m+a]),所述第三开关组包含(m+a)个开关(S3[1]、S3[2]、…、S3[m]、S3[m+1]、…、S3[m+a])。
其中,对组成采样电容Cs和转换电容Cd的单位电容Ck(k=1,2,…,m,m+1,…,m+a)而言,其一端通过开关S1[k]接输入模拟信号Vin或接地、通过开关S2[k]接第一基准电压Vref+、通过开关S3[k]接第二基准电压Vref-,其另一端接运算放大器Amp的反相输入端,其中,开关S2[k]的控制端与开关S3[k]的控制端同时受所述闪烁型模数转换器中对应的第k个比较器的输出结果的控制,第k个比较器的输出结果为高电平时S2[k]导通、S3[k]断开,输出结果为0时S3[k]导通、S2[k]断开;第四开关S4的一端接地、另一端接运算放大器Amp的反相输入端,寄生电容Cp的一端接地、另一端接运算放大器Amp的反相输入端,反馈电容Cf的一端接运算放大器Amp的反相输入端,反馈电容Cf的另一端通过第五开关S5接输入信号Vin、通过第六开关S6接运算放大器Amp的输出端,所述运算放大器Amp的正相输入端接地,运算放大器Amp的输出端得到每级流水线转换级的输出模拟信号Vres。
具体地,如图2所示的乘法数模转换器的工作过程如下:采样相,所述第一开关组、第四开关S4及第五开关S5导通,所述第二开关组、所述第三开关组及第六开关S6断开,通过采样电容Cs和反馈电容Cf对输入模拟信号Vin进行采样,转换电容Cd两端通过开关接地;反馈相,所述第一开关组、第四开关S4及第五开关S5断开,第六开关S6导通,对于组成采样电容Cs和转换电容Cd的单位电容Ck(k=1,2,…,m,m+1,…,m+a)而言,开关S2[k]和开关S3[k]中只有1个导通,将所述闪烁型模数转换器的输出码进行数模转换并与输入模拟信号Vin相减,得到二者的差,并将二者的差放大输出,得到残差(即每级流水线转换级的输出模拟信号)Vres。
如前述在背景技术中所提及的,传统的模数转换器在实现高速、高精度时通常会导致较高的功耗,为节省功耗,发明人考虑在模数转换器中采用增益或带宽稍低的运算放大器,而运算放大器的增益不足会引起流水线转换级间增益误差,同时,运算放大器的带宽不足会引起建立误差,导致每级流水线转换级的实际输出模拟信号Vres与理想输出模拟信号Vres_ideal的关系为:
Figure BDA0002119897800000071
得到,
Figure BDA0002119897800000072
其中,
Figure BDA0002119897800000073
Figure BDA0002119897800000074
为增益误差,
Figure BDA0002119897800000075
为建立误差,定义
Figure BDA0002119897800000076
为等效增益误差,f为运算放大器Amp的反馈系数,A为运算放大器Amp的增益,t为分配给运算放大器Amp的建立时间,τ为运算放大器Amp的时间常数。
基于此,本发明实施例提出一种新的模数转换器技术方案,通过控制模块、等效增益误差提取模块、误差存储模块以及编码重建模块在传统的流水线型模数转换器的基础上引入了误差校正机制,针对流水线转换模块中运算放大器Amp引起的增益误差和建立误差进行补偿校正,以提高模数转换精度,同时放宽对运算放大器增益和带宽的要求,能降低模数转换器的功耗。
基于上述模数转换器的结构设计,如图3所示,本发明实施例提供的流水线型模数转换器的输出校正方法包括步骤:
Step1、确定流水线型模数转换器中需校正等效增益误差的流水线转换级的级数,并设置每级所述流水线转换级的比较器在测试模式下的阈值;
Step2、对所述流水线型模数转换器输入测试模拟信号,得到测试输出序列;
Step3、对所述测试输出序列进行拟合,得到拟合曲线,作为理想输出序列;
Step4、根据所述测试输出序列与所述理想输出序列计算得到各级所述流水线转换级的等效增益误差;
Step5、对所述流水线型模数转换器输入实际模拟信号,得到实际输出序列;以及
Step6、根据所述实际输出序列与各级所述流水线转换级的等效增益误差进行编码重建,得到校正后的输出。
首先,执行step1,在测试模式下,所述控制模块对所述流水线转换模块中的若干个流水线转换级进行选择配置,确定需要进行等效增益误差校正的流水线转换级的级数n,n为正整数,再对应设置每级所述流水线转换级的比较器在测试模式下的阈值。其中,所述等效增益误差包括增益误差和建立误差。
可选地,在所述流水线型模数转换器中,至少一个运算放大器Amp的增益或带宽比较低,以降低所述流水线型模数转换器的功耗。
详细地,在step1中,当需要测试第i级流水线转换级的等效增益误差时,在测试模式下,所述控制模块将第1、2、…、i-1级流水线转换级中比较器的阈值的绝对值设置为大于等于Fs/(2G),其中,Fs为输入模拟信号的满幅度范围,G为流水线转换级的级间增益。
其次,执行step2,在测试模式下,所述控制模块对所述流水线型模数转换器输入测试模拟信号,得到测试输出序列。
详细地,在step2中,在测试第i级流水线转换级的等效增益误差时,所述测试模拟信号为特征已知的信号(如斜升、正弦等信号),其幅度接近但不超过Fs/[G^(i-1)],其中Fs=(Vref+)-(Vref-),其中,Vref+为流水线转换级中乘法数模转换器的第一基准电压,Vref-为流水线转换级中乘法数模转换器的第二基准电压。与此同时,在step2中,所述测试模拟信号至少有一段单调变化的区间,所述区间的宽度大于等于Fs/G,Fs为所述测试模拟信号的满幅度范围,G为流水线转换级的级间增益。
此外,在step2中,对需要校正等效增益误差校正的第1级、第2级、…、第n级流水线转换级全部进行测试(如依次测试),全部测试完成后方可进入下一步骤。
再次,执行Step3,在测试模式下,对所述测试输出序列进行拟合,得到拟合曲线,作为理想输出序列。
详细地,在Step3中,所述等效增益误差提取模块参考所述测试模拟信号的特征,对所述测试输出序列进行曲线拟合,得到所述拟合曲线。在step3中,采用曲线拟合方式得到理想输出序列,可以平滑掉噪声的影响,对噪声容忍度较高。
从次,执行Step4,所述等效增益误差提取模块根据所述测试输出序列与所述理想输出序列计算得到各级流水线转换级的等效增益误差,并送往所述误差存储模块进行存储。
详细地,根据所述测试输出序列与所述理想输出序列计算得到各级所述流水线转换级的等效增益误差的Step4包括:
Step41、用所述测试输出序列减去对应的所述理想输出序列,得到误差序列;
Step42、从最后一级需要校正的流水线转换级(即第n级流水线转换级)开始,根据所述误差序列从后往前逐级计算提取各级等效增益误差。
更详细地,Step41得到的所述误差序列按照流水线转换级的比较器(阈值)区间进行明显地分段,在Step42中,计算第i级流水线转换级的等效增益误差时,取其对应的多段误差序列段,先提取每段所述误差序列段的等效增益误差,再对多段所述误差序列段的等效增益误差取平均值,作为第i级流水线转换级的等效增益误差,其中,i=1,2,…,n。
其中,每段所述误差序列段的等效增益误差的提取公式为:
Figure BDA0002119897800000091
Figure BDA0002119897800000092
其中,εi_j为第i级流水线转换级中第j段所述误差序列段的等效增益误差,Max(Erri_j)为第i级流水线转换级中第j段所述误差序列段中的最大值,Min(Erri_j)为第i级流水线转换级中第j段所述误差序列段中的最小值,Vthcomp为第i级流水线转换级中所述误差序列段对应的比较器区间的宽度,即第i级流水线转换级中相邻两个比较器的阈值电压之差。
最后,执行Step5及step6,在正常工作模式下,所述控制模块对所述流水线型模数转换器输入实际模拟信号,得到实际输出序列;所述编码重建模块根据所述流水线转换模块得到的实际输出序列与所述误差存储模块存储的各级流水线转换级的等效增益误差进行编码重建,得到校正后的输出Voutcali
详细地,根据实际输出序列与各级流水线转换级的等效增益误差进行编码重建的公式为:
Figure BDA0002119897800000093
其中,Voutcali为校正后的数字输出信号,Di(i=1,2,…,N)为第i级流水线转换级的实际输出码与对应理想权重的乘积,N为所述流水线型模数转换器包含的流水线转换级的级数,n为需要校正等效增益误差的流水线转换级的级数,εi为第i级流水线转换级的等效增益误差。
在Step3、Step4及Step6中,对等效增益误差的提取和校正全都是采用的数字方法,等效增益误差的提取精度和校正精度高,进一步提高了模数转换的精度。
综上所述,本发明实施例提出的模数转换器技术方案,通过控制模块、等效增益误差提取模块、误差存储模块以及编码重建模块在传统的流水线型模数转换器的基础上引入了误差校正机制,针对流水线转换模块中运算放大器引起的增益误差和建立误差进行补偿校正,提高了模数转换精度,同时放宽了对运算放大器增益和带宽的要求,能有效降低模数转换器的功耗与模拟电路的设计复杂程度;该流水线型模数转换器技术方案采用曲线拟合方式得到理想输出序列再计算误差,可以平滑掉噪声的影响,对噪声容忍度较高;该流水线型模数转换器技术方案对等效增益误差的提取和校正全都是采用的数字方法,等效增益误差的提取精度和校正精度高,进一步提高了模数转换的精度。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。

Claims (13)

1.一种流水线型模数转换器,其特征在于,包括:流水线转换模块、控制模块、等效增益误差提取模块、误差存储模块以及编码重建模块;
所述流水线转换模块包括若干流水线转换级,最后一级所述流水线转换级包括闪烁型模数转换器,其余的每级所述流水线转换级均包括闪烁型模数转换器和乘法数模转换器;
在测试模式下,所述控制模块对所述流水线转换模块中的若干流水线转换级进行选择配置,得到模数转换后的测试输出序列,所述等效增益误差提取模块根据所述测试输出序列拟合得到理想参考信号,再根据所述测试输出序列和所述理想参考信号的差,从后往前逐级计算等效增益误差,并把计算得到的各级等效增益误差存储在所述误差存储模块中;
在正常工作模式下,所述编码重建模块根据所述流水线转换模块的实际输出序列以及所述误差存储模块中存储的所述各级等效增益误差,计算得到校正后的输出。
2.根据权利要求1所述的流水线型模数转换器,其特征在于,所述闪烁型模数转换器包括多个并行设置的比较器,通过多个所述比较器对输入模拟信号进行量化与模数转换,得到对应的输出码;所述乘法数模转换器先对所述输出码进行数模转换,得到对应的转化模拟信号,再将所述输入模拟信号与所述转化模拟信号相减,得到二者的差,并将二者的差放大得到残差,作为下一级所述流水线转换级的输入模拟信号。
3.根据权利要求1所述的流水线型模数转换器,其特征在于,所述乘法数模转换器包括运算放大器,在所述流水线转换模块中,至少一个所述运算放大器的增益或带宽比较低,以降低所述流水线型模数转换器的功耗。
4.根据权利要求2所述的流水线型模数转换器,其特征在于,在测试模式下,所述控制模块对所述流水线转换模块中的若干个流水线转换级进行选择配置时,应先确定需要校正等效增益误差的所述流水线转换级的级数,其中,所述等效增益误差包括增益误差和建立误差,再对应设置每级所述流水线转换级中所述比较器在测试状态下的阈值。
5.根据权利要求4所述的流水线型模数转换器,其特征在于,当需要测试第i级所述流水线转换级的等效增益误差时,第1、2、…、i-1级所述流水线转换级中所述比较器的阈值的绝对值大于等于Fs/(2G),其中,Fs为所述输入模拟信号的满幅度范围,G为所述流水线转换级的级间增益。
6.一种流水线型模数转换器的输出校正方法,其特征在于,包括步骤:
确定流水线型模数转换器中需校正等效增益误差的流水线转换级的级数,所述等效增益误差包括增益误差和建立误差,并设置每级所述流水线转换级的比较器区间;
对所述流水线型模数转换器输入测试模拟信号,得到测试输出序列;
对所述测试输出序列进行拟合,得到拟合曲线,作为理想输出序列;
根据所述测试输出序列与所述理想输出序列计算得到各级所述流水线转换级的等效增益误差,用所述测试输出序列减去对应的所述理想输出序列,得到误差序列,从需要校正的最后一级所述流水线转换级开始,根据所述误差序列从后往前逐级计算提取各级等效增益误差,所述误差序列按照所述流水线转换级的比较器区间进行分段,在计算第i级所述流水线转换级的等效增益误差时,取其对应的多段误差序列段,先提取每段所述误差序列段的等效增益误差,再对多段所述误差序列段的等效增益误差取平均值,作为第i级所述流水线转换级的等效增益误差,其中,i=1、2、…、n,n为需要校正等效增益误差的所述流水线转换级的级数,n为正整数;
对所述流水线型模数转换器输入实际模拟信号,得到实际输出序列;以及
根据所述实际输出序列与各级所述流水线转换级的等效增益误差进行编码重建,得到校正后的输出。
7.根据权利要求6所述的流水线型模数转换器的输出校正方法,其特征在于,在所述流水线型模数转换器中,至少一个运算放大器的增益或带宽比较低,以降低所述流水线型模数转换器的功耗。
8.根据权利要求6所述的流水线型模数转换器的输出校正方法,其特征在于,当需要测试第i级流水线转换级的等效增益误差时,第1、2、…、i-1级所述流水线转换级中所述比较器在测试模式下的阈值的绝对值大于等于Fs/(2G),其中,Fs为输入模拟信号的满幅度范围,G为所述流水线转换级的级间增益。
9.根据权利要求6所述的流水线型模数转换器的输出校正方法,其特征在于,在测试第i级所述流水线转换级的等效增益误差时,所述测试模拟信号为特征已知的信号,其幅度接近但不超过Fs/[G^(i-1)],其中Fs=(Vref+)-(Vref-),其中,Vref+为所述流水线转换级中乘法数模转换器的第一基准电压,Vref-为所述流水线转换级中乘法数模转换器的第二基准电压。
10.根据权利要求6所述的流水线型模数转换器的输出校正方法,其特征在于,所述测试模拟信号至少有一段单调变化的区间,所述区间的宽度大于等于Fs/G,Fs为所述测试模拟信号的满幅度范围,G为所述流水线转换级的级间增益。
11.根据权利要求6或9所述的流水线型模数转换器的输出校正方法,其特征在于,参考所述测试模拟信号的特征,对所述测试输出序列进行曲线拟合,得到所述拟合曲线。
12.根据权利要求11所述的流水线型模数转换器的输出校正方法,其特征在于,每段所述误差序列段的等效增益误差的提取公式为:
Figure FDA0002715896500000031
Figure FDA0002715896500000032
其中,εi_j为第i级所述流水线转换级中第j段所述误差序列段的等效增益误差,Max(Erri_j)为第i级所述流水线转换级中第j段所述误差序列段中的最大值,Min(Erri_j)为第i级所述流水线转换级中第j段所述误差序列段中的最小值,Vthcomp为第i级所述流水线转换级中所述误差序列段对应的比较器区间的宽度,即第i级所述流水线转换级中相邻两个比较器的阈值电压之差。
13.根据权利要求12所述的流水线型模数转换器的输出校正方法,其特征在于,根据所述实际输出序列与各级所述流水线转换级的等效增益误差进行编码重建的公式为:
Figure FDA0002715896500000033
其中,Voutcali为校正后的数字输出信号,Di(i=1,2,…,N)为第i级所述流水线转换级的实际输出码与对应理想权重的乘积,N为所述流水线型模数转换器包含的所述流水线转换级的级数,n为需要校正等效增益误差的所述流水线转换级的级数,εi为第i级所述流水线转换级的等效增益误差。
CN201910603268.7A 2019-07-05 2019-07-05 一种流水线型模数转换器及其输出校正方法 Active CN110336561B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910603268.7A CN110336561B (zh) 2019-07-05 2019-07-05 一种流水线型模数转换器及其输出校正方法
US17/623,613 US11595052B2 (en) 2019-07-05 2019-07-26 Pipelined analog-to-digital converter and output calibration method thereof
PCT/CN2019/097820 WO2021003776A1 (zh) 2019-07-05 2019-07-26 一种流水线型模数转换器及其输出校正方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910603268.7A CN110336561B (zh) 2019-07-05 2019-07-05 一种流水线型模数转换器及其输出校正方法

Publications (2)

Publication Number Publication Date
CN110336561A CN110336561A (zh) 2019-10-15
CN110336561B true CN110336561B (zh) 2021-02-05

Family

ID=68143184

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910603268.7A Active CN110336561B (zh) 2019-07-05 2019-07-05 一种流水线型模数转换器及其输出校正方法

Country Status (3)

Country Link
US (1) US11595052B2 (zh)
CN (1) CN110336561B (zh)
WO (1) WO2021003776A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111030696A (zh) * 2019-12-31 2020-04-17 江苏集萃微纳自动化系统与装备技术研究所有限公司 一种高精度模数转换器
CN111313904A (zh) * 2020-03-30 2020-06-19 苏州芯达微电子科技有限公司 一种应用于模拟数字转换器的增益误差校正方法
CN111585574B (zh) * 2020-05-29 2023-04-07 成都华微电子科技股份有限公司 一种流水线模数转换器
CN111711451A (zh) * 2020-07-02 2020-09-25 中国电子科技集团公司第二十四研究所 一种可编程阵列式流水线级模数转换电路
CN112600557B (zh) * 2020-12-16 2023-08-01 东南大学 一种流水线adc数字域增益校准方法
CN115940951A (zh) * 2022-12-31 2023-04-07 中国电子科技集团公司第二十四研究所 模数转换器的校准方法
CN115940950A (zh) * 2022-12-31 2023-04-07 中国电子科技集团公司第二十四研究所 模数转换器的校正方法
CN115987281A (zh) * 2022-12-31 2023-04-18 重庆吉芯科技有限公司 高速高精度模数转换器及模数转换器的性能提升方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6433712B1 (en) * 2001-07-25 2002-08-13 Texas Instruments Incorporated Offset error compensation of input signals in analog-to-digital converter
CN1499730A (zh) * 2002-11-08 2004-05-26 尹登庆 流水线结构的高速高精度模数转换器
CN101582696A (zh) * 2009-06-22 2009-11-18 中国电子科技集团公司第二十四研究所 用于流水线a/d转换器的单冗余位数字校正方法
CN102291141A (zh) * 2011-04-22 2011-12-21 合肥工业大学 无冗余通道的时间交叉adc劈分校准结构及其自适应校准方法
CN104753536A (zh) * 2013-12-27 2015-07-01 瑞萨电子株式会社 A/d转换器电路和半导体集成电路

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5929799A (en) * 1997-07-15 1999-07-27 Exar Corporation Out-of-range detector for pipeline ADC
US6124820A (en) * 1997-11-20 2000-09-26 National Semiconductor Corporation Error correction architecture for pipeline analog to digital converters
SE516799C2 (sv) * 2000-04-25 2002-03-05 Ericsson Telefon Ab L M Ett förfarande och en anordning för kalibrering av A/D- omvandlare
US6606042B2 (en) * 2001-05-23 2003-08-12 Texas Instruments Incorporated True background calibration of pipelined analog digital converters
US7095352B2 (en) * 2004-03-02 2006-08-22 Sanyo Electric Co., Ltd. Analog-to-digital converter including a plurality of amplifier circuits
CN100527630C (zh) * 2004-04-30 2009-08-12 瑞昱半导体股份有限公司 额外模数转换模块校正流水线式模数转换器的方法及装置
JP4879774B2 (ja) * 2007-02-20 2012-02-22 ルネサスエレクトロニクス株式会社 アナログ・デジタル変換器
US7595748B2 (en) * 2007-07-23 2009-09-29 Mediatek Inc. Method of gain error calibration in a pipelined analog-to-digital converter or a cyclic analog-to-digital converter
US7911370B2 (en) * 2009-06-25 2011-03-22 Mediatek Inc. Pipeline analog-to-digital converter with programmable gain function
JPWO2011021260A1 (ja) * 2009-08-18 2013-01-17 パナソニック株式会社 パイプライン型ad変換器およびその出力補正方法
CN102299715B (zh) * 2011-06-01 2013-09-04 浙江大学 流水线a/d转换器及其带溢出标识位的数字校正方法
US8791844B2 (en) * 2011-06-09 2014-07-29 Microchip Technology Incorporated Modified dynamic element matching for reduced latency in a pipeline analog to digital converter
US8836558B1 (en) * 2013-03-15 2014-09-16 Analog Devices, Inc. Method and device for improving convergence time in correlation-based algorithms
JP6195543B2 (ja) * 2014-06-27 2017-09-13 ルネサスエレクトロニクス株式会社 半導体装置
CN106100638B (zh) * 2016-06-14 2019-09-03 中国电子科技集团公司第二十四研究所 流水线模数转换器的误差补偿校正装置
US10103753B1 (en) * 2017-06-29 2018-10-16 Texas Instruments Incorporated Error correcting analog-to-digital converters
US10547319B2 (en) * 2017-11-01 2020-01-28 Analog Devices, Inc. Background calibration of reference, DAC, and quantization non-linearity in ADCS
US10103742B1 (en) * 2018-01-23 2018-10-16 Hong Kong Applied Science and Technology Research Institute Company, Limited Multi-stage hybrid analog-to-digital converter
US10541700B2 (en) * 2018-03-12 2020-01-21 Texas Instruments Incorporated Gain and memory error estimation in a pipeline analog to digital converter

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6433712B1 (en) * 2001-07-25 2002-08-13 Texas Instruments Incorporated Offset error compensation of input signals in analog-to-digital converter
CN1499730A (zh) * 2002-11-08 2004-05-26 尹登庆 流水线结构的高速高精度模数转换器
CN101582696A (zh) * 2009-06-22 2009-11-18 中国电子科技集团公司第二十四研究所 用于流水线a/d转换器的单冗余位数字校正方法
CN102291141A (zh) * 2011-04-22 2011-12-21 合肥工业大学 无冗余通道的时间交叉adc劈分校准结构及其自适应校准方法
CN104753536A (zh) * 2013-12-27 2015-07-01 瑞萨电子株式会社 A/d转换器电路和半导体集成电路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
An 18 b 12.5 MS/s ADC With 93 dB SNR;Christopher Peter Hurrell 等;《IEEE JOURNAL OF SOLID-STATE CIRCUITS》;20101231;第45卷(第12期);第2647-2654页 *
用于高速高精度流水线ADC的开关电容比较器;宋健 等;《微电子学》;20190220;第49卷(第1期);第7-11,16页 *

Also Published As

Publication number Publication date
US20220321136A1 (en) 2022-10-06
CN110336561A (zh) 2019-10-15
WO2021003776A1 (zh) 2021-01-14
US11595052B2 (en) 2023-02-28

Similar Documents

Publication Publication Date Title
CN110336561B (zh) 一种流水线型模数转换器及其输出校正方法
US7612703B2 (en) Pipelined analog-to-digital converter with calibration of capacitor mismatch and finite gain error
CN110401449B (zh) 一种高精度sar adc结构及校准方法
US8797196B2 (en) Pipeline analog-to-digital converter stages with improved transfer function
CN107359878B (zh) 一种基于最小量化误差的流水线adc的前端校准方法
US20130044014A1 (en) Successive approximation analog to digital converter with capacitor mismatch calibration and method thereof
US8344920B1 (en) Methods and apparatus for calibrating pipeline analog-to-digital converters
US20060227025A1 (en) Circuit calibration using voltage injection
CN107994903B (zh) 模数转换电路及流水线模数转换器
US8742961B2 (en) Gain and dither capacitor calibration in pipeline analog-to-digital converter stages
US10886937B1 (en) Method to embed ELD DAC in SAR quantizer
US8174423B2 (en) Pipelined analog-to-digital converter and sub-converter stage
US9013345B2 (en) Successive approximation AD converter and successive approximation AD conversion method
CN107453756B (zh) 一种用于流水线adc的前端校准方法
CN110350919B (zh) 一种流水线模拟数字转换器
CN112737583B (zh) 一种高精度的流水线adc及前端校准方法
KR101299215B1 (ko) 커패시터 부정합 교정 방법 및 이를 이용하는 아날로그 디지털 변환 장치
CN105811984B (zh) 输入采样与转换电路
KR20090032700A (ko) 파이프라인 아날로그-디지털 컨버터 및 그의 구동 방법
CN113271102B (zh) 流水线模数转换器
EP2351225B1 (en) Pipelined ADC calibration
US20070285298A1 (en) Methods and systems for designing high resolution analog to digital converters
KR101586407B1 (ko) Sar adc에서 캐패시터의 미스매치를 보정하는 방법
Chang et al. Radix-based digital calibration technique for multi-stage ADC
Tang et al. A digital nonlinearity correction technique for pipelined ADC's

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20221229

Address after: No.23 Xiyong Avenue, Shapingba District, Chongqing 401332

Patentee after: CETC Chip Technology (Group) Co.,Ltd.

Address before: 400060 No. 14, Nanping Huayuan Road, Nan'an District, Chongqing

Patentee before: NO.24 RESEARCH INSTITUTE OF CHINA ELECTRONICS TECHNOLOGY Group Corp.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230414

Address after: Room 2-2, No. 2, Linxie Family Courtyard Group, Zaojeshu Village, Fenghuang Town, Shapingba District, Chongqing, 401334

Patentee after: Chongqing Jixin Technology Co.,Ltd.

Address before: No.23 Xiyong Avenue, Shapingba District, Chongqing 401332

Patentee before: CETC Chip Technology (Group) Co.,Ltd.