CN102299715B - 流水线a/d转换器及其带溢出标识位的数字校正方法 - Google Patents

Abstract

本发明公开了一种流水线A/D转换器带溢出标识位的数字校正方法，包括：(1)对流水线A/D转换器中的各校正级施加抖动信号；(2)各流水线子级进行A/D转换并产生输出信号和二进制编码；(3)对各校正级的输出信号进行处理求得校正参数；(4)根据校正参数对二进制编码进行编码重建得到带有两位溢出标志位的A/D数字编码；同时本发明还公开了一种用于该方法的流水线A/D转换器，包括有若干个流水线子级和一个Flash A/D转换器。本发明通过扩展流水线子级的允许输入范围并对校正级施加较大幅值的抖动信号，能校正阈值电压失调、电容失配和运放有限开环增益引起的误差，校正时间短，校正精度高，可分别标识正向溢出和负向溢出。

Description

流水线A/D转换器及其带溢出标识位的数字校正方法

技术领域

本发明属于模数转换技术领域，具体涉及一种流水线A/D转换器及其带溢出标识位的数字校正方法。

背景技术

流水线结构的A/D转换器是目前最流行的高速高分辨率的A/D转换器结构，因此高速高分辨率流水线A/D转换器广泛应用于无线通信、图像语音信号处理等关键电路。

Stephen H.Lewis和Paul R.Gray在标题为A Pipelined 5MHz 9b ADC(International Solid-State Circuits Conference，IEEE，1987)的论文中提出了流水线A/D转换器。流水线A/D转换器通过级联的流水线子级将信号逐级放大以便各级流水线比较器进行比较，通过将各级流水线A/D转换的结果组合，得到整个A/D转换器系统的数字输出。

流水线结构A/D转换器由多个级联的流水线子级、Flash A/D转换器、采样保持模块和数字信号处理模块构成。其中每个流水线子级都包含一个由比较器和二进制编码转换电路构成的较低分辨率的ADC，一个采样保持放大器和一个由开关电容电路构成的DAC。在流水线A/D转换其中，量化过程被分配到一条级联的流水线信号链上实现，是一种高分辨率、高速ADC的有效结构。流水线结构在各级间引入采样保持电路，以将各级转换后剩余的模拟量进行保持，以便各级电路可以并行地对各级所保持的模拟量进行转换。从转换过程的每一步来看，各流水线子级是并行工作的，因而总的最大转换速率取决于单级电路的最大速度，与流水线的级数无关。在整个流水线级联的结构中，除最后一级外的各级电路结构和工作过程都和第一级类似，只是其中的子ADC量化位数可能不一样。最后一级的流水线只是一个FlashA/D转换器，因为它不需要再做电压的放大和平移。

B.Ginetti和P.Jespers在标题为A 1.5MS/s 8-Bit Pipelined RSD A/D Converter(Solid-State Circuits，IEEE，1990)的论文中提出了RSD(Redundant Sign Digit)技术，目的是校正流水线子级中的比较器阈值电压失调引起的误差。

Yun-Shiang Shu等人在标题为A 15-bit Linear 20-MS/s Pipelined ADCDigitally Calibrated With Signal-Dependent Dithering(Solid-State Circuits，IEEE，2008)的论文中提出了SDD(Signal-Dependent Dithering)技术，目的是校正高速高分辨率流水线A/D转换器由于工艺偏差造成电容失配和运放有限开环增益引起的误差。

传统的采用RSD技术的流水线A/D转换器的流水线子级通过引入冗余位使输入电压等于比较器阈值电压时流水线子级输出-V_ref/2或+V_ref/2，这样留出一定的输出幅值裕度，当存在比较器阈值电压失调时，输出范围也不会超出下一级流水线子级的输入电压范围[-V_ref，+V_ref]；最后通过将各级流水线的A/D转换结果错位相加得到整个系统的A/D转化数字输出。

典型的采用RSD技术的流水线子级的输入输出特性如图1所示，电路结构如图2所示。以采用RSD技术的1.5位流水线子级的输入输出特性为例，比较器阈值电压设置在-V_ref/4和+V_ref/4。理想情况下，当输入为-V_ref/4或+V_ref/4时，输出为-V_ref/2或+V_ref/2，这样保证当存在比较器阈值电压失调时，有V_ref/2的裕量，使输出不至于超出下一级输入范围[-V_ref，+V_ref]，不会造成失码。

但这种流水线A/D转换器结构存在如下问题：A/D转换器的数字输出没有溢出标志位来分别标识正向溢出或负向溢出，当输入信号大于+V_ref时数字输出全部为1，当输入信号小于-V_ref时数字输出全部为0。当这种结构应用于高速高分辨率的A/D转换器，采用加入伪随机序列抖动信号的数字后台校正方法来校正工艺偏差造成的电容失配和运放有限开环增益引起的误差，流水线子级信号输出加抖动幅值不能超过下一级流水线的输入信号范围，限制了抖动幅值的大小，导致数字后台校正所需A/D转换样本数非常多，在给定校正时间与校正级有效位数的情况下，限制了校正精度。

SDD技术是近几年发展的一种数字后台校正技术，它通过加入幅值依赖信号变化的抖动信号，使得等效的抖动幅值提高，从而使数字后台校正所需的A/D转换样本数目降低，缩短校正时间，在给定校正时间和校正级有效位数的情况下，提高了校正精度。但这种数字后台校正方法存在如下不足：(1)由一个采样电容拆分而成的两个小电容由于工艺偏差存在失配，这种失配引起的误差在整个Nyquist频带内作为噪声形式存在；(2)校正级只有在输入信号范围[-3/8V_ref，+3/8V_ref]的范围内进行校正，意味着有大部分的A/D转换样本是不能用来进行数字校正的；(3)校正级是逐级进行校正，总的校正时间等于每个校正级校正所需的时间的和，完成一次数字后台校正需要较多时间。

发明内容

本发明提供了一种流水线A/D转换器及其带溢出标识位的数字校正方法，解决了现有技术数字校正方法所存在的上述技术缺陷，可以同时并行校正流水线A/D转换器各子级中由于比较器阈值电压失调以及电容失配和运放有限开环增益引起的误差，校正时间短，校正精度高。

一种流水线A/D转换器，包括有若干个流水线子级和一个Flash A/D转换器。

所述的流水线子级由一个运算放大器、一个二进制编码转换器、一个开关控制逻辑、一个接地开关、一个反馈开关、一个反馈电容、一个空闲开关、一个空闲电容、(2^B-1)个采样电容、2^B个采样开关、2^B个三选开关和若干个比较器构成，校正级包含m个比较器，非校正级包含2^B个比较器，m为大于等于(2^B+1+1)的自然数，B为流水线子级的有效位数；其中，运算放大器的正相输入端接地，运算放大器的反相输入端与接地开关的一端、反馈电容的一端、空闲电容的一端和所有采样电容的一端相连，接地开关的另端接地，运算放大器的输出端与反馈开关的一端相连并产生输出信号；反馈电容的另端与对应的采样开关的一端和反馈开关的另端相连，空闲电容的另端与空闲开关的一端和对应的三选开关的输出端相连，空闲开关的另端接地，每个采样电容的另端分别与对应的采样开关的一端和对应的三选开关的输出端相连，所有采样开关的另端与所有比较器的正相输入端相连并接收输入信号；所有比较器的反相输入端分别接收外部设备提供的不同幅值的基准电压信号，若流水线子级为非校正级，所有比较器的输出端分别与二进制编码转换器对应的各输入端和开关控制逻辑对应的各输入端相连，若流水线子级为校正级，阈值电压为±iV_ref/2^B的2^B+1+1个比较器的输出端分别与二进制编码转换器对应的各输入端和开关控制逻辑对应的各输入端相连，其余比较器的输出端与外部数字信号处理模块相连，i为小于等于2^B的自然数；二进制编码转换器的输出端生成二进制编码并与外部数字信号处理模块相连，开关控制逻辑的第一控制端接收外部设备提供的时钟控制信号，开关控制逻辑的输出端为所有三选开关的控制端提供开关控制信号，若流水线子级为校正级，开关控制逻辑的第二输入端还接收外部设备提供的抖动信号的伪随机序列；三选开关的三个输入端分别接收外部设备提供的正负满幅值的基准电压信号和零电平信号，接地开关、反馈开关和采样开关的控制端分别接收外部设备提供的三种不同相位的时钟控制信号，空闲开关的控制端接收外部设备提供的时钟控制信号与采样开关的控制端接收的时钟控制信号相位相同；其中反馈开关的控制端接收的时钟控制信号与开关控制逻辑的第一控制端接收的时钟控制信号相位相同。

所述的Flash A/D转换器为带有冗余位的Flash A/D转换器，扩展了Flash A/D转换器的输入范围，使其带有一位冗余位；其由(2^E+1)个比较器和一个二进制编码转换器构成，E为Flash A/D转换器的有效位数；其中，所有比较器的正相输入端接收输入信号，所有比较器的反相输入端接收外部设备提供的不同幅值的基准电压信号，所有比较器的输出端分别与二进制编码转换器对应的各输入端相连，二进制编码转换器的输出端生成二进制编码并与外部数字信号处理模块相连。

一种流水线A/D转换器带溢出标识位的数字校正方法，包括如下步骤：

(1)获取关于流水线A/D转换器中校正级个数的信息，从而对各校正级施加抖动信号；

(2)将流水线A/D转换器中的各流水线子级和Flash A/D转换器A/D转换的温度计编码转换成二进制编码；若流水线子级为校正级，根据流水线子级的温度计编码和被施加抖动信号的伪随机序列，对流水线子级的输入信号进行调制得到流水线子级的输出信号；若流水线子级为非校正级，则根据流水线子级的温度计编码对流水线子级的输入信号进行放大平移得到流水线子级的输出信号；

(3)根据各流水线子级和Flash A/D转换器的二进制编码，将校正级的输出信号先进行平移，然后根据被施加抖动信号的伪随机序列进行解调，最后求平均，从而计算出校正级的校正参数并将其存储于寄存器内；遍历各校正级，得到各校正级的校正参数；

(4)将各流水线子级和Flash A/D转换器的二进制编码与各校正级的校正参数进行编码重建计算，得到流水线A/D转换器校正后带有两位溢出标志位的A/D数字编码。

所述的步骤(2)中，若流水线子级为校正级，根据流水线子级的温度计编码和被施加抖动信号的伪随机序列，对流水线子级的输入信号进行调制得到流水线子级的输出信号，遵循以下方程表达式：

当D＝0时，V_res＝2^BV_in+2^BV_ref；

当D＝2^B+1+1时，V_res＝2^BV_in-2^BV_ref；

当1≤D≤2^B+1时，V_res＝2^BV_in+(2^B+0.5-D)V_ref+PNV_ref/2；

其中：V_in为输入信号，V_res为输出信号，V_ref为基准电压信号，PN为被施加抖动信号的伪随机序列且PN∈{-1，1}，D为(2^B+1+1)位温度计编码对应的十进制编码且D为小于等于(2^B+1+1)的自然数，B为流水线子级的有效位数。

优选的技术方案中，所述的抖动信号的幅值大小为基准电压信号的半幅值。

优选的技术方案中，所述的步骤(3)中，获得各校正级的校正参数是采用流水线并行测量计算得到的，提高了校正参数更新的速度，降低了数字后台校正所需的时间。

本发明相比现有技术具有以下有益技术效果：

(1)本发明最终的A/D转换结果带有两位溢出标志位，可以分别标识输入信号正向溢出和负向溢出，扩展了流水线A/D转换器的功能；而现有的数字校正方法不能分别标识正向溢出和负向溢出。

(2)本发明中的流水线子级能够承受[-(1+1/2^B)V_ref，+(1+1/2^B)V_ref]范围内的输入信号，即允许流水线子级中的比较器阈值电压失调导致输出信号在[-V_ref，+V_ref]范围之外，消除了比较器阈值电压失调而引起的误差，使得在信号通路中可以加入较大幅值的抖动信号，降低了校正时间，提高校正精度和系统的性能；而现有的数字校正方法是通过引入的冗余位，当输入信号在比较器阈值点附近时限制输出信号在[-V_ref/2，+V_ref/2]范围内，不超出下一级流水线的允许输入范围，来达到校正比较器阈值电压失调，这种数字校正方法限制了流水线子级的输出范围。

(3)本发明通过增加校正级被施加的抖动信号的幅值，利用多个比较器将输入信号范围划分为多个小区间，在数字域中将校正级的输出信号平移后求平均，计算校正级的校正参数，降低了数字后台校正电容失配和运放有限开环增益所需的A/D转换样本数目，大大缩短了校正时间，提高了校正精度；同时本发明能够当校正级的输入信号在[-V_ref，+V_ref]的范围内都进行数字后台校正，即系统的大部分时间都是用于数字校正，提高了校正效率和校正精度，缩短校正时间。

(4)本发明中的流水线子级对于有效位为B的校正级，所需采样电容个数为2^B，即校正所需测量的采样电容个数为2^B个，所需校正的电容数目较少，降低校正的周期，提高了校正速度和校正精度；而现有的利用伪随机抖动来校正电容失配和运放有限开环增益引起的误差的数字后台校正方法，将每个采样电容拆分为相等的两个或更多的小电容，以便在信号通路中加入抖动信号，采样电容数目至少为2^B+1，若对所有采样电容进行测量，则需测量并校正至少2^B+1个电容；若不对拆分成的小电容分别校正，则拆分成的小电容之间会存在失配，并在A/D转换过程中引入误差。

(5)本发明对各校正级并行进行校正，使得在整个系统完成第一次数字后台校正后，校正时间只取决于一个校正级完成数字后台校正所需的时间，提高了校正参数更新的速度，降低了数字后台校正所需要的时间，在给定校正时间的情况下，校正精度得到提高；而现有的数字校正方法采用对校正级逐级进行校正的方法，完成一次数字校正所需的时间等于各级校正级进行数字校正所需时间的总和，校正时间较长。

附图说明

图1(a)为采用RSD技术有效位数为1的流水线子级传递函数示意图。

图1(b)为采用RSD技术有效位数为2的流水线子级传递函数示意图。

图2为采用RSD技术有效位数为1的流水线子级电路结构示意图。

图3(a)为采用本发明方法有效位数为1的流水线子级传递函数示意图。

图3(b)为采用本发明方法有效位数为2的流水线子级传递函数示意图。

图4为采用本发明方法有效位数为1的流水线子级电路结构示意图。

图5为本发明数字校正方法的步骤流程示意图。

图6为采用本发明方法有效位数为2的Flash A/D转换器电路结构示意图。

图7为本发明方法编码重建算法的示意图。

图8为本发明方法数字后台校正的原理示意图。

图9(a)为采用本发明方法加入抖动信号的校正级传递函数示意图。

图9(b)为采用本发明方法加入抖动信号的校正级等效抖动传递函数示意图。

图10(a)为采用本发明方法加入抖动信号的有效位数为1的校正级电路结构示意图。

图10(b)为采用本发明方法加入抖动信号的有效位数为1的校正级中电容采样电压与输入电压和伪随机序列的关系图表。

图11为采用本发明方法的14位流水线A/D转换器的结构示意图。

图12为本发明方法校正级并行测量校正参数的示意图。

具体实施方式

为了更为具体地描述本发明，下面结合附图及具体实施方式对本发明的流水线A/D转换器及其数字校正方法进行详细说明。

如图11所示，一种14位流水线A/D转换器，包括有12个1.5位流水线子级和1个2.5位Flash A/D转换器。

如图4所示，1.5位流水线子级由一个运算放大器、一个二进制编码转换器、一个开关控制逻辑、一个接地开关、一个反馈开关、一个反馈电容、一个空闲开关、一个空闲电容、一个采样电容、两个采样开关、两个三选开关和两个比较器构成；其中，运算放大器的正相输入端接地，运算放大器的反相输入端与接地开关的一端、反馈电容C_f的一端、空闲电容C₂的一端和采样电容C₁的一端相连，运算放大器的输出端与反馈开关的一端相连并产生输出信号V_res，接地开关的另端接地，反馈电容C_f的另端与对应的采样开关的一端和反馈开关的另端相连，空闲电容C₂的另端与空闲开关的一端和对应的三选开关的输出端相连，空闲开关的另端接地，采样电容C₁的另端与对应的采样开关的一端和对应的三选开关的输出端相连，两个采样开关的另端与两个比较器的正相输入端相连并接收输入信号V_in，两个比较器的反相输入端分别接收外部设备提供的正负半幅值的基准电压信号±V_ref/2，两个比较器的输出端分别与二进制编码转换器对应的两个输入端和开关控制逻辑对应的两个输入端相连，二进制编码转换器的输出端生成二进制编码并与外部数字信号处理模块相连，开关控制逻辑的第一控制端接收外部设备提供的时钟控制信号Φ2，开关控制逻辑的输出端为两个三选开关的控制端提供控制信号，开关控制逻辑的输出端为所有三选开关的控制端提供开关控制信号，三选开关的三个输入端分别接收外部设备提供的正负满幅值的基准电压信号±V_ref和0电平信号，接地开关、反馈开关和采样开关的控制端分别接收外部设备提供的三种不同相位的时钟控制信号Φ1e、Φ2、Φ1，空闲开关的控制端接收外部设备提供的时钟控制信号Φ1。

与如图2采用RSD技术的流水线子级的电路结构比较，本实施方式中流水线子级增加了一个采样时刻的空闲电容C₂。在采样时刻，采样电容C₁和反馈电容C_f连接至输入信号V_in进行采样，空闲电容C₂连接至地，C₂两端不存储电荷；在保持时刻，反馈电容C_f跨接于运算放大器的反向输入端和输出端，当输入信号小于-V_ref/2，电容C₁和C₂连接至运放反向输出端和基准电压-V_ref；当输入信号大于-V_ref/2且小于+V_ref/2，电容C₁和C₂连接在运放反向输出端和基准电压0之间；当输入信号大于+V_ref/2，电容C₁和C₂连接在运放反向输出端和基准电压+V_ref之间。第i级1.5位流水线子级的输入电压为V_in，i，A/D转化二进制编码结果D_i∈{00，01，10}，本实施方式中1.5位流水线子级(非校正级)输入输出特性如图3所示，理想情况下流水线子级的传递函数为：

V_in，i＝V_in，i+1/2+(D_i-1)V_ref    (1)

如图6所示，2.5位Flash A/D转换器由五个比较器和一个二进制编码转换器构成；其中，所有比较器的正相输入端接收最末流水线子级的输出信号V_in，i，所有比较器的反相输入端接收外部设备提供的基准电压信号，所有比较器的输出端分别与二进制编码转换器的各输入端相连，二进制编码转换器的输出端生成二进制编码D_i；其中，第一比较器G₁和第五比较器G₅的反相输入端分别接收正负满幅值的基准电压信号±V_ref，第二比较器G₂和第四比较器G₄的反相输入端分别接收正负半幅值的基准电压信号±V_ref/2，第三比较器G₃的反相输入端接收0电平信号，A/D转化结果D_i∈{000，001，010，011，100，101}，量化误差ε_q∈[-V_ref/4，+V_ref/4]，理想情况下Flash A/D转换器的传递函数为：

V_in，i＝D_iV_ref/2-V_ref(1+1/4)+ε_q    (2)

如图5所示，一种流水线A/D转换器带溢出标识位的数字校正方法，包括如下步骤：

(1)获取关于流水线A/D转换器中校正级个数的信息，从而对各校正级施加抖动信号；

(2)将流水线A/D转换器中的各流水线子级和Flash A/D转换器A/D转换的温度计编码转换成二进制编码；若流水线子级为校正级，根据流水线子级的温度计编码和被施加抖动信号的伪随机序列，对流水线子级的输入信号进行调制得到流水线子级的输出信号；若流水线子级为非校正级，则根据流水线子级的温度计编码对流水线子级的输入信号进行放大平移得到流水线子级的输出信号；

(3)根据各流水线子级和Flash A/D转换器的二进制编码，将校正级的输出信号先进行平移，然后根据被施加抖动信号的伪随机序列进行解调，最后求平均，从而计算出校正级的校正参数并将其存储于寄存器内；遍历各校正级，得到各校正级的校正参数；

(4)将各流水线子级和Flash A/D转换器的二进制编码与各校正级的校正参数进行编码重建计算，得到流水线A/D转换器校正后带有两位溢出标志位的A/D数字编码。

步骤(2)中，若流水线子级为校正级，根据流水线子级的温度计编码和被施加抖动信号的伪随机序列，对流水线子级的输入信号进行调制得到流水线子级的输出信号，遵循以下方程表达式：

当D＝0时，V_res＝2^BV_in+2^BV_ref；

当D＝2^B+1+1时，V_res＝2^BV_in-2^BV_ref；

当1≤D≤2^B+1时，V_res＝2^BV_in+(2^B+0.5-D)V_ref+PNV_ref/2；

其中：V_in为输入信号，V_res为输出信号，V_ref为基准电压信号，PN为被施加抖动信号的伪随机序列且PN∈{-1，1}，D为(2^B+1+1)位温度计编码对应的十进制编码且D为小于等于(2^B+1+1)的自然数，B为流水线子级的有效位数。

本实施方式是通过扩展流水线子级的输入范围来校正由于比较器阈值电压失调造成的误差。以1.5位的流水线子级为例，比较器阈值电压设置为±V_ref/2，流水线子级的输入范围为[-1.5V_ref，+1.5V_ref]，理想情况下的输出范围为[-V_ref，+V_ref]。这时若前一级流水线子级由于比较器阈值电压失调造成输出范围超出[-V_ref，+V_ref]，只要不超过[-1.5V_ref，+1.5V_ref]都是可以被校正的。因此本实施方式的流水线子级中比较器允许最大的阈值电压失调不仅和这一级的有效位数有关，还和下一级的允许输入范围有关。对于全部采用1.5位流水线子级的流水线A/D转换器，每一流水线子级的比较器最大允许的阈值电压失调为±V_ref/4。

本实施方式的编码重建算法如图7所示，校正后的A/D数字编码输出{S₁，S₀，D_N，D_N-1，......，D₂，D₁}的最高两位{S₁，S₀}为溢出标志位，N为流水线A/D转换器的位数，当{S₁，S₀}为00，说明流水线A/D转换器的输入信号V_in∈[-V_ref，+V_ref]；当{S₁，S₀}为01，说明V_in＞+V_ref；当{S₁，S₀}为11，说明V_in＜-V_ref。

本实施方式实际应用于常规集成电路工艺制造的14位流水线A/D转换器，其校正过程如下：

(1)无溢出情况，输入电压V_in，1＝3V_ref/8，采用12个1.5位流水线子级，最后为2.5位Flash A/D转换器，存在比较器阈值电压失调误差，且失调误差不超过±V_ref/4。

每一子级电路的量化过称为：

第1子级的输出编码为10(理想输出为01，但由于第1子级中比较器失调使输出码偏大)；

根据公式1，则第2子级的输入电压V_in，2＝-1.25V_ref；

第2子级的输出编码为00，第3子级的输入电压V_in，3＝-0.5V_ref；

第3子级的输出编码为00，第4子级的输入电压V_in，4＝V_ref；

第4子级的输出编码为10，第5子级的输入电压V_in，5＝0；

第5子级至第12子级的输出编码都为01，第6子级至Flash A/D转换器的输入电压V_in，i＝0，i＝6，7...13；

Flash A/D转换器的输出编码为010；

根据图7的编码重建算法计算得到校正后的A/D数字编码输出为：0010110000000000；其中溢出标志位为00，说明输入信号没有超出基准电压范围。

而采用理想的14位输入范围为[-V_ref，+V_ref]的流水线A/D转换器，输出二进制码也为10110000000000，可见本实施方式可有效校正流水线子级电路中的比较器阈值电压失调所引起的误差。

(2)有正向溢出情况，输入电压V_in，1＝9V_ref/8，采用12个1.5位流水线子级，最后为2.5位Flash A/D转换器，存在比较器阈值电压失调误差，且失调误差不超过±V_ref/4。

每一子级电路的量化过称为：

第1子级的输出编码为10，第2子级的输入电压V_in，2＝V_ref/4；

第2子级的输出编码为10(理想输出为01，但由于第2子级中比较器失调使输出码变大)，第3子级的输入电压V_in，3＝-1.5V_ref；

第3子级的输出编码为00，第4子级的输入电压V_in，4＝-V_ref；

第4子级的输出编码为00，第5子级的输入电压V_in，5＝0；

第5子级至第12子级的输出编码为01，第6子级至Flash A/D转换器的输入电压V_in，i＝0，i＝6，7，...13；

Flash A/D转换器的输出编码为010；

根据图7的编码重建算法计算得到校正后的A/D数字编码输出为：0100010000000000；其中溢出标志位为01，说明输入信号超出最大允许输入信号电压+V_ref。

(3)有负向溢出情况，输入电压V_in，1＝-9V_ref/8，采用12个1.5位流水线子级，最后为2.5位Flash A/D转换器，存在比较器阈值电压失调误差，且失调误差不超过±V_ref/4。

每一子级电路的量化过称为：

第1子级的输出编码为00，第2子级的输入电压V_in，2＝-V_ref/4；

第2子级的输出编码为00(理想输出为01，但由于第2子级中比较器失调使输出码变小)，第3子级的输入电压V_in，3＝1.5V_ref；

第3子级的输出编码为10，第4子级的输入电压V_in，4＝V_ref；

第4子级的输出编码为10，第5子级的输入电压V_in，5＝0；

第5子级至第12子级的输出编码为01，第6子级至Flash A/D转换器的输入电压V_in，i＝0，i＝6，7，...13；

Flash A/D转换器的输出编码为010；

根据图7的编码重建算法计算得到校正后的A/D数字编码输出为：1111110000000000；其中溢出标志位为11，说明输入信号小于最小允许输入信号电压V_refB＝-V_ref。

本实施方式可以对模拟电路中由于工艺偏差产生的电容失配和运放有限开环增益引起的误差进行数字后台校正，其数字后台校正的原理如图8所示。

通过在信号通路中加入抖动信号来对有关电容失配误差ε_mdac和运放有限开环增益误差ε_gain的校正参数(1+ε_mdac)(1+ε_gain)V_ref进行测量。在实际电路中每个采样电容失配产生的误差项ε_mdac都是不同的，这里为了简化起见图8中只考虑一个采样电容失配产生的误差ε_mdac，而在实际电路校正过程中要对每个电容失配产生的误差ε_mdac进行校正。图8中流水线子级对输入信号量化结果为D，D∈{0，1，2，3，4，5}，经过sub-DAC与输入信号相减得到V_sig，其中V_sig与V_in和D的关系如下：

$V_{\mathrm{sig}}=2V_{\mathrm{in}}+(\frac{5}{2}-D)V_{\mathrm{ref}}---\left(3\right)$

根据图8的校正原理可以推导出校正参数V_{CaliParameter}如下：

$V_{\mathrm{CaliParameter}}=E\left[\frac{V_{\mathrm{sig}}}{V_{\mathrm{const}}}(1+{\mathrm{\ϵ}}_{\mathrm{gain}})V_{\mathrm{ref}}\mathrm{gPN}\right]+(1+{\mathrm{\ϵ}}_{\mathrm{mdac}})(1+{\mathrm{\ϵ}}_{\mathrm{gain}})V_{\mathrm{ref}}---\left(4\right)$

$\≈(1+{\mathrm{\ϵ}}_{\mathrm{mdac}})(1+{\mathrm{\ϵ}}_{\mathrm{gain}})V_{\mathrm{ref}}$

本实施方式中1.5位校正级输入输出特性如图9所示，V_sig∈[-0.5V_ref，+0.5V_ref]。

为了测量(1+ε_mdac)(1+ε_gain)V_ref的数值，需要平均大量的A/D转换样本才能使E[V_sig/V_const*(1+ε_gain)V_refPN]收敛接近于0，这也是目前大多数采用伪随机序列抖动进行数字后台校正所需校正时间比较长的原因。

本实施方式通过同时增大V_const和缩小V_sig变化范围，使误差代数项E[V_sig/V_const*(1+ε_gain)V_refPN]的收敛速度大大加快，缩短了校正时间。本实施方式在1.5位流水线校正级信号通路中加入抖动信号的传递函数及其等效抖动传递函数如图9所示，抖动幅值V_const等效为V_ref/2，使得V_sig的变化范围尽可能缩小，由于输出范围可以达到[-V_ref，+V_ref]，因此抖动幅值可以达到V_ref/2。

图9(a)的传递函数对应的1.5位流水线校正级中含有17个比较器，将输出信号平移后求平均计算得到校正参数，可以等效为图9(b)的抖动模型。V_sig平移算法如下：

V_sig∈[-0.5V_ref，0.5V_ref]

1)当V_in∈[-V_ref，-0.875V_ref]，V_sig+0.375∈[-0.0625，+0.0625]；

2)当V_in∈[-0.875V_ref，-0.75V_ref]，V_sig+0.125∈[-0.0625，+0.0625]；

3)当V_in∈[-0.75V_ref，-0.625V_ref]，V_sig-0.125∈[-0.0625，+0.0625]；

4)当V_in∈[-0.625V_ref，-0.5V_ref]，V_sig-0375∈[-0.0625，+0.0625]；

5)当V_in∈[-0.5V_ref，-0.375V_ref]，V_sig+0.375∈[-0.0625，+0.0625]；

6)当V_in∈[-0.375V_ref，-0.25V_ref]，V_sig+0.125∈[-0.0625，+0.0625]；

7)当V_in∈[-0.375V_ref，-0.125V_ref]，V_sig-0.125∈[-0.0625，+0.0625]；

8)当V_in∈[-0.125V_ref，0]，V_sig-0.375∈[-0.0625，+0.0625]；

9)当V_in∈[0，+0.125V_ref]，V_sig+0.375∈[-0.0625，+0.0625]；

10)当V_in∈[+0.125V_ref，+0.25V_ref]，V_sig+0.125∈[-0.0625，+0.0625]；

11)当V_in∈[+0.25V_ref，+0.375V_ref]，V_sig-0.125∈[-0.0625，+0.0625]；

12)当V_in∈[+0.375V_ref，+0.5V_ref]，V_sig-0.375∈[-0.0625，+0.0625]；

13)当V_in∈[+0.5V_ref，+0.625V_ref]，V_sig+0.375∈[-0.0625，+0.0625]；

14)当V_in∈[+0.625V_ref，+0.75V_ref]，V_sig+0.125∈[-0.0625，+0.0625]；

15)当V_in∈[+0.75V_ref，+0.875V_ref]，V_sig-0.125∈[-0.0625，+0.0625]；

16)当V_in∈[+0.875V_ref，+V_ref]，V_sig-0.375∈[-0.0625，+0.0625]；

使流水线校正级的输入范围[-V_ref，+V_ref]划分的区间越小，V_sig平移后变化的范围越小，可以看出V_sig变化范围从[-0.5V_ref，+0.5V_ref]经过平移，变化范围缩小到[-0.0625V_ref，+0.0625V_ref]，V_sig平移后，式4中的误差项收敛速度明显加快，校正时间明显缩短。由于输入信号超出[-V_ref，+V_ref]的概率比较小，因此数字后台校正在输入信号在[-V_ref，+V_ref]的范围内进行校正。

图10(a)为本实施方式的1.5位流水线校正级的信号通路中加入抖动信号来校正电容失配和运放有限开环增益的校正级电路结构。图10(b)的图表给出了PN加入到信号的通路中的方法，PN∈{-1，1}，理想情况下，V_refT＝+V_ref，V_refB＝-V_ref。当时钟Φ₂为低电平时，开关控制逻辑控制的6个开关全部断开。当Φ₂为高电平时：若校正级输入电压V_in在区间[-1.5V_ref，-V_ref]，则V_x1和V_x2节点都连接至电平V_refB；若校正级输入电压V_in在区间(-V_ref，-0.5V_ref]且PN＝-1，则V_x1和V_x2节点都连接至电平V_refB；若校正级输入电压V_in在区间(-V_ref，-0.5V_ref]且PN＝1，则V_x1和V_x2节点分别连接至电平0和V_refB；若校正级输入电压V_in在区间(-0.5V_ref，0]且PN＝-1，则V_x1和V_x2节点分别连接至电平V_refT和V_refB；若校正级输入电压V_in在区间(-0.5V_ref，0]且PN＝1，则V_x1和V_x2节点分别连接至电平0和V_refB；若校正级输入电压V_in在区间(0，+0.5V_ref]且PN＝-1，则V_x1和V_x2节点分别连接至电平V_refT和V_refB；若校正级输入电压V_in在区间(0，+0.5V_ref]且PN＝1，则V_x1和V_x2节点分别连接至电平V_refT和0；若校正级输入电压V_in在区间(+0.5V_ref，+V_ref]且PN＝-1，则V_x1和V_x2节点都连接至电平V_refT；若校正级输入电压V_in在区间(+0.5V_ref，+V_ref]且PN＝1，则V_x1和V_x2节点分别连接至电平V_refT和0；若校正级输入电压V_in在区间(+V_ref，+1.5V_ref]，则V_x1和V_x2节点都连接至电平V_refT。

本实施方式的1.5位校正级中的17个比较器阈值电压分别设置在0，±V_ref/8，±2V_ref/8，±3V_ref/8，±4V_ref/8，±5V_ref/8，±6V_ref/8，±7V_ref/8，±8V_ref/8。本实施方式的1.5位流水线校正级中采样电容个数为2，因此需要对两个采样电容失配引起的误差ε_mdac1和ε_mdac2分别进行校正。

本实施方式的流水线校正级并行校正的方法，如图12所示，其中1，2...8分别代表第1次，第2次......第8次数字校正周期。以图11的流水线A/D转换器为例，在0时刻，流水线A/D转换器开始启动，从第6级开始对流水线校正级进行校正，在t1时刻，第6级校正级完成第1次数字校正，将校正参数存放在寄存器中，提供给第5级校正级。第5级在t1时刻开始进行第一次校正同时第6级开始进行第2次的数字校正。在t2时刻，第5级和第6级都完成数字校正，并将校正参数存放在寄存器内，同时，第4级、第5级、第6级一起再次开始进行数字校正。在t3时刻，第4级、第5级、第6级同时完成数字校正，第3级、第4级、第5级、第6级一起再次开始进行数字校正。在t4时刻，第3级、第4级、第5级、第6级都完成数字校正，第2级、第3级、第4级、第5级、第6级一起再次开始进行数字校正。在t5时刻，第2级、第3级、第4级、第5级、第6级都完成数字校正，第1级、第2级、第3级、第4级、第5级、第6级一起再次开始进行数字校正。在t6时刻，第1级、第2级、第3级、第4级、第5级、第6级都完成数字校正，第1级、第2级、第3级、第4级、第5级、第6级一起再次开始进行数字校正。至此数字后台校正的启动过程完成，接下来数字校正参数的更新只与单级校正级完成1次数字校正所需的时间有关，校正时间缩短。

Claims (3)

1.一种流水线A/D转换器，包括有若干个流水线子级和一个Flash A/D转换器，其特征在于：

所述的流水线子级由一个运算放大器、一个二进制编码转换器、一个开关控制逻辑、一个接地开关、一个反馈开关、一个反馈电容、一个空闲开关、一个空闲电容、（2^B-1）个采样电容、2^B个采样开关、2^B个三选开关和若干个比较器构成，校正级包含m个比较器，非校正级包含2^B个比较器，m为大于等于（2^B+1+1）的自然数，B为流水线子级的有效位数；其中，运算放大器的正相输入端接地，运算放大器的反相输入端与接地开关的一端、反馈电容的一端、空闲电容的一端和所有采样电容的一端相连，接地开关的另端接地，运算放大器的输出端与反馈开关的一端相连并产生输出信号；反馈电容的另端与对应的采样开关的一端和反馈开关的另端相连，空闲电容的另端与空闲开关的一端和对应的三选开关的输出端相连，空闲开关的另端接地，每个采样电容的另端分别与对应的采样开关的一端和对应的三选开关的输出端相连，所有采样开关的另端与所有比较器的正相输入端相连并接收输入信号；所有比较器的反相输入端分别接收外部设备提供的不同幅值的基准电压信号，若流水线子级为非校正级，所有比较器的输出端分别与二进制编码转换器对应的各输入端和开关控制逻辑对应的各输入端相连，若流水线子级为校正级，阈值电压为±iV_ref/2^B的2^B+1+1个比较器的输出端分别与二进制编码转换器对应的各输入端和开关控制逻辑对应的各输入端相连，其余比较器的输出端与外部数字信号处理模块相连，i为小于等于2^B的自然数；二进制编码转换器的输出端生成二进制编码并与外部数字信号处理模块相连，开关控制逻辑的第一控制端接收外部设备提供的时钟控制信号，开关控制逻辑的输出端为所有三选开关的控制端提供开关控制信号，若流水线子级为校正级，开关控制逻辑的第二输入端还接收外部设备提供的抖动信号的伪随机序列；三选开关的三个输入端分别接收外部设备提供的正负满幅值的基准电压信号和零电平信号，接地开关、反馈开关和采样开关的控制端分别接收外部设备提供的三种不同相位的时钟控制信号，空闲开关的控制端接收外部设备提供的时钟控制信号与采样开关的控制端接收的时钟控制信号相位相同；其中反馈开关的控制端接收的时钟控制信号与开关控制逻辑的第一控制端接收的时钟控制信号相位相同；

所述的Flash A/D转换器为带有冗余位的Flash A/D转换器，其由（2^E+1）个比较器和一个二进制编码转换器构成，E为Flash A/D转换器的有效位数；其中，所有比较器的正相输入端接收输入信号，所有比较器的反相输入端接收外部设备提供的不同幅值的基准电压信号，所有比较器的输出端分别与二进制编码转换器对应的各输入端相连，二进制编码转换器的输出端生成二进制编码并与外部数字信号处理模块相连。

2.一种流水线A/D转换器带溢出标识位的数字校正方法，包括如下步骤：

（1）获取关于流水线A/D转换器中校正级个数的信息，从而对各校正级施加抖动信号；

（2）将流水线A/D转换器中的各流水线子级和Flash A/D转换器A/D转换的温度计编码转换成二进制编码；若流水线子级为校正级，根据流水线子级的温度计编码和被施加抖动信号的伪随机序列，遵循以下方程表达式对流水线子级的输入信号进行调制得到流水线子级的输出信号；

当D=0时，V_res=2^BV_in+2^BV_ref；

当D=2^B+1+1时，V_res=2^BV_in-2^BV_ref；

当1≦D≦2^B+1时，V_res=2^BV_in+(2^B+0.5-D)V_ref+PNV_ref/2；

其中：V_in为输入信号，V_res为输出信号，V_ref为基准电压信号，PN为被施加抖动信号的伪随机序列且PN∈{-1,1}，D为（2^B+1+1）位温度计编码对应的十进制编码且D为小于等于（2^B+1+1）的自然数，B为流水线子级的有效位数；

若流水线子级为非校正级，则根据流水线子级的温度计编码对流水线子级的输入信号进行放大平移得到流水线子级的输出信号；

（3）根据各流水线子级和Flash A/D转换器的二进制编码，将校正级的输出信号先进行平移，然后根据被施加抖动信号的伪随机序列进行解调，最后求平均，从而采用流水线并行测量计算出校正级的校正参数并将其存储于寄存器内；遍历各校正级，得到各校正级的校正参数；

（4）将各流水线子级和Flash A/D转换器的二进制编码与各校正级的校正参数进行编码重建计算，得到流水线A/D转换器校正后带有两位溢出标志位的A/D数字编码。

3.根据权利要求2所述的流水线A/D转换器带溢出标识位的数字校正方法，其特征在于：所述的抖动信号的幅值大小为基准电压信号的半幅值。

Images