CN113726339B - 一种基于误差反馈的失调电压降低方法与数据转换器 - Google Patents

一种基于误差反馈的失调电压降低方法与数据转换器 Download PDF

Info

Publication number
CN113726339B
CN113726339B CN202110952782.9A CN202110952782A CN113726339B CN 113726339 B CN113726339 B CN 113726339B CN 202110952782 A CN202110952782 A CN 202110952782A CN 113726339 B CN113726339 B CN 113726339B
Authority
CN
China
Prior art keywords
probability
value
comparator
signal
offset voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110952782.9A
Other languages
English (en)
Other versions
CN113726339A (zh
Inventor
张明
杨金权
焦炜杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Runic Technology Co ltd
Original Assignee
Jiangsu Runic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Runic Technology Co ltd filed Critical Jiangsu Runic Technology Co ltd
Priority to CN202110952782.9A priority Critical patent/CN113726339B/zh
Publication of CN113726339A publication Critical patent/CN113726339A/zh
Application granted granted Critical
Publication of CN113726339B publication Critical patent/CN113726339B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/0607—Offset or drift compensation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
    • H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明提出一种基于误差反馈的失调电压降低方法与数据转换器。所述方法包括接收输入信号、接收输出信号、比较所述输入信号与所述输出信号的第一差值、确定反馈信号、基于所述反馈信号调节所述反馈电路的参数等步骤。所述方法应用于包含运算放大器的电路中，所述电路包括N位概率寄存器；所述N位概率寄存器可存储N个概率值，基于输出值或者反馈值确定所述概率值；基于所述N位概率寄存器存储的多个概率值，确定所述反馈信号。本发明还提出数据转换器，包括比较器，所述比较器通过接收所述运算放大器的输出信号，基于所述N位概率寄存器存储的概率值的状态，降低所述运算放大器的输入端失调电压。

Description

一种基于误差反馈的失调电压降低方法与数据转换器
技术领域
本发明属于集成运算电路技术领域，尤其涉及一种基于误差反馈的失调电压降低方法与数据转换器。
背景技术
集成运算电路是用来放大微弱信号的精密运算电路，集成运放的型号及外围元件参数的大小与运算电路的运算精度和稳定性直接有关。在作有关集成运算放大器应用电路的设计时，为简便起见，常将集成运放看作理想运放。但实际运放并不是理想的，存在失调、温度漂移误差，以及闭环增益误差。也即在输入端无信号输入时，输出端仍输出不为零的电压。
运放失调电压即输入失调电压(Input off set Voltage)，简称Vof，其定义是为使运算放大器输出端为0V时所需加于两输入端间之补偿电压。输入失调电压实际上反映了运放内部的电路对称性，对称性越好，输入失调电压越小。
传统的带隙基准电路设计中都会利用到运算放大器,由于运算放大器存在失调电压，放大器的失调电压会影响到带隙基准的精度，从而影响带隙基准的输出结果。
对于数据转换器，尤其是模数转换器(ADC)来说，失调电压的影响更为明显。以Flash型ADC为例，若位数等于或者超过8位，那么比较器的失调电压会对其精度产生严重的影响。这是因为Flash型ADC的分辨率要想增加1位，那么其所需要的比较器的个数就会大幅度的提高，当很多个比较器在一个系统电路中时，其失调误差会对系统电路的精度有很大的限制。
中国发明专利CN108566202B提出快速高精度可变步长的比较器失调电压补偿电路，包括比较器，其同相输入端Vin+分别与第一开关S1的第二端、第三开关S3的第二端相连，第一开关S1的第一端接同相输入信号Vip，第一开关S1的控制端接第二校正控制信号第三开关S3的第一端接共模信号Vcm，第三开关S3的控制端接第一校正控制信号CAL；所述比较器的反相输入端Vin-分别与第二开关S2的第二端、第五开关S5的第二端相连，第二开关S2的第一端接反相输入信号Vin，第二开关S2的控制端接第二校正控制信号对于大范围的失调电压，首先经过较大的步长进行粗补偿，使失调电压快速的降低到一个较小的范围，然后利用较小的步长实现高精度的校正，最终实现大范围比较器失调电压的快速高精度的校正。
然而，现有技术虽然考虑到使用误差反馈控制输入端失调电压，但是未考虑误差的累积会导致失调电压的进一步扩大；此外，多次比较器输出或者多次模数转换器输出过程中，只有当误差产生时才能生成反馈信号，导致失调电压的控制总是存在滞后，从而导致电压始终周期加长，也不利于比较器或者模糊转换器的快速准确输出。
发明内容
为解决上述技术问题，本发明提出一种基于误差反馈的失调电压降低方法与数据转换器。
本发明提出的一种基于误差反馈的失调电压降低方法的主要流程包括：
接收输入信号-接收输出信号-获得差值信号-确定反馈信号-调节反馈参数。
更具体的，所述方法应用于包含运算放大器的电路中，所述运算放大器包含正向输入端和反向输入端，所述反向输入端连接有反馈电路，所述正向输入端连接有可控开关，所述可控开关接地。
所述输入信号通过串联电阻传输至所述反向输入端；
通过误差反馈模块接收所述运算放大器的输出信号；
比较所述输入信号与所述输出信号，从而获得所述差值信号；
在一种情况下，将所述差值作为第二比较器的第一输入，并基于所述第二比较器的输出值确定反馈信号；
在另一种情况下，基于所述差值与参考信号值的差值，确定反馈信号；所述参考信号值为所述第二比较器的参考输入端的参考输入信号。
基于所述反馈信号，调节所述反馈电路的参数。
具体的，所述反馈电路包括至少一个可调电阻；
所述调节所述反馈电路的参数，具体包括：调节所述反馈电路中所述可调电阻的大小。
作为进一步的改进，所述电路还包括N位概率寄存器；所述N位概率寄存器可存储N个概率值；
在一种情况下，基于所述输出值确定所述概率值；
在另一种情况下，基于所述差值确定所述概率值。
然后，基于所述N位概率寄存器存储的多个概率值，确定所述反馈信号。
在另一个方面，本发明还提出一种数据转换器，所述数据转换器通过N位概率寄存器连接至少一个运算放大器，所述数据转换器还包括比较器，所述比较器通过接收所述运算放大器的输出信号，基于所述N位概率寄存器存储的概率值的状态，通过所述的失调电压降低方法，降低所述运算放大器的输入端失调电压。
优选的，所述数据转换器为A/D转换器，尤其是Flash型ADC。
在上述结构中，所述运算放大器还连接有连接采样保持电路；根据所述采样保持电路的采样频率确定所述N的大小。
本发明提出的失调降低方法，可以避免累计误差带来的失调电压扩大，同时，能够基于N位概率寄存器存储的多个概率值提前进行预判，从而使得控制策略提速，避免影响后续比较器或者转换器的输出速度；同时，上述改进基本不增加电路面积，也不会增加时钟周期(仅仅是静态的存储器更新和统计)。
因此，本发明的技术方案，可以在不增加电路面积并且不改变功耗的情况下，使得精度和输出速度进一步提升。
本发明的进一步优点将结合说明书附图在具体实施例部分进一步详细体现。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明一个实施例的一种基于误差反馈的失调电压降低方法的处理流程图
图2是实现图1所述基于误差反馈的失调电压降低方法的电路结构示意图
图3是图1所述基于误差反馈的失调电压降低方法的执行步骤流程图
图4是本发明一个实施例的数据转换器降低失调电压的电路结构图
具体实施方式
下面，结合附图以及具体实施方式，对发明做出进一步的描述。
参照图1，是本发明一个实施例的一种基于误差反馈的失调电压降低方法的处理流程图。
图1概括性的描述了所述基于误差反馈的失调电压降低方法的主要处理流程如下：
接收输入信号——接收输出信号——获得差值信号——确定反馈信号——调节反馈参数。
图1所述方法可以通过包含运算放大器的电路来具体的实现，具体可参见图2。
更具体的，图1所述方法应用于图2所述的运算放大器的电路中。
在图2所述电路中，所述运算放大器包含正向输入端和反向输入端，所述反向输入端连接有反馈电路，所述正向输入端连接有可控开关，所述可控开关接地。
所述输入信号通过串联电阻传输至所述反向输入端；
通过误差反馈模块接收所述运算放大器的输出信号；
比较所述输入信号与所述输出信号，从而获得所述差值信号；
在一种情况下，将所述差值作为第二比较器的第一输入，并基于所述第二比较器的输出值确定反馈信号；
在另一种情况下，基于所述差值与参考信号值的差值，确定反馈信号；所述参考信号值为所述第二比较器的参考输入端的参考输入信号。
在图2中，所述第二比较器包括第一输入端和参考输入端；
所述第一输入端用于接收差值信号作为第一输入信号；
基于所述参考输入端的参考输入信号和所述第一输入信号的比较运算，得出所述第二比较器的输出值。
图3是图1所述基于误差反馈的失调电压降低方法的执行步骤流程图，所述执行步骤包括S1-S6，各个步骤具体描述如下：
S1：接收输入信号，所述输入信号通过串联电阻传输至所述反向输入端；
S2：通过误差反馈模块接收所述运算放大器的输出信号；
S3：比较所述输入信号与所述输出信号的第一差值；
若所述第一差值大于第一阈值，则关闭所述可控开关，使得所述正向输入端处于开路状态，进入步骤S4；
否则，保持所述可控开关的当前状态，进入步骤S5；
S4：将所述第一差值作为第二比较器的第一输入，并基于所述第二比较器的输出值确定反馈信号；
S5：基于所述第一差值与参考信号值的差值，确定反馈信号；
S6：基于所述反馈信号，调节所述反馈电路的参数。
参见图2，所述反馈电路包括至少一个可调电阻；
所述步骤S6中调节所述反馈电路的参数，具体包括：
调节所述反馈电路中所述可调电阻的大小。
所述第二比较器包括第一输入端和参考输入端；
所述第一输入端用于接收所述步骤S4的所述第一差值作为第一输入信号；
基于所述参考输入端的参考输入信号和所述第一输入信号的比较运算，得出所述第二比较器的输出值。
在图2所述电路图中，为避免(与图4)重复，并未示出N位概率寄存器。
但是，图2所述电路可以包括N位概率寄存器；所述N位概率寄存器可存储N个概率值。
相对应的，在图3中，在所述步骤S4中，基于所述输出值确定所述概率值；在所述步骤S5中，基于所述差值确定所述概率值。
作为更具体的示例，所述N位概率寄存器的每一个均可以是一位状态寄存器。每位(个)态寄存器存储一个概率状态值，因此，所述N位概率寄存器可存储N个概率状态值。在本发明中，所述概率状态值由比较器的比较输出结果确定，因此，又称比较概率值。
在步骤S4中，基于所述输出值确定所述概率值。
在步骤S4中，将所述第一差值作为第二比较器的第一输入，基于所述第二比较器的输出值，确定所述输出值对应的(比较)概率值。
根据输出值确定所述概率值的方式，优选的，可以是：
所述比较概率值由所述比较器的当前输出值和前次输出值确定，具体包括：
若所述比较器的当前输出值不存在所述前次输出值，则根据所述比较器的当前输出值的大小确定所述第一比较级的当前输出值对应的比较概率值；
若所述比较器的当前输出值存在所述前次输出值，判断当前输出值与前次输出值是否相同，如果是，则将前次输出值对应的比较概率值增加1/2d，作为当前输出值对应的比较概率值，1<d<N。
优选的，比较器输出常见的值为0或1(对应小于或者大于)。可以理解的，当比较器的当前输出值为1时，设定当前输出值对应的比较概率值为1/2。
当然，本领域技术人员可以设定其他概率值(小于1即可)，因为本发明的技术效果取决于最后的概率累加值或/和其比较值，不同的设定概率值，可以对应不同的“概率累加值大于预设值”中的预设值的确定，本发明对此不作具体限定。上述数值仅仅作为举例。
在上述实施例中，如果当前输出值并不满足上述条件，则无法获得对应的存储概率值，进而需要跳过当前位的状态寄存器，即当前位的状态寄存器的状态依然为空(NULL)。
基于上述介绍，本实施例进一步包括：
基于所述N位概率寄存器存储的多个概率值，确定所述反馈信号。
其中，判断所述N位概率寄存器是否均存储有概率值(不为空)；
如果是，则将所述N位概率寄存器存储的N个概率值求和，作为概率累加值，基于所述概率累加值，确定所述反馈信号。
如果否，则判断是否存在连续第一预定数量的概率寄存器均存储有概率值；
如果是，则将所述连续第一预定数量的概率寄存器存储的概率值求和，得到概率累加值；
基于所述概率累加值，确定所述反馈信号。
作为优选，基于所述概率累加值，确定所述反馈信号，包括：
若所述概率累加值大于预设值，则所述反馈信号为正反馈信号；否则，所述反馈信号为负反馈信号。
作为优选，为了避免累积误差，所述比较概率值寄存器基于多个状态存储器存储的多个比较概率值确定出概率累加值后，清空所述多个状态存储器存储的多个比较概率值，即将所有状态存储器均列为空(NULL)，可以理解为初始化。
接下来参见图4。图4是本发明一个实施例的数据转换器降低失调电压的电路结构图。
在图4中，提出一种数据转换器，所述数据转换器通过N位概率寄存器连接至少一个运算放大器。
所述数据转换器还包括比较器，所述比较器通过接收所述运算放大器的输出信号，基于所述N位概率寄存器存储的概率值的状态，通过前述的失调电压降低方法，降低所述运算放大器的输入端失调电压。
优选的，所述数据转换器为A/D转换器，尤其是Flash型ADC。
在上述结构中，所述运算放大器还连接有连接采样保持电路；根据所述采样保持电路的采样频率确定所述N的大小。
具体的，根据所述采样保持电路的采样频率确定所述高精度快速比较器的所述比较概率值寄存器的状态存储器的数量。
根据所述采样保持电路的保持阶段的持续时长和所述采样频率确定第一预定数量；
当所述比较概率值寄存器中存在状态为空的状态存储器时，所述比较概率值寄存器判断是否存在连续第一预定数量的状态非空的状态存储器，并基于判断结果确定出概率累加值。
具体的，可根据所述采样保持电路的采样频率确定比较概率值寄存器的状态存储器的数量；并根据所述采样保持电路的保持阶段的持续时长和所述采样频率确定所述第一预定数量。
本发明提出的失调降低方法，可以避免累计误差带来的失调电压扩大，同时，能够基于N位概率寄存器存储的多个概率值提前进行预判，从而使得控制策略提速，避免影响后续比较器或者转换器的输出速度；同时，上述改进基本不增加电路面积，也不会增加时钟周期(仅仅是静态的存储器更新和统计)。
因此，本发明的技术方案，可以在不增加电路面积并且不改变功耗的情况下，使得精度和输出速度进一步提升。
需要指出的是，在本发明的各个实施例中给出的说明书附图描述仅仅是示意性的，不代表全部的具体的电路结构。
本发明未特别明确的部分模块结构，以现有技术记载的内容为准。本发明在前述背景技术部分提及的现有技术可作为本发明的一部分，用于理解部分技术特征或者参数的含义。本发明的保护范围以权利要求实际记载的内容为准。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。

Claims (9)

1.一种基于误差反馈的失调电压降低方法，所述方法应用于包含运算放大器的电路中，所述运算放大器包含正向输入端和反向输入端，所述反向输入端连接有反馈电路，所述正向输入端连接有可控开关，所述可控开关接地；
其特征在于：
所述电路还包括N位概率寄存器；所述N位概率寄存器可存储N个比较概率值；
所述方法包括如下步骤：
S1：接收输入信号，所述输入信号通过串联电阻传输至所述反向输入端；
S2：通过误差反馈模块接收所述运算放大器的输出信号；
S3：比较所述输入信号与所述输出信号的第一差值；
若所述第一差值大于第一阈值，则关闭所述可控开关，使得所述正向输入端处于开路状态，进入步骤S4；
否则，保持所述可控开关的当前状态，进入步骤S5；
S4：将所述第一差值作为第二比较器的第一输入，基于所述第二比较器的输出值，确定所述输出值对应的比较概率值；
所述比较概率值由所述第二比较器的当前输出值和前次输出值确定，具体包括：
若所述第二比较器的当前输出值不存在所述前次输出值，则根据所述比较器的当前输出值的大小确定所述第二比较器的当前输出值对应的比较概率值；
若所述第二比较器的当前输出值存在所述前次输出值，判断当前输出值与前次输出值是否相同，如果是，则将前次输出值对应的比较概率值增加
Figure DEST_PATH_IMAGE001
，作为当前输出值对应的比较概率值，1<d<N；
S5：基于所述第一差值与参考信号值的差值，确定反馈信号；
S6：基于所述反馈信号，调节所述反馈电路的参数。
2.如权利要求1所述的一种基于误差反馈的失调电压降低方法，其特征在于：
所述反馈电路包括至少一个可调电阻；
所述步骤S6中调节所述反馈电路的参数，具体包括：
调节所述反馈电路中所述可调电阻的大小。
3.如权利要求1所述的一种基于误差反馈的失调电压降低方法，其特征在于：
所述第二比较器包括第一输入端和参考输入端；
所述第一输入端用于接收所述步骤S4的所述第一差值作为第一输入信号；
基于所述参考输入端的参考输入信号和所述第一输入信号的比较运算，得出所述第二比较器的输出值。
4.如权利要求1所述的一种基于误差反馈的失调电压降低方法，其特征在于：
基于所述N位概率寄存器存储的多个比较概率值，确定所述反馈信号。
5.如权利要求1所述的一种基于误差反馈的失调电压降低方法，其特征在于：
判断所述N位概率寄存器是否均存储有比较概率值；
如果是，则将所述N位概率寄存器存储的N个比较概率值求和，作为概率累加值，
基于所述概率累加值，确定所述反馈信号。
6.如权利要求1所述的一种基于误差反馈的失调电压降低方法，其特征在于：
判断所述N位概率寄存器是否均存储有比较概率值；
如果否，则判断是否存在连续第一预定数量的概率寄存器均存储有比较概率值；
如果是，则将所述连续第一预定数量的概率寄存器存储的比较概率值求和，得到概率累加值；
基于所述概率累加值，确定所述反馈信号。
7.一种数据转换器，所述数据转换器通过N位概率寄存器连接至少一个运算放大器，其特征在于:
所述数据转换器还包括比较器，所述比较器通过接收所述运算放大器的输出信号，基于所述N位概率寄存器存储的所述比较概率值的状态，通过权利要求1-6任一项所述的失调电压降低方法，降低所述运算放大器的输入端失调电压。
8.如权利要求7所述的一种数据转换器，其特征在于：所述数据转换器为A/D转换器。
9.如权利要求7所述的一种数据转换器，其特征在于：
所述运算放大器还连接有连接采样保持电路；
根据所述采样保持电路的采样频率确定所述N的大小。
CN202110952782.9A 2021-08-19 2021-08-19 一种基于误差反馈的失调电压降低方法与数据转换器 Active CN113726339B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110952782.9A CN113726339B (zh) 2021-08-19 2021-08-19 一种基于误差反馈的失调电压降低方法与数据转换器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110952782.9A CN113726339B (zh) 2021-08-19 2021-08-19 一种基于误差反馈的失调电压降低方法与数据转换器

Publications (2)

Publication Number Publication Date
CN113726339A CN113726339A (zh) 2021-11-30
CN113726339B true CN113726339B (zh) 2022-06-03

Family

ID=78676846

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110952782.9A Active CN113726339B (zh) 2021-08-19 2021-08-19 一种基于误差反馈的失调电压降低方法与数据转换器

Country Status (1)

Country Link
CN (1) CN113726339B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117092484A (zh) * 2023-07-04 2023-11-21 江苏润石科技有限公司 高速运算放大器测试电路及其测试方法
CN116577597B (zh) * 2023-07-14 2023-11-21 深圳市爱普特微电子有限公司 用于测试高精度比较器的失调电压的方法及系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109787563A (zh) * 2019-01-16 2019-05-21 电子科技大学 一种基于运放失调补偿的相关双采样电路
CN110138386A (zh) * 2019-04-30 2019-08-16 厦门大学 一种比较器失调漂移后台校正电路和方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4841252A (en) * 1987-08-05 1989-06-20 Brooktree Corporation System for compensating for offset voltages in comparators
JP3998343B2 (ja) * 1998-10-05 2007-10-24 三菱電機株式会社 オフセット電圧補償回路
JP4139800B2 (ja) * 2004-08-24 2008-08-27 松下電器産業株式会社 Ａｇｃ回路
KR20070113434A (ko) * 2006-05-23 2007-11-29 삼성전자주식회사 입력이득 자동 제어회로 및 그 방법
JP4234159B2 (ja) * 2006-08-04 2009-03-04 シャープ株式会社 オフセット補正装置、半導体装置および表示装置ならびにオフセット補正方法
US7812665B2 (en) * 2009-02-23 2010-10-12 Number 14 B.V. Amplifiers with input offset trim and methods
CN102025326A (zh) * 2010-12-24 2011-04-20 北京东方计量测试研究所 一种用于运算放大器的数字自校零电路
GB201102562D0 (en) * 2011-02-14 2011-03-30 Nordic Semiconductor Asa Analogue-to-digital converter
CN102299715B (zh) * 2011-06-01 2013-09-04 浙江大学 流水线a/d转换器及其带溢出标识位的数字校正方法
CN102243505B (zh) * 2011-07-07 2013-08-14 矽力杰半导体技术(杭州)有限公司 一种低失调、快速响应的电压控制电流源、控制方法以及应用其的电源电路
CN104539245A (zh) * 2014-11-11 2015-04-22 深圳市华星光电技术有限公司 一种运算放大器的自调零电路
CN105915192A (zh) * 2016-05-25 2016-08-31 东南大学 步进式自动增益控制系统
US9941852B1 (en) * 2016-09-28 2018-04-10 Nxp Usa, Inc. Operation amplifiers with offset cancellation
CN106941379A (zh) * 2017-05-05 2017-07-11 烽火通信科技股份有限公司 一种用于apd跨阻放大器的自动增益控制电路
CN108199696B (zh) * 2018-03-06 2023-08-15 厦门优迅高速芯片有限公司 一种跨阻放大器自动增益控制电路
CN108718196B (zh) * 2018-08-01 2023-08-08 武汉韦尔半导体有限公司 一种应用于音圈马达驱动芯片的运放失调自校准电路
CN111030624B (zh) * 2019-12-31 2024-05-10 江苏润石科技有限公司 共模抑制比可配置的仪表放大器及其配置方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109787563A (zh) * 2019-01-16 2019-05-21 电子科技大学 一种基于运放失调补偿的相关双采样电路
CN110138386A (zh) * 2019-04-30 2019-08-16 厦门大学 一种比较器失调漂移后台校正电路和方法

Also Published As

Publication number Publication date
CN113726339A (zh) 2021-11-30

Similar Documents

Publication Publication Date Title
CN113726339B (zh) 一种基于误差反馈的失调电压降低方法与数据转换器
US7397409B2 (en) Multi-bit pipeline analog-to-digital converter having shared amplifier structure
US8416105B2 (en) ADC calibration apparatus
US8659463B2 (en) Successive approximation register analog-to-digital converter and operation method thereof
US7081845B2 (en) Current mode analog-to-digital converter
US10826521B1 (en) Successive approximation register analog to digital converter and offset detection method thereof
US8036846B1 (en) Variable impedance sense architecture and method
US6850180B2 (en) Asynchronous self-timed analog-to-digital converter
EP2918014A1 (en) Analog to digital conversion method with offset tracking and correction and analog to digital converter implementing the same
US9413374B2 (en) Method and apparatus for calibrating comparator offset of successive-approximation-register analog-to-digital converter
US10644713B1 (en) Process, voltage and temperature optimized asynchronous SAR ADC
US6778110B2 (en) Bubble handling A/D converter calibration
CN110138386B (zh) 一种比较器失调漂移后台校正电路和方法
US10574248B2 (en) Successive approximation register analog-to-digital converter and associated control method
US6906648B1 (en) Circuit and method of multi-channel dual slope ADC with offset cancellation and hysteresis input
CN112737583B (zh) 一种高精度的流水线adc及前端校准方法
JPH1065542A (ja) アナログ／ディジタル変換回路
US6326914B1 (en) Current mode asynchronous decision A/D converter
CN112838866A (zh) 校准逻辑控制电路及方法、逐次逼近型模数转换器
CN113726314B (zh) 一种高精度快速比较器及其设计方法
US10511318B2 (en) Digital background calibration circuit
US20230198539A1 (en) Slope analog-to-digital converter and a method for analog-to-digital conversion of an analog input signal
US20220190840A1 (en) Analog-to-digital converter
WO2021120037A1 (zh) 一种逐次逼近模数转换器及失配电压检测的方法
CN115967399A (zh) 模数转换器和级间增益的校准方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant