JP4139800B2

JP4139800B2 - Ａｇｃ回路

Info

Publication number: JP4139800B2
Application number: JP2004244249A
Authority: JP
Inventors: 琢磨石田
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2004-08-24
Filing date: 2004-08-24
Publication date: 2008-08-27
Anticipated expiration: 2024-08-24
Also published as: US20080074185A1; CN1741376A; JP2006067012A; US7411456B2; US20060044065A1; CN1741376B; US7443242B2

Description

本発明は、通信システム又は音声システムにおいて、入力信号の振幅に応じて可変利得増幅回路の利得を制御するＡＧＣ（Automatic Gain Control）回路に関するものである。

従来のＡＧＣ回路として、キャパシタを用いた積分回路を利用する構成が知られている。具体的に説明すると、従来のＡＧＣ回路は、利得制御電圧により制御される利得に応じて入力信号を増幅又は減衰して出力信号を出力する可変利得増幅回路と、この可変利得増幅回路の出力電圧を整流する整流回路と、この整流回路により整流された電圧を積分して直流電圧にする積分回路と、この積分回路から入力された直流電圧と基準電圧との差分に比例した電圧を前記可変利得増幅回路の利得制御電圧として出力する直流増幅回路とを備えたものである。積分回路は、抵抗器とキャパシタとで構成される（特許文献１参照）。
特開平８−１１６２２６号公報

上記従来のＡＧＣ回路では、整流回路によって整流された信号を積分することによって、可変利得増幅回路の出力信号を直流電圧に変換しなければならない。

ところが、そのためには積分回路の抵抗値と容量値とにより決定される積分動作の時定数を、可変利得増幅回路の入力信号としてのアナログ信号の最低信号周期に対して充分に大きくする必要がある。その結果、キャパシタを集積回路に内蔵できないほど、その容量値が大きな値になってしまうという課題があった。例えば、ＡＧＣ回路の応答時間を表すアタックタイム及びリカバリータイムについて、前者を約１ｍｓとし、かつ後者を約１ｓとするためには、０．４７μＦの容量値を持つキャパシタが必要になり、外付けキャパシタとせざるを得ない。

本発明は、キャパシタを用いた積分回路を必要とせず、集積回路に内蔵することも容易なＡＧＣ回路を提供することを目的とする。

上記課題を解決するために、本発明では、利得制御信号により制御される利得を有する可変利得増幅回路と、この可変利得増幅回路の出力信号を整流する整流回路と、この整流回路により整流された整流信号を閾値電圧と比較する電圧比較器と、この電圧比較器の出力電圧のレベルに応じてアップカウント動作とダウンカウント動作とを切り換えるアップ・ダウンカウンタと、このアップ・ダウンカウンタのカウント値に応じた電圧を出力するＤ／Ａ変換回路とを備えることとし、Ｄ／Ａ変換回路から出力される電圧に対応した利得制御信号を前記可変利得増幅回路へ供給することとした。

この構成によれば、可変利得増幅回路の出力信号を整流した整流信号を閾値電圧と比較し、その比較結果に応じてアップ・ダウンカウンタのアップカウント動作とダウンカウント動作とを切り換え、アップ・ダウンカウンタのカウント値に対応した利得制御信号を可変利得増幅回路にフィードバックする。これによって、可変利得増幅回路への入力信号の振幅の変動にかかわらず、当該可変利得増幅回路の出力信号の振幅が安定することになる。この動作では、アップ・ダウンカウンタのアップカウント動作及びダウンカウント動作がキャパシタの充放電動作と同様の働きをすることになる。したがって、キャパシタを用いた積分回路を必要とせず、集積回路に内蔵することも容易である。更にアタックタイム及びリカバリータイムを容易に調整することが可能な優れたＡＧＣ回路を提供することができる。

ただし、上記電圧比較器の閾値電圧が固定値であると、入力信号の振幅レベルが変動しても出力信号の振幅レベルが不変となるため、例えば音声信号処理に使用した場合、聴感的に奥行きや遠近感のない音声信号が出力されてしまう。

そこで、本発明では、上記電圧比較器の閾値電圧を予めある値に固定するのではなく、可変利得増幅回路の入力信号の振幅に応じて変化するＤ／Ａ変換回路の出力電圧に対応した電圧を上記電圧比較器の閾値電圧として供給する構成とする。

本発明によれば、キャパシタを用いた積分回路を必要とせず、集積回路に内蔵することも容易なＡＧＣ回路を提供することができる。更に、アタックタイム及びリカバリータイムを容易に調整することが可能となり、しかも入力信号の振幅レベルに応じて出力信号の振幅レベルを変化させることができる。したがって、例えば音声信号処理に使用した場合、聴感的に奥行きや遠近感のある音声信号を出力することのできる優れたＡＧＣ回路を提供することができる。

以下、本発明の実施の形態について、図面を参照しながら説明する。

《第１の実施形態》
図１は、本発明の第１の実施形態に係るＡＧＣ回路の構成を示している。図１において、Ａは入力信号ＶＡが供給される信号入力端子である。１は利得制御電圧Ｖ８により制御される利得に応じて入力信号ＶＡの電圧を増幅又は減衰して出力信号ＶＢを出力する可変利得増幅回路である。Ｂは可変利得増幅回路１の出力端子である。２は可変利得増幅回路１の出力電圧を整流する整流回路である。これより以降、整流回路２は全波整流回路として説明するが、半波整流回路でもかまわない。３は整流回路２で整流された整流信号（出力信号）Ｖ１を閾値電圧Ｖ２と比較し、整流回路２の出力信号Ｖ１が閾値電圧Ｖ２よりも高い場合にはハイレベルの電圧Ｖ３を出力し、低い場合にはローレベルの電圧Ｖ３を出力する電圧比較器である。４は電圧比較器３に閾値電圧Ｖ２を入力する閾値電圧入力端子である。５はアップ・ダウンカウンタである。６は電圧比較器３の出力電圧Ｖ３を制御信号Ｖ４として入力し、アップ・ダウンカウンタ５の計数動作を制御するためのアップ・ダウン動作制御入力端子である。７はアップカウント動作用クロックＶ５を入力する入力端子である。８はダウンカウント動作用クロックＶ６を入力する入力端子である。アップ・ダウンカウンタ５は、制御信号（電圧）Ｖ４がハイレベルの期間では、アップカウント動作用クロックＶ５で設定されたアップカウント周波数に従ってアップカウント動作を行う。また、制御信号（電圧）Ｖ４がローレベルの期間では、ダウンカウント動作用クロックＶ６で設定されたダウンカウント周波数に従ってダウンカウント動作を行うように構成されている。９はアップ・ダウンカウンタ５のカウント値に応じた直流電圧Ｖ７を出力するＤ／Ａ変換回路である。１０は任意に設定した利得を有し、Ｄ／Ａ変換回路９の出力直流電圧Ｖ７を入力信号とし、利得制御電圧Ｖ８を出力する第１の直流増幅回路である。１１は任意に設定した利得を有し、Ｄ／Ａ変換回路９の直流出力電圧Ｖ７を入力信号とし、電圧比較器３の閾値電圧Ｖ２を供給する第２の直流増幅回路である。

図１の構成によれば、入力信号ＶＡは、可変利得増幅回路１により増幅又は減衰されて、出力信号ＶＢとなって出力端子Ｂより出力される。この出力信号ＶＢは、整流回路２により整流されて信号Ｖ１となる。次に、整流回路２の出力信号Ｖ１は、電圧比較器３に入力される。電圧比較器３では、整流回路２の出力信号Ｖ１と閾値電圧Ｖ２とを比較し、整流回路２の出力信号Ｖ１が閾値電圧Ｖ２よりも高い場合にはハイレベルの電圧を、低い場合にはローレベルの電圧を出力信号Ｖ３として出力する。この電圧比較器３の出力信号Ｖ３は、次段のアップ・ダウンカウンタ５のアップ・ダウン動作制御入力端子６に入力され、アップ・ダウンカウンタ５のアップカウント動作とダウンカウント動作の制御信号Ｖ４となる。

アップ・ダウンカウンタ５は、制御信号（電圧）Ｖ４がハイレベルの期間では、アップカウント動作用クロックＶ５で設定されたアップカウント周波数に従ってアップカウント動作を行う。また、制御信号（電圧）Ｖ４がローレベルの期間では、ダウンカウント動作用クロックＶ６で設定されたダウンカウント周波数に従ってダウンカウント動作を行う。このアップ・ダウンカウンタ５によって計数されたカウント値は、Ｄ／Ａ変換回路９に入力される。Ｄ／Ａ変換回路９は、アップ・ダウンカウンタ５のカウント値に応じた直流電圧Ｖ７を出力する。この直流電圧Ｖ７は、第１の直流増幅回路１０によって任意の大きさに変換され、可変利得増幅回路１の利得制御電圧Ｖ８となる。この利得制御電圧Ｖ８により可変利得増幅回路１の利得が変化し、入力信号ＶＡは増幅又は減衰される。ここでは、アップ・ダウンカウンタ５のカウント値が大きくなるにつれて利得制御電圧Ｖ８が高くなり、可変利得増幅回路１の利得は下がり、アップ・ダウンカウンタ５のカウント値が小さくなるにつれて利得制御電圧Ｖ８が低くなり、可変利得増幅回路１の利得は上がるものとする。また、直流電圧Ｖ７は、第２の直流増幅回路１１によって任意の大きさに変換され、電圧比較器３の閾値電圧Ｖ２となる。

以上の動作は、アップカウントによる入力信号ＶＡの減衰とダウンカウントによる入力信号ＶＡの増幅とがつり合う時点まで繰り返され、出力信号ＶＢはある一定の振幅レベルに収束する。

さて、出力信号ＶＢの振幅レベルは電圧比較器３の閾値電圧Ｖ２に対応するが、この実施形態においては、Ｄ／Ａ変換回路９の出力電圧Ｖ７を第２の直流増幅回路１１により任意の大きさに変換して電圧比較器３の閾値電圧Ｖ２として供給している。Ｄ／Ａ変換回路９の出力電圧Ｖ７は上記動作により入力信号ＶＡの振幅レベルに応じて変化するため、閾値電圧Ｖ２も入力信号ＶＡの振幅レベルに応じて変化する。これにより、出力信号ＶＢの振幅レベルを入力信号ＶＡの振幅レベルに応じて変化させることが可能となる。

次に、図２（ａ）〜（ｄ）及び図３を用いて、閾値電圧Ｖ２の制御効果について説明する。

例えば、図２（ａ）の波形で示すように入力信号ＶＡとして、振幅レベルＶｉｎ１と、Ｖｉｎ１より大きな振幅レベルＶｉｎ２の信号が入力された場合、上記動作によりＤ／Ａ変換回路９は図２（ｂ）の波形で示すような出力電圧Ｖ７を出力する。Ｄ／Ａ変換回路９の出力電圧Ｖ７は、第２の直流増幅回路１１によって任意の大きさに変換され、電圧比較器３の閾値電圧Ｖ２として供給されるため、閾値電圧Ｖ２は図２（ｃ）で示すような波形となる。つまり、閾値電圧Ｖ２のレベルは、振幅レベルＶｉｎ１の入力信号ＶＡに対してはＶ２ａに、振幅レベルＶｉｎ２の入力信号ＶＡに対してはＶ２ｂとなり、ΔＶだけの変動が閾値電圧Ｖ２に生じる。その結果、出力信号ＶＢの振幅レベルは、図２（ｄ）の波形で示すように、振幅レベルＶｉｎ１の入力信号ＶＡに対してはＶｏｕｔ１に、振幅レベルＶｉｎ２の入力信号ＶＡに対してはＶｏｕｔ２となり、ΔＶｏｕｔだけの変動が出力電圧ＶＢに生じる。

図３は、図１のＡＧＣ回路における入力信号ＶＡの振幅レベルと出力信号ＶＢの振幅レベルとの相関図である。図３に示すように、ＡＧＣ機能のオン状態では、入力信号ＶＡの振幅レベルに応じて出力信号ＶＢの振幅レベルが変化するため、図１のＡＧＣ回路を例えば音声信号処理に使用した場合、聴感的に奥行きや遠近感のある音声信号を出力することができる。

以上のとおり、図１の構成によれば、キャパシタを用いた積分回路を必要とせずに、入力信号ＶＡの振幅に応じて可変利得増幅回路１の利得を制御するＡＧＣ回路を提供することができる。したがって、ＡＧＣ回路を集積回路に内蔵することも容易である。しかも、ＡＧＣ機能のオン状態では、入力信号ＶＡの振幅レベルに応じて出力信号ＶＢの振幅レベルが変化するため、例えば音声信号処理に使用した場合に優れた効果を発揮できる。

また、電圧比較器３の閾値電圧Ｖ２の値、アップカウント動作用クロックＶ５及びダウンカウント用動作クロックＶ６の周波数、アップ・ダウンカウンタ５のカウント値に応じた利得制御電圧Ｖ８の変化幅を任意に設定することで、出力電圧ＶＢが一定の振幅レベルに収束するまでの時間、すなわちアタックタイム及びリカバリータイムを容易に調整することができる。また、アップカウント動作用クロックＶ５及びダウンカウント用動作クロックＶ６を互いに独立してアップ・ダウンカウンタ５に入力する構成を採用したので、アタックタイムとリカバリータイムとを互いに独立して調整できる。例えば、アップカウント動作周波数が２５０ｋＨｚの場合では、アタックタイムが１ｍｓとなる。また、ダウンカウント動作周波数が２５０Ｈｚの場合では、リカバリータイムが１ｓとなる。ロジック回路を用いてアップカウント動作周波数及びダウンカウント動作周波数を選択することができるようにしてもよい。

なお、図１の構成において、整流回路２として全波整流回路に代えて半波整流回路を使用する場合、基本的には単純に置き換えを行えばよい。ただし、同じ応答性を持たせるには電圧比較器３の閾値電圧Ｖ２やアップ・ダウンカウンタ５のクロック周波数を調整することが必要となる。

図４は、図１のＡＧＣ回路の変形例を示している。図４では、図１中の第２の直流増幅回路１１が第２の可変利得増幅回路１２に置き換えられている。なお、前述の入力信号ＶＡを受け取る可変利得増幅回路１を「第１の可変利得増幅回路」と呼ぶ。第２の可変利得増幅回路１２は、利得制御電圧Ｖ９により制御される利得に応じてＤ／Ａ変換回路９の出力電圧Ｖ７の大きさを変換して電圧比較器３の閾値電圧Ｖ２を出力する。１３は第２の可変利得増幅回路１２の利得制御信号Ｖ９を入力する利得制御入力端子である。

図５は、図４のＡＧＣ回路の入力信号ＶＡの振幅レベルと出力信号ＶＢの振幅レベルとの相関図である。図４の構成によれば、閾値電圧Ｖ２の供給元となるＤ／Ａ変換回路９の出力電圧Ｖ７の寄与度を、利得制御電圧Ｖ９により第２の可変利得増幅回路１２の利得を変化させることで自由に設定できる。第１の可変利得増幅回路１の入力信号ＶＡと出力信号ＶＢとの相関は、例えば、図５に示すようにＶ９＝Ｖｇ１の電圧時にはラインＬ１の関係に、Ｖ９＝Ｖｇ２の電圧時にはラインＬ２の関係に、Ｖ９＝Ｖｇ３の電圧時にはラインＬ３の関係にというように、入出力特性の関係を自由に設定できるため、図１の構成より更に優れたＡＧＣ回路を提供することができる。

《第２の実施形態》
図６は、本発明の第２の実施形態に係るＡＧＣ回路の構成を示している。図６において、図１のＡＧＣ回路と同じ構成要素には同一の符号を付すことにより説明を省略し、図１に示すＡＧＣ回路に比べて新たに追加されている要素のみを説明する。なお、前述の電圧比較器３、アップ・ダウンカウンタ５及びＤ／Ａ変換回路９をそれぞれ「第１の電圧比較器」、「第１のアップ・ダウンカウンタ」及び「第１のＤ／Ａ変換回路」と呼ぶ。図６において、１４は第２のアップ・ダウンカウンタである。１５は制御信号Ｖ１０を入力することにより、第２のアップ・ダウンカウンタ１４の計数方向を制御するためのアップ・ダウン動作制御入力端子である。１６は第２のアップ・ダウンカウンタ１４にアップカウント動作用クロックＶ１１を入力するアップカウント動作用クロック入力端子である。１７は第２のアップ・ダウンカウンタ１４にダウンカウント動作用クロックＶ１２を入力するダウンカウント動作用クロック入力端子である。１８は第２のアップ・ダウンカウンタ１４のカウント値に応じた直流電圧Ｖ１３を出力する第２のＤ／Ａ変換回路である。１９は第１のＤ／Ａ変換回路９の出力電圧Ｖ７と第２のＤ／Ａ変換回路１８の出力電圧Ｖ１３とを比較する第２の電圧比較器である。この第２の電圧比較器１９は、両電圧Ｖ７，Ｖ１３の比較結果に応じてハイレベル又はローレベルの電圧Ｖ１４を出力し、第２のアップ・ダウンカウンタ１４のアップ・ダウン動作を制御する。２０は電圧Ｖ１４のレベルに応じて第１のＤ／Ａ変換回路９の出力電圧Ｖ７と第２のＤ／Ａ変換回路１８の出力電圧Ｖ１３とのうちのいずれか高い方の出力電圧を第１の直流増幅回路１０に伝えるための切換回路である。したがって、第１の直流増幅回路１０は両電圧Ｖ７，Ｖ１３のうち高い方を増幅して利得制御電圧Ｖ８として出力する。

図６において、第２の直流増幅回路１１までの動作は、図１において説明した動作と同様である。第２のアップ・ダウンカウンタ１４は、アップ・ダウン動作制御入力端子１５に入力される制御信号（電圧）Ｖ１０、すなわち第２の電圧比較器１９の出力電圧Ｖ１４がハイレベルの期間ではアップカウント動作用クロックＶ１１で設定されたアップカウント周波数に従ってアップカウント動作を行い、第２の電圧比較器１９の出力電圧Ｖ１４がローレベルの期間ではダウンカウント動作用クロックＶ１２で設定されたダウンカウント周波数に従ってダウンカウント動作を行う。第２のアップ・ダウンカウンタ１４によって計数されたカウント値は第２のＤ／Ａ変換回路１８に入力される。第２のＤ／Ａ変換回路１８は、第２のアップ・ダウンカウンタ１４のカウント値に応じた直流電圧Ｖ１３を出力する。

両直流電圧Ｖ７及びＶ１３は、切換回路２０によっていずれか高い方の電圧が第１の直流増幅回路１０に伝えられ、第１の直流増幅回路１０によって任意の大きさに変換され、可変利得増幅回路１の利得制御電圧Ｖ８となる。

更に、両直流電圧Ｖ７及びＶ１３は、第２の電圧比較器１９により比較される。第２の電圧比較器１９は、第１のＤ／Ａ変換回路９の出力直流電圧Ｖ７が第２のＤ／Ａ変換回路１８の出力直流電圧Ｖ１３より高い場合にはハイレベルの電圧Ｖ１４を、その他の場合にはローレベルの電圧Ｖ１４を出力し、この出力電圧Ｖ１４が第２のアップ・ダウンカウンタ１４のアップ・ダウン動作を制御する制御信号Ｖ１０となり、また、切換回路２０に制御信号として与えられる。切換回路２０の最も簡単な構成例としては、トランスファーゲートを用い、第２の電圧比較器１９の出力がハイレベルなら第１のＤ／Ａ変換回路９の出力電圧Ｖ７のゲートを開き、ローレベルなら第２のＤ／Ａ変換回路１８の出力電圧Ｖ１３のゲートを開き、各電圧を通すようなものが考えられる。

そして、利得制御電圧Ｖ８により可変利得増幅回路１の利得が変化し、入力信号ＶＡは増幅又は減衰される。第１又は第２のアップ・ダウンカウンタ５，１４の出力に応じて入力信号ＶＡの増幅と減衰とがつり合う時点まで上記動作を繰り返し、出力電圧ＶＢはある一定の振幅レベルに収束する。

ここで、図１に示した前述のＡＧＣ回路を音声信号処理に使用したと仮定する。出力信号（電圧）ＶＢがある一定の振幅レベルで安定している状態から、入力信号ＶＡがそれより小さくなった場合、出力信号ＶＢもそれに追従して小さくなる。ところが、ダウンカウント動作用クロックＶ６の周波数が高いと第１のアップ・ダウンカウンタ５がダウンカウントしていくことにより、利得制御電圧Ｖ８が小さくなって可変利得増幅回路１の利得を上げ、ある一定の振幅レベルに戻る時間はダウンカウント動作用クロックＶ６の周波数に追従して早くなってしまう。実際の音声に置き換えると、ある振幅を持った音Ｅに続き、音Ｅに対して小さな振幅の音Ｆが入力された場合、瞬時に同じ大きさの音にしてしまうため、臨場感や遠近感のない違和感のある音声信号となってしまうという第１の問題が生じる。

この問題を回避するために、ダウンカウント動作用クロックＶ６の周波数を低くすると、今度は、ある振幅を持った音ＥがＡＧＣ回路によって一定の振幅で安定しているところに、破裂音のような短時間に急峻な大きな音Ｇが入力された場合に以下のような問題が生じる。すなわち、急峻な大きな音Ｇによって第１のアップ・ダウンカウンタ５はアップカウント動作をし、急峻な大きな音Ｇを減衰させようとするため、音Ｇに続いて入力される音Ｅもそれに追従して小さくなってしまう。急峻な大きな音Ｇがなくなった後は音Ｅを急峻な大きな音Ｇが入力される以前の振幅の音に戻そうと第１のアップ・ダウンカウンタ５がダウンカウント動作をするが、ダウンカウント動作用クロックＶ６の周波数は低く設定されているため、ある一定の振幅レベルに戻すまでの時間が長くなり、音Ｅが聞こえない、又は聞き取ることが困難な状態の時間が長くなってしまうという第２の問題が生じる。

これに対し、図６に示すＡＧＣ回路によれば、例えば、第２のアップ・ダウンカウンタ１４のアップカウント動作用クロックＶ１１及びダウンカウント動作用クロックＶ１２の周波数を、第１のアップ・ダウンカウンタ５のアップカウント動作用クロックＶ５及びダウンカウント動作用クロックＶ６の周波数に対し、それぞれ低くすると、ある振幅を持った音Ｅに続き、音Ｅに対して小さな音Ｆが入力された場合、以下のような動作となる。すなわち、小さな音Ｆが入力される以前はＡＧＣ回路により音Ｅはある一定の振幅で安定し出力されているので、第１のＤ／Ａ変換回路９の出力電圧Ｖ７と第２のＤ／Ａ変換回路１８の出力電圧Ｖ１３とがほぼ同電位でつりあっているが、小さな音Ｆが入力されると第１のアップ・ダウンカウンタ５はダウンカウント動作を行い、第１のＤ／Ａ変換回路９の出力電圧Ｖ７を下げようとする。第１のＤ／Ａ変換回路９の出力電圧Ｖ７が第２のＤ／Ａ変換回路１８の出力電圧Ｖ１３より低くなると、第２の電圧比較器１９の出力電圧Ｖ１４がハイレベルからローレベルに反転し、第２のアップ・ダウンカウンタ１４がダウンカウント動作を行い第２のＤ／Ａ変換回路１８の出力電圧Ｖ１３を下げようとする。ところが、第２のアップ・ダウンカウンタ１４のダウンカウント動作用クロックＶ１２の周波数が第１のアップ・ダウンカウンタ５のダウンカウント動作用クロックＶ６の周波数よりも低いため、第２のＤ／Ａ変換回路１８の出力電圧Ｖ１３の下がるスピードは遅くなる。このため、第２のＤ／Ａ変換回路１８の出力電圧Ｖ１３の方が第１のＤ／Ａ変換回路９の出力電圧Ｖ７より高い状態が保たれ、切換回路２０により利得制御電圧Ｖ８は第２のＤ／Ａ変換回路１８の出力電圧Ｖ１３より生成されることになり、音ＦがＡＧＣ回路により一定の振幅に安定するまでの時間が遅くなり、臨場感や遠近感を損なわない違和感のない音声信号を出力することができる。

なお、第２のアップ・ダウンカウンタ１４のアップカウント動作用クロックＶ１１及びダウンカウント動作用クロックＶ１２の周波数と、第１のアップ・ダウンカウンタ５のアップカウント動作用クロックＶ５及びダウンカウント動作用クロックＶ６の周波数との関係は、上記と逆であってもよい。

また、ある振幅を持った音ＥがＡＧＣ回路によって一定の振幅で安定しているところに、破裂音のような短時間に急峻な大きな音Ｇが入力された場合、以下のような動作となる。すなわち、急峻な大きな音Ｇによって第１のアップ・ダウンカウンタ５はアップカウント動作を行い、第１のＤ／Ａ変換回路９の出力電圧Ｖ７が高くなり、第２の電圧比較器１９の出力電圧Ｖ１４による制御で第２のアップ・ダウンカウンタ１４もアップカウント動作を行い、第２のＤ／Ａ変換回路１８の出力電圧Ｖ１３も高くなるが、第１のアップ・ダウンカウンタ５のアップカウント動作用クロックＶ５の周波数が第２のアップ・ダウンカウンタ１４のアップカウント動作用クロックＶ１１の周波数よりも高いため、第１のＤ／Ａ変換回路９の出力電圧Ｖ７は第２のＤ／Ａ変換回路１８の出力電圧Ｖ１３よりも早く高くなり、可変利得増幅回路１の利得は第１のＤ／Ａ変換回路９の出力電圧Ｖ７より生成される利得制御電圧Ｖ８に追従する。音Ｇがなくなった後、音Ｅを急峻な大きな音Ｇが入力される以前の振幅の音に戻そうとする動作時は、第１のアップ・ダウンカウンタ５はダウンカウント動作を行うが、第１のＤ／Ａ変換回路９の出力電圧Ｖ７は第２のＤ／Ａ変換回路１８の出力電圧Ｖ１３よりも高い状態であるため、第２のアップ・ダウンカウンタ１４は、急峻な大きな音Ｇの入力に伴ってアップカウント動作を継続する。その後、両電圧Ｖ７，Ｖ１３の関係が逆転し、第２のアップ・ダウンカウンタ１４がダウンカウントを始める。

第１のＤ／Ａ変換回路９の出力電圧Ｖ７が第２のＤ／Ａ変換回路１８の出力電圧Ｖ１３よりも高い間、音Ｅの一定の振幅に戻るスピードは第１のアップ・ダウンカウンタ５のダウンカウント動作用クロックＶ６の周波数に追従するため、上記のような問題を防ぐことができる。

以上のとおり、図６の構成を音声信号処理に使用すれば、例えば、Ｖ５の周波数＞Ｖ１１の周波数、Ｖ６の周波数＞Ｖ１２の周波数とすることで、アタックタイムは第１のアップ・ダウンカウンタ５のアップカウント動作用クロックＶ５の周波数に追従し、リカバリータイムは第２のアップ・ダウンカウンタ１４のダウンカウント動作用クロックＶ１２の周波数に追従し、ある音が一定の振幅で安定しているところに、破裂音のような短時間に急峻な大きな音が入力された場合のリカバリー動作は第１のアップ・ダウンカウンタ５のダウンカウント動作用クロックＶ６に追従することで、臨場感や遠近感を損なわない違和感のない音声信号を出力することができる。

上記において、第１及び第２の問題を防ぐために第１及び第２のアップ・ダウンカウンタ５，１４のカウント動作用クロックＶ５，Ｖ６，Ｖ１１，Ｖ１２の周波数をそれぞれ異ならせたが、カウント値に対する第１及び第２のＤ／Ａ変換回路９，１８の変化幅を異ならせること、例えば第２のＤ／Ａ変換回路１８の変化幅を第１のＤ／Ａ変換回路９の変化幅より小さくすることでも、同様の効果が得られる。

なお、第１及び第２のアップ・ダウンカウンタ５，１４にアップカウント動作用とダウンカウント動作用とで、周期の異なる独立したクロックを入力するほか、アップカウント動作用とダウンカウント動作用とで同一のクロックを与えてもよい。ただし、アタックタイム及びリカバリータイムを独立して調整することはできなくなる。

図７は、図６のＡＧＣ回路の変形例を示している。図１の構成に対する図４の変形例と同様、図７では、図６中の第２の直流増幅回路１１が可変利得増幅回路１２に置き換えられている。

《第３の実施形態》
図８は、本発明の第３の実施形態に係るＡＧＣ回路の構成を示している。図８では、図６中の切換回路２０に代えて、クロック切換回路２１が設けられている。図８において、図６のＡＧＣ回路と同じ構成要素には同一の符号を付すことにより説明を省略し、図６に示すＡＧＣ回路に比べて新たに追加されている要素のみを説明する。図８のクロック切換回路２１は、第２の電圧比較器１９の出力電圧Ｖ１４を入力とし、この出力電圧Ｖ１４のレベルに応じて第１のアップ・ダウンカウンタ１４のカウント動作用クロックＶ５又はＶ６の周波数を切り換えるための回路である。２２はクロック切換回路２１のクロック切換制御入力端子である。

さて、図６に示した前述のＡＧＣ回路は次のような課題を有している。すなわち、第２の電圧比較器１９の入力オフセットが大きい場合、切換回路２０によって伝達される第１のＤ／Ａ変換回路９の出力電圧Ｖ７と第２のＤ／Ａ変換回路１８の出力電圧Ｖ１３との差が大きくなり、切り換わり時の利得制御電圧Ｖ８の変化が大きくなって、可変利得制御回路１の出力波形の歪や本来入力されていない周波数信号の発生の原因となってしまう。音声信号では異常音が発生し、聴感的に違和感が出ることになる。また、切換回路２０自身のスイッチングノイズ等によっても同様に歪や異常音が発生してしまう。

そこで、図８に示すＡＧＣ回路では、可変利得増幅回路１の利得制御電圧Ｖ８を複数の信号Ｖ７，Ｖ１３を切り換えて生成することはせず、第１のアップ・ダウンカウンタ５のカウント値に応じた第１のＤ／Ａ変換回路９の出力電圧Ｖ７のみに基づく利得制御電圧Ｖ８を可変利得増幅回路１へ帰還する構成としている。これに伴い、例えば、第２の電圧比較器１９の出力信号Ｖ１４がハイレベルからローレベルに切り換わった場合、第１のアップ・ダウンカウンタ５のダウンカウント動作用クロックＶ６が、クロック切換回路２１により高い周波数Ｖ６（１）から低い周波数Ｖ６（２）に切り換えられるものとする。そして、Ｖ５の周波数＞Ｖ１１の周波数、Ｖ６（１）の周波数＞Ｖ１２の周波数（≒Ｖ６（２）の周波数）となるように設定する。このように設定することで、図６のＡＧＣ回路と同様に違和感のない音声信号を出力することができる。

図９は、図８のＡＧＣ回路の変形例を示している。図１の構成に対する図４の変形例と同様、図９では、図８中の第２の直流増幅回路１１が可変利得増幅回路１２に置き換えられている。

《第４の実施形態》
図１０は、本発明の第４の実施形態に係るＡＧＣ回路の構成を示している。図１０において、図８のＡＧＣ回路と同じ構成要素には同一の符号を付すことにより説明を省略し、図８に示すＡＧＣ回路に比べて新たに追加されている要素のみを説明する。２３は第１のＤ／Ａ変換回路９の出力電圧Ｖ７と第２のＤ／Ａ変換回路１８の出力電圧Ｖ１３とを比較する第３の電圧比較器である。この第３の電圧比較器２３は、両電圧Ｖ７，Ｖ１３の比較結果に応じてハイレベル又はローレベルの電圧Ｖ１５を出力し、クロック切換回路２１の動作を制御する。また第３の電圧比較器２３は意図的にΔＶ１のオフセットを持たせており、Ｖ７＝Ｖ１３＋ΔＶ１となる電圧が閾値となり、出力電圧Ｖ１５の極性が反転する。具体的には、Ｖ７＞Ｖ１３＋ΔＶ１の場合にはハイレベルの電圧Ｖ１５を出力し、Ｖ７＜Ｖ１３＋ΔＶ１の場合にはローレベルの電圧Ｖ１５を出力する。

第１のアップ・ダウンカウンタ５のカウント動作用クロック周波数を切り換えるクロック切換回路２１の制御が第３の電圧比較器２３の出力電圧Ｖ１５によって行われる以外、図８で説明した動作と同様である。

さて、図８に示した前述のＡＧＣ回路では、入力信号ＶＡの変化に対して時間的な聴感上の影響は解決できるが、その反面、一定の振幅レベルで安定している際に聴感上の影響が生じる。この現象について説明する。

図８の構成によれば、アップカウントによる減衰とダウンカウントによる増幅とがつり合うことにより出力信号ＶＢが一定の振幅レベルに収束するのであるが、一定の振幅レベルで安定している際、第１のアップ・ダウンカウンタ５のカウント値はダウンカウントによりカウントダウンした分、アップカウントによりカウントアップを行い、アップカウントとダウンカウントがつり合った状態にある。カウント動作用クロック周波数が上記のような設定になっている場合、第１のアップ・ダウンカウンタ５のダウンカウント動作用クロックＶ６は第２の電圧比較器１９の出力信号Ｖ１４によりクロック切換回路２１を介してＶ６（１）とＶ６（２）とに切り替わり、出力信号ＶＢの波形に歪みが生じる。これは、つり合った状態の時に周波数の高いＶ５及びＶ６（１）が存在するためにカウントの変化幅が大きくなってしまっているためである。カウント値の変化幅が大きくなると、例えば音声信号処理に使用した場合、出力波形の歪みだけでなく、変化が急になっている部分において入力されているものとは異なる音の発生にもつながってしまうのである。これを回避するためにＶ５及びＶ６（１）の周波数を低くしてしまうと、入力信号ＶＡの変化に対し、時間的な聴感上の影響が再び発生してしまうことになるため、Ｖ５及びＶ６（１）の周波数を低くすることはできない。

これに対し、図１０に示すＡＧＣ回路を使用すれば、各カウント動作用クロック周波数の設定は同じままで上記現象が解決できる。つまり、第１のアップ・ダウンカウンタ５のダウンカウント動作用クロックＶ６は、第３の電圧比較器２３の出力信号Ｖ１５によりクロック切換回路２１を介してＶ６（１）とＶ６（２）とに切り替わるため、第１のアップ・ダウンカウンタ５のカウント値の変化幅が小さくなる結果、第１のＤ／Ａ変換回路９の出力電圧Ｖ７の変化幅も小さくなり、出力信号ＶＢの波形歪みが低減されるのである。

図１１は、図１０のＡＧＣ回路の変形例を示している。図１の構成に対する図４の変形例と同様、図１１では、図１０中の第２の直流増幅回路１１が可変利得増幅回路１２に置き換えられている。

《第５の実施形態》
図１２は、本発明の第５の実施形態に係るＡＧＣ回路の構成を示している。図１２において、図１０のＡＧＣ回路と同じ構成要素には同一の符号を付すことにより説明を省略し、図１０に示すＡＧＣ回路に比べて新たに追加されている要素のみを説明する。２４は第１のＤ／Ａ変換回路９の出力電圧Ｖ７と第２のＤ／Ａ変換回路１８の出力電圧Ｖ１３とを比較する第４の電圧比較器である。この第４の電圧比較器２４は、両電圧Ｖ７，Ｖ１３の比較結果に応じてハイレベル又はローレベルの電圧Ｖ１６を出力する。クロック切換回路２１は、（第１の）クロック切換制御入力端子２２に加えて、第２のクロック切換制御入力端子２５を有する。第１のクロック切換制御入力端子２２には第３の電圧比較器２３の出力電圧Ｖ１５が、第２のクロック切換制御入力端子２５には第４の電圧比較器２４の出力電圧Ｖ１６がそれぞれ入力され、クロック切換回路２１の動作を制御する。また、第４の電圧比較器２４には意図的に−ΔＶ２のオフセットを持たせており、Ｖ７＝Ｖ１３−ΔＶ２となる電圧が閾値となり、出力電圧Ｖ１６の極性が反転する。具体的には、Ｖ７＞Ｖ１３−ΔＶ２の場合にはハイレベルの電圧Ｖ１６を出力し、Ｖ７＜Ｖ１３−ΔＶ２の場合にはローレベルの電圧Ｖ１６を出力する。

第１のアップ・ダウンカウンタ５のカウント動作用クロック周波数を切り換えるクロック切換回路２１の制御が第３の電圧比較器２３の出力電圧Ｖ１５と、第４の電圧比較器２４の出力電圧Ｖ１６とによって行われる以外、図１０で説明した動作と同様である。

図１０に示した前述のＡＧＣ回路では、次のような場合に一定の振幅で安定している際の出力波形の歪みが現れる。一つ目はアップカウント動作の区間が通常、入力信号ＶＡの１周期に２区間のところ、可変利得増幅回路１のオフセットにより、１周期に１区間になってしまった場合。２つ目は整流回路２が半波整流回路の場合。３つ目は入力信号ＶＡが低周波数となった場合である。いずれも共通しているのはダウンカウント動作区間が長くなっていることであり、この点について説明する。

図１０に示す構成において、例えば上記のように可変利得増幅回路１のオフセットにより、アップカウント動作区間が１周期に１区間になってしまった場合、前述したようにアップカウントによる減衰とダウンカウントによる増幅とがつり合うことにより出力信号ＶＢが一定の振幅レベルに収束するのであるが、ダウンカウント動作区間が長くなってしまうと、ダウンカウント動作によるカウント値のカウントダウン幅が大きくなり、その結果アップカウント動作によるカウント値のカウントアップ幅も大きくなる。第１のＤ／Ａ変換回路９の出力電圧Ｖ７は第１の直流増幅回路１０により可変利得増幅回路１の利得制御電圧Ｖ８となり、入力信号ＶＡは増幅又は減衰されるが、第１のＤ／Ａ変換回路９の出力電圧Ｖ７の変化幅が大きいために、歪んだ波形の出力信号ＶＢとなってしまう。上記２つ目、３つ目の場合においてもダウンカウント動作区間が長くなるため、同様に歪んだ波形が出力されることになる。これを回避するために、アップカウント動作用クロックＶ５の周波数を低くすると、アタックタイムが長くなってしまい、入力信号ＶＡの変化に対する応答性が悪くなってしまう。また、低い方のダウンカウント動作用クロックＶ６（２）の周波数を低くするとリカバリータイムが長くなり、低くし過ぎてしまうと入力信号ＶＡが小さくなった際に一定の振幅に戻るまでの時間が長くなり、音声の場合、音が聞こえない又は聞き取ることが困難な状態の時間が長くなるという聴感上の影響が再び発生してしまう。

上記現象を解決するには、例えば出力信号ＶＢが一定の振幅で安定している時のみダウンカウント動作用クロックＶ６の周波数を更に低い周波数のＶ６（３）に切り換わるようにすればよい。図１２に示すＡＧＣ回路を使用すれば、応答性を変えることなく上記のような現象を解決することができるのである。

図１２に示すＡＧＣ回路においては、第３及び第４の電圧比較器２３，２４の出力電圧Ｖ１５及びＶ１６の極性に従い、クロック切換回路２１は第１のアップ・ダウンカウンタ５のダウンカウント動作用クロックＶ６の周波数をＶ６（１）、Ｖ６（２）、Ｖ６（３）に切り換える。その周波数は、Ｖ６（１）の周波数＞Ｖ６（２）の周波数＞Ｖ６（３）の周波数の関係にある。つまり、クロック切換回路２１は、Ｖ７＞Ｖ１３＋ΔＶ１の場合にはＶ６（１）の周波数を、Ｖ７＜Ｖ１３−ΔＶ２の場合にはＶ６（２）の周波数を、そしてＶ１３−ΔＶ２＜Ｖ７＜Ｖ１３＋ΔＶ１の場合にはＶ６（３）の周波数をそれぞれ選択するのである。この結果、アップカウントとダウンカウントがつり合った状態においては、第１のＤ／Ａ変換回路９の出力電圧Ｖ７によるダウンカウント動作が最も低いダウンカウント動作用クロックＶ６（３）の周波数に追従するため、ダウンカウント動作による変化幅が小さくなり、その結果アップカウント動作による変化幅も小さくなるため、出力信号ＶＢの波形歪みが改善されるのである。

図１３は、図１２のＡＧＣ回路の変形例を示している。図１の構成に対する図４の変形例と同様、図１３では、図１２中の第２の直流増幅回路１１が可変利得増幅回路１２に置き換えられている。

以上、本発明の具体的実施形態について詳細に説明したが、本発明は、これら具体例に限定されるべきものではなく、本発明の技術的範囲を逸脱することなしに、種々の変形が可能である。

例えば、上記各実施形態において、可変利得増幅回路１の利得制御は電圧方式と仮定して説明したが、可変利得増幅回路１の利得制御方式（電流型又は電圧型）に応じて第１の直流増幅回路１０の出力形式を変更すればよい。

また、上記各実施形態において、第１のＤ／Ａ変換回路９の出力電圧Ｖ７は第１の直流増幅回路１０に入力され、第１の直流増幅回路１０の出力電圧を利得制御電圧Ｖ８として使用したが、第１のＤ／Ａ変換回路９の出力電圧Ｖ７を直接利得制御信号として使用してもよい。また、第１のＤ／Ａ変換回路９の出力電圧Ｖ７を第２の直流増幅回路１１に入力し、その出力電圧を電圧比較器３の閾値電圧Ｖ２として使用したが、第１のＤ／Ａ変換回路９の出力電圧Ｖ７を直接閾値電圧Ｖ２として使用してもよい。

また、上記第２〜第５の実施形態において、第２の直流増幅回路１１及び第２の可変利得増幅回路１２の入力として第１のＤ／Ａ変換回路９の出力電圧Ｖ７を使用したが、第２のＤ／Ａ変換回路１８の出力電圧Ｖ１３も第１のＤ／Ａ変換回路９の出力電圧Ｖ７と同様に入力信号ＶＡの振幅レベルに応じて変化するため、第２の直流増幅回路１１及び第２の可変利得増幅回路１２の入力として第２のＤ／Ａ変換回路１８の出力電圧Ｖ１３を使用しても同様の効果が得られる。

また、上記各実施形態において、チャタリングや外来ノイズの影響を緩和するためのフリップフロップを付加してもよい。フリップフロップの適切な挿入箇所は、第１の電圧比較器３と第１のアップ・ダウンカウンタ５のアップ・ダウン動作制御入力端子６との間、第２の電圧比較器１９と切換回路２０との間、第２の電圧比較器１９と第２のアップ・ダウンカウンタ１４との間、第３の電圧比較器２３とクロック切換回路２１との間、第４の電圧比較器２４とクロック切換回路２１との間である。

第１及び第２のアップ・ダウンカウンタ５，１４にカウント動作制御回路を設けることで、カウントのオーバーフローを防ぐようにしてもよい。オーバーフロー防止機能を第１及び第２のアップ・ダウンカウンタ５，１４に内蔵させてもよい。

以上説明してきたとおり、本発明は、入力信号の振幅レベルに応じて出力信号の振幅レベルを変化させることができるため、聴感的に奥行きや遠近感のある音声信号を出力することが必要な音声システムのＡＧＣ回路として有用である。

本発明の第１の実施形態に係るＡＧＣ回路の構成を示すブロック図である。（ａ）〜（ｄ）は図１のＡＧＣ回路の動作を説明するための波形図である。図１のＡＧＣ回路の入力信号レベルと出力信号レベルとの相関図である。図１のＡＧＣ回路の変形例を示すブロック図である。図４のＡＧＣ回路の入力信号レベルと出力信号レベルとの相関図である。本発明の第２の実施形態に係るＡＧＣ回路の構成を示すブロック図である。図６のＡＧＣ回路の変形例を示すブロック図である。本発明の第３の実施形態に係るＡＧＣ回路の構成を示すブロック図である。図８のＡＧＣ回路の変形例を示すブロック図である。本発明の第４の実施形態に係るＡＧＣ回路の構成を示すブロック図である。図１０のＡＧＣ回路の変形例を示すブロック図である。本発明の第５の実施形態に係るＡＧＣ回路の構成を示すブロック図である。図１２のＡＧＣ回路の変形例を示すブロック図である。

符号の説明

１（第１の）可変利得増幅回路
２整流回路
３（第１の）電圧比較器
４閾値電圧入力端子
５（第１の）アップ・ダウンカウンタ
６アップ・ダウン動作制御入力端子
７アップカウント動作用クロック入力端子
８ダウンカウント動作用クロック入力端子
９（第１の）Ｄ／Ａ変換回路
１０第１の直流増幅回路
１１第２の直流増幅回路
１２第２の可変利得増幅回路
１３利得制御入力端子
１４第２のアップ・ダウンカウンタ
１５アップ・ダウン動作制御入力端子
１６アップカウント動作用クロック入力端子
１７ダウンカウント動作用クロック入力端子
１８第２のＤ／Ａ変換回路
１９第２の電圧比較器
２０切換回路
２１クロック切換回路
２２（第１の）クロック切換制御入力端子
２３第３の電圧比較器
２４第４の電圧比較器
２５第２のクロック切換制御入力端子
Ａ信号入力端子
Ｂ信号出力端子

Claims

利得制御信号により制御される利得を有する可変利得増幅回路と、
前記可変利得増幅回路の出力信号を整流する整流回路と、
前記整流回路により整流された整流信号を閾値電圧と比較する第１の電圧比較器と、
前記第１の電圧比較器の出力電圧のレベルに応じてアップカウント動作とダウンカウント動作とを切り換える第１のアップ・ダウンカウンタと、
前記第１のアップ・ダウンカウンタのカウント値に応じた電圧を出力する第１のＤ／Ａ変換回路と、
与えられた電圧レベルに応じてアップカウント動作とダウンカウント動作とを切り換える第２のアップ・ダウンカウンタと、
前記第２のアップ・ダウンカウンタのカウント値に応じた電圧を出力する第２のＤ／Ａ変換回路と、
前記第１のＤ／Ａ変換回路の出力電圧と前記第２のＤ／Ａ変換回路の出力電圧とを比較する第２の電圧比較器と、
前記第２の電圧比較器の出力電圧のレベルに基づき前記第１のＤ／Ａ変換回路の出力電圧と前記第２のＤ／Ａ変換回路の出力電圧とのうちのいずれか高い方の出力電圧を出力する切換回路とを備え、
前記第２のアップ・ダウンカウンタは、前記第２の電圧比較器の出力電圧のレベルに応じてアップカウント動作とダウンカウント動作とを切り換えるように構成され、
前記可変利得増幅回路に供給される利得制御信号は前記切換回路から出力される電圧に対応しており、かつ前記第１の電圧比較器の閾値電圧は前記第１又は第２のＤ／Ａ変換回路から出力される電圧に対応した電圧であることを特徴とするＡＧＣ回路。
利得制御信号により制御される利得を有する可変利得増幅回路と、
前記可変利得増幅回路の出力信号を整流する整流回路と、
前記整流回路により整流された整流信号を閾値電圧と比較する第１の電圧比較器と、
前記第１の電圧比較器の出力電圧のレベルに応じてアップカウント動作とダウンカウント動作とを切り換える第１のアップ・ダウンカウンタと、
前記第１のアップ・ダウンカウンタのカウント値に応じた電圧を出力する第１のＤ／Ａ変換回路と、
与えられた電圧レベルに応じてアップカウント動作とダウンカウント動作とを切り換える第２のアップ・ダウンカウンタと、
前記第２のアップ・ダウンカウンタのカウント値に応じた電圧を出力する第２のＤ／Ａ変換回路と、
前記第１のＤ／Ａ変換回路の出力電圧と前記第２のＤ／Ａ変換回路の出力電圧とを比較する第２の電圧比較器と、
前記第２の電圧比較器の出力電圧のレベルに基づき前記第１のアップ・ダウンカウンタのカウント動作用クロック周波数を切り換えるクロック切換回路とを備え、
前記第２のアップ・ダウンカウンタは、前記第２の電圧比較器の出力電圧のレベルに応じてアップカウント動作とダウンカウント動作とを切り換えるように構成され、
前記可変利得増幅回路に供給される利得制御信号は前記第１のＤ／Ａ変換回路から出力される電圧に対応しており、かつ前記第１の電圧比較器の閾値電圧は前記第１又は第２のＤ／Ａ変換回路から出力される電圧に対応した電圧であることを特徴とするＡＧＣ回路。
利得制御信号により制御される利得を有する可変利得増幅回路と、
前記可変利得増幅回路の出力信号を整流する整流回路と、
前記整流回路により整流された整流信号を閾値電圧と比較する第１の電圧比較器と、
前記第１の電圧比較器の出力電圧のレベルに応じてアップカウント動作とダウンカウント動作とを切り換える第１のアップ・ダウンカウンタと、
前記第１のアップ・ダウンカウンタのカウント値に応じた電圧を出力する第１のＤ／Ａ変換回路と、
与えられた電圧レベルに応じてアップカウント動作とダウンカウント動作とを切り換える第２のアップ・ダウンカウンタと、
前記第２のアップ・ダウンカウンタのカウント値に応じた電圧を出力する第２のＤ／Ａ変換回路と、
各々前記第１のＤ／Ａ変換回路の出力電圧と前記第２のＤ／Ａ変換回路の出力電圧とを比較する第２及び第３の電圧比較器と、
前記第３の電圧比較器の出力電圧のレベルに基づき前記第１のアップ・ダウンカウンタのカウント動作用クロック周波数を切り換えるクロック切換回路とを備え、
前記第２のアップ・ダウンカウンタは、前記第２の電圧比較器の出力電圧のレベルに応じてアップカウント動作とダウンカウント動作とを切り換えるように構成され、
前記可変利得増幅回路に供給される利得制御信号は前記第１のＤ／Ａ変換回路から出力される電圧に対応しており、かつ前記第１の電圧比較器の閾値電圧は前記第１又は第２のＤ／Ａ変換回路から出力される電圧に対応した電圧であることを特徴とするＡＧＣ回路。
利得制御信号により制御される利得を有する可変利得増幅回路と、
前記可変利得増幅回路の出力信号を整流する整流回路と、
前記整流回路により整流された整流信号を閾値電圧と比較する第１の電圧比較器と、
前記第１の電圧比較器の出力電圧のレベルに応じてアップカウント動作とダウンカウント動作とを切り換える第１のアップ・ダウンカウンタと、
前記第１のアップ・ダウンカウンタのカウント値に応じた電圧を出力する第１のＤ／Ａ変換回路と、
与えられた電圧レベルに応じてアップカウント動作とダウンカウント動作とを切り換える第２のアップ・ダウンカウンタと、
前記第２のアップ・ダウンカウンタのカウント値に応じた電圧を出力する第２のＤ／Ａ変換回路と、
各々前記第１のＤ／Ａ変換回路の出力電圧と前記第２のＤ／Ａ変換回路の出力電圧とを比較する第２、第３及び第４の電圧比較器と、
前記第３及び第４の電圧比較器の各々の出力電圧のレベルに基づき前記第１のアップ・ダウンカウンタのカウント動作用クロック周波数を切り換えるクロック切換回路とを備え、
前記第２のアップ・ダウンカウンタは、前記第２の電圧比較器の出力電圧のレベルに応じてアップカウント動作とダウンカウント動作とを切り換えるように構成され、
前記可変利得増幅回路に供給される利得制御信号は前記第１のＤ／Ａ変換回路から出力される電圧に対応しており、かつ前記第１の電圧比較器の閾値電圧は前記第１又は第２のＤ／Ａ変換回路から出力される電圧に対応した電圧であることを特徴とするＡＧＣ回路。
請求項１〜４のいずれか１項に記載のＡＧＣ回路において、
前記第１の電圧比較器の閾値電圧の変化幅を任意に設定できるように、前記第１又は第２のＤ／Ａ変換回路と前記第１の電圧比較器との間に更に可変利得増幅回路を備えたことを特徴とするＡＧＣ回路。