JP3133659U - 自動利得制御回路 - Google Patents

Abstract

【課題】 ０デジベルの利得を有する自動利得制御回路を提供する。
【解決手段】 入力信号を受け、入力信号のピークを検出し、第１ピーク信号を発生する第１ピーク検出器、入力信号を受け、制御信号に基づいて、その利得を調整し、入力信号を増幅し、出力信号を発生する可変利得増幅器、可変利得増幅器に接続され、出力信号を受け、出力信号のピークを検出し、第２ピーク信号を発生する第２ピーク検出器、第１ピーク検出器に接続され、第１ピーク信号と基準信号を受け、第１制御信号に基づいて、第１ピーク信号、または基準信号を選択的に出力するマルチプレクサ、および可変利得増幅器、第２ピーク検出器と、マルチプレクサに接続され、第２ピーク信号と、マルチプレクサからの第１ピーク信号と基準信号の１つに基づいて、制御信号を発生するコントローラを含む。
【選択図】 図２

Description

本考案は、自動利得制御回路に関し、特に、０デジベルの利得を有する自動利得制御回路に関するものである。

図１は、従来の０デジベルの利得を有する自動利得制御回路１００を表している。自動利得制御回路１００は、ピーク検出器１１０、可変利得増幅器１２０、マルチプレクサ１５０、比較器１６４と、積分器１６２を含む。出力端子は、制御信号Ｓ_０によって制御され、信号Ｓ_１１またはＳ_１２を出力する。０デジベルの利得の応用では、マルチプレクサ１５０は、信号Ｓ_１１を直接出力する。自動制御の利得の応用では、マルチプレクサ１５０は、信号Ｓ_１２を直接出力する。ピーク検出器１１０は、信号Ｓ_１２のピークを検出し、ピーク信号Ｓ_１４を発生する。比較器１６４は、ピーク信号Ｓ_１４と基準信号Ｖ_ｒｅｆを比べ、比較信号Ｓ_１５を発生する。ピーク信号Ｓ_１４が基準信号Ｖ_ｒｅｆより高い時、比較器１６４は、比較信号Ｓ_１５を出力し、積分器１６２の電荷を減少し、制御信号Ｓ_１６の電圧レベルを減少する。同様に、ピーク信号Ｓ_１４が基準信号Ｖ_ｒｅｆより低い時、比較器１６４は、比較信号Ｓ_１５を出力し、積分器１６２の電荷を増加して、制御信号Ｓ_１６の電圧レベルを増加する。よって、出力信号Ｓ_１２の出力範囲は、制御信号Ｓ_１６によって制御された可変利得増幅器によって調整される。この負のフィードバックループがロックされた時、出力信号の強度が安定する。

しかし、マルチプレクサ１５０によって発生された雑音は、マルチプレクサ１５０の切り換えの間に出力端子に直接伝送され、出力信号を妨げる。仮に、瞬間変化量が大き過ぎた場合、後段の回路は、飽和される、または正常に動作されない。仮に従来の自動利得制御回路１００がオーディオスピーカーのシステムに提供された場合、マルチプレクサ１５０の切り換えの間、ユーザーは、出力スピーカーより発生された過剰な雑音に妨げられる。

０デジベルの利得を有する自動利得制御回路を提供する。

自動利得制御回路は、第１ピーク検出器、可変利得増幅器、第２ピーク検出器、マルチプレクサとコントローラを含む。第１ピーク検出器は、入力信号を受け、入力信号のピークを検出し、第１ピーク信号を発生する。可変利得増幅器は、入力信号を受け、制御信号に基づいて、可変利得増幅器の利得を調整し、入力信号を増幅し、出力信号を発生する。第２ピーク検出器は、可変利得増幅器に接続され、出力信号を受け、出力信号のピークを検出し、第２ピーク信号を発生する。マルチプレクサは、第１ピーク検出器に接続され、第１ピーク信号と基準信号を受け、第１制御信号に基づいて、第１ピーク信号、または基準信号を選択的に出力する。コントローラは、可変利得増幅器、第２ピーク検出器と、マルチプレクサに接続され、第２ピーク信号と、マルチプレクサからの第１ピーク信号と基準信号の１つに基づいて、制御信号を発生する。

自動利得制御回路は、第１ピーク検出器、可変利得増幅器、第２ピーク検出器、マルチプレクサ、比較器と、積分器を含む。第１ピーク検出器は、入力信号を受け、入力信号のピークを検出し、第１ピーク信号を発生する。可変利得増幅器は、入力信号を受け、制御信号に基づいて、可変利得増幅器の利得を調整し、入力信号を増幅し、出力信号を発生する。可変利得増幅器は、レジスタ、第１トランジスタ、第２トランジスタ、第３トランジスタと、第４トランジスタを含む。レジスタは、第１電圧源に接続される。第１トランジスタは、レジスタに接続された第１端子、入力信号と第３端子を受ける第２端子を有する。第２トランジスタは、第１トランジスタの第３端子に接続された第４端子、第１トランジスタの第３端子と第６端子に接続された第５端子を有する。第３トランジスタは、第２トランジスタの第６端子に接続された第７端子、制御信号を受ける第８端子と、第２電圧源に接続された第９端子を有する。第４トランジスタは、第１トランジスタの第３端子に接続された第１０端子、制御信号を受ける第１１端子と、第２電圧源に接続された第１２端子を有する。第２ピーク検出器は、可変利得増幅器に接続され、出力信号を受け、出力信号のピークを検出し、第２ピーク信号を発生する。マルチプレクサは、第１ピーク検出器に接続され、第１ピーク信号と基準信号を受け、第１制御信号に基づいて、第１ピーク信号、または基準信号を選択的に出力する。比較器は、第２ピーク検出器とマルチプレクサに接続され、マルチプレクサからの第２ピーク信号と、第１ピーク信号と基準電圧の１つを比較し、比較信号を発生する。積分器は、比較器と可変利得増幅器に接続され、比較信号に基づいて、制御信号を発生する。

本考案の自動利得制御回路は、制御信号を用いて可変利得増幅器を制御し、出力信号を調整する。また、積分器がコンデンサを含むことから、出力信号は、徐々に調整され、出力信号が急に変化されず、後段の回路の飽和、または不正常な動作を回避することができる。

本考案についての目的、特徴、長所が一層明確に理解されるよう、以下に実施形態を例示し、図面を参照にしながら、詳細に説明する。

図２は、本考案の実施例に基づいた自動利得制御回路２００を表している。自動利得制御回路２００は、第１ピーク検出器２１０、可変利得増幅器２２０、第２ピーク検出器２４０、マルチプレクサ２５０とコントローラ２６０を含む。第１ピーク検出器２１０は、入力端子Ｉｎｐｕｔから入力信号Ｓ_２１を受け、入力信号Ｓ_２１のピークを検出し、第１ピーク信号Ｓ_２３を発生する。可変利得増幅器２２０は、入力信号Ｓ_２１を受け、制御信号Ｓ_２６に基づいて、その利得を調整し、入力信号Ｓ_２１を増幅し、出力信号Ｓ_２２を出力端子Ｏｕｔｐｕｔに発生する。

本考案の実施例では、可変利得増幅器２２０は、入力信号Ｓ_２１を増幅、または減衰することができる。例えば、可変利得増幅器２２０の利得の範囲は、−１０ｄＢ〜＋１０ｄＢである。本考案のもう１つの実施例では、図３に示すように、可変利得増幅器２２０は、複数の減衰器（ｄ_１、ｄ_２…ｄ_ｎ）と直列接続された複数の可変利得増幅器（Ａ_１、Ａ_２…Ａ_ｎ）を更に含む。減衰器（ｄ_１、ｄ_２…ｄ_ｎ）は、分圧器であることができる。第２ピーク検出器２４０は、可変利得増幅器２２０に接続され、出力信号Ｓ_２２を受け、出力信号Ｓ_２２のピークを検出し、第２ピーク信号Ｓ_２４を発生する。マルチプレクサ２５０は、第１ピーク検出器２１０に接続され、第１ピーク信号Ｓ_２３と基準信号Ｖ_ｒｅｆを受ける。マルチプレクサ２５０は、制御信号Ｓ_３に基づいて、第１ピーク信号Ｓ_２３、または基準信号Ｖ_ｒｅｆを選択的に出力する。コントローラ２６０は、可変利得増幅器２２０、第２ピーク検出器２４０と、マルチプレクサ２５０に接続される。コントローラ２６０は、第２ピーク信号Ｓ_２４と、マルチプレクサ２５０からの第１ピーク信号Ｓ_２３と基準信号Ｖ_ｒｅｆの１つに基づいて、制御信号Ｓ_２６を発生する。コントローラ２６０は、比較器２６４と積分器２６２を更に含む。比較器２６４は、第２ピーク信号Ｓ_２４と、マルチプレクサ２５０からの第１ピーク信号Ｓ_２３と基準信号Ｖ_ｒｅｆの１つを比較し、比較信号Ｓ_２５を発生する。積分器２６２は、比較器２６４に接続され、比較信号Ｓ_２５に基づいて、制御信号Ｓ_２６を発生する。

本考案の実施例に基づいて、積分器２６２は、少なくとも１つのコンデンサを含む。積分器２６２は、比較信号Ｓ_２５の電荷を蓄積し、対応する制御信号Ｓ_２６を発生する。例えば、仮に、マルチプレクサ２５０が第１ピーク信号Ｓ_２３の出力を選択した時、一定時間の経過後、自動利得制御回路２００は、ロックされた状態が続く。可変利得増幅器２２０の利得は、０ｄＢで安定する。よって、入力信号Ｓ_２１は、出力信号Ｓ_２２と等しい。仮に、マルチプレクサ２５０が基準信号Ｖ_ｒｅｆの出力を選択した時、自動利得制御回路２００は、比較器２６４を用いて第２ピーク信号Ｓ_２４と基準信号Ｖ_ｒｅｆを比較し、比較信号Ｓ_２５を発生する。第２ピーク信号Ｓ_２４が基準信号Ｖ_ｒｅｆを越えた時、比較器２６４は、比較信号Ｓ_２５を出力し、積分器２６２の電荷を減少し、制御信号Ｓ_２６の電圧レベルを減少する。同様に、第２ピーク信号Ｓ_２４が基準信号Ｖ_ｒｅｆより小さい時、比較器２６４は、比較信号Ｓ_２５を出力し、積分器２６２の電荷を増加し、制御信号Ｓ_２６の電圧レベルを増加する。自動利得制御回路２００は、制御信号Ｓ_２６を用いて可変利得増幅器２２０を制御し、出力信号Ｓ_２２を調整する。積分器２６２がコンデンサを含むことから、出力信号Ｓ_２２は、徐々に調整され、出力信号Ｓ_２２が急に変化されず、後段の回路の飽和、または不正常な動作を回避することができる。また、入力信号Ｓ_２１は、周波数範囲４００〜３０ＫＨｚを有する音声信号であることができる。

図４は、本考案の実施例に基づいた可変利得増幅器４００を表している。可変利得増幅器４００は、レジスタ４１０、第１トランジスタＱ１、第２トランジスタＱ２、第３トランジスタＱ３と、第４トランジスタＱ４を含む。レジスタ４１０は、第１電圧源Ｖｃｃと出力端子Ｏｕｔｐｕｔの間に接続される。第１トランジスタＱ１は、レジスタ４１０に接続されたドレイン、入力端子Ｉｎｐｕｔに接続されたゲートとソースを含む。第２トランジスタＱ２は、第１トランジスタＱ１のソースに接続されたドレイン、第１トランジスタＱ１のソースに接続されたゲートと、ソースを含む。第３トランジスタＱ３は、第２トランジスタＱ２のソースに接続されたドレイン、制御信号Ｓ_２６を受けるゲートと、第２電圧源Ｖｓｓに接続されたソースを含む。また、第１トランジスタＱ１、第２トランジスタＱ２、第３トランジスタＱ３と、第４トランジスタＱ４は、全てＮ型金属酸化膜半導体（ＮＭＯＳ）トランジスタである。

以上、本考案の好適な実施例を例示したが、これは本考案を限定するものではなく、本考案の精神及び範囲を逸脱しない限りにおいては、当業者であれば行い得る少々の変更や修飾を付加することは可能である。従って、本考案が保護を請求する範囲は、実用新案登録請求の範囲を基準とする。

従来の０デジベルの利得を有する自動利得制御回路を表している。 本考案の実施例に基づいた自動利得制御回路を表している。 本考案の実施例に基づいた可変利得増幅器を表している。 本考案の実施例に基づいた可変利得増幅器を表している。

符号の説明

１００、２００ 自動利得制御回路
１１０ ピーク検出器
１２０、２２０、４００、Ａ_１、Ａ_２…Ａ_ｎ 可変利得増幅器
１５０、２５０ マルチプレクサ
１６２、２６２ 積分器
１６４、２６４ 比較器
２１０ 第１ピーク検出器
２４０ 第２ピーク検出器
２６０ コントローラ
４１０ レジスタ
ｄ_１、ｄ_２…ｄ_ｎ 減衰器
Ｉｎｐｕｔ 入力端子
Ｏｕｔｐｕｔ 出力端子
Ｑ１、Ｑ２、Ｑ３、Ｑ４ トランジスタ
Ｓ_０、Ｓ_１６、Ｓ_２６、Ｓ_３ 制御信号
Ｓ_１５、Ｓ_２５ 比較信号
Ｓ_１１、Ｓ_１２ 信号
Ｓ_１４ ピーク信号
Ｓ_２１ 入力信号
Ｓ_２２ 出力信号
Ｓ_２３ 第１ピーク信号
Ｓ_２４ 第２ピーク信号
Ｖ_ｒｅｆ 基準信号
Ｖｃｃ 第１電圧源
Ｖｓｓ 第２電圧源

Claims (17)

1. 入力信号を受け、前記入力信号のピークを検出し、第１ピーク信号を発生する第１ピーク検出器、
   前記入力信号を受け、制御信号に基づいて、その利得を調整し、前記入力信号を増幅し、出力信号を発生する可変利得増幅器、
   前記可変利得増幅器に接続され、前記出力信号を受け、前記出力信号のピークを検出し、第２ピーク信号を発生する第２ピーク検出器、
   前記第１ピーク検出器に接続され、前記第１ピーク信号と基準信号を受け、第１制御信号に基づいて、前記第１ピーク信号、または前記基準信号を選択的に出力するマルチプレクサ、および
   前記可変利得増幅器、前記第２ピーク検出器と、前記マルチプレクサに接続され、前記第２ピーク信号と、前記マルチプレクサからの前記第１ピーク信号と前記基準信号の１つに基づいて、前記制御信号を発生するコントローラを含む自動利得制御回路。
2. 前記コントローラは、
   前記第２ピーク検出器と前記マルチプレクサに接続され、前記マルチプレクサからの前記第２ピーク信号と、前記第１ピーク信号と前記基準電圧の１つを比較し、比較信号を発生する比較器、および
   前記比較器と前記可変利得増幅器に接続され、前記比較信号に基づいて、前記制御信号を発生する積分器を更に含む請求項１に記載の自動利得制御回路。
3. 前記可変利得増幅器の利得は、−１０ｄＢ〜＋１０ｄＢの間である請求項１に記載の自動利得制御回路。
4. 前記可変利得増幅器は、減衰器と第１可変利得増幅器である請求項１に記載の自動利得制御回路。
5. 前記減衰器は、前記第１可変利得増幅器に直列接続される請求項４に記載の自動利得制御回路。
6. 前記減衰器は、分圧器である請求項４に記載の自動利得制御回路。
7. 前記可変利得増幅器は、複数の第２可変利得増幅器を含む請求項１に記載の自動利得制御回路。
8. 前記入力信号は、音声信号である請求項１に記載の自動利得制御回路。
9. 前記入力信号の周波数範囲は、４００〜３０ＫＨｚである請求項１に記載の自動利得制御回路。
10. 前記可変利得増幅器は、
    第１電圧源に接続されたレジスタ、
    前記レジスタに接続された第１端子、前記入力信号と第３端子を受ける第２端子を有する第１トランジスタ、
    前記第１トランジスタの前記第３端子に接続された第４端子、前記第１トランジスタの前記第３端子と第６端子に接続された第５端子を有する第２トランジスタ、
    前記第２トランジスタの前記第６端子に接続された第７端子、前記制御信号を受ける第８端子と、第２電圧源に接続された第９端子を有する第３トランジスタ、および
    前記第１トランジスタの前記第３端子に接続された第１０端子、前記制御信号を受ける第１１端子と、前記第２電圧源に接続された第１２端子を有する第４トランジスタを含む請求項１に記載の自動利得制御回路。
11. 前記第１トランジスタ、前記第２トランジスタ、前記第３トランジスタと、前記第４トランジスタは、ＮＭＯＳトランジスタである請求項１に記載の自動利得制御回路。
12. 入力信号を受け、前記入力信号のピークを検出し、第１ピーク信号を発生する第１ピーク検出器、
    前記入力信号を受け、制御信号に基づいて、その利得を調整し、前記入力信号を増幅し、出力信号を発生し、
    第１電圧源に接続されたレジスタ、
    前記レジスタに接続された第１端子、前記入力信号と第３端子を受ける第２端子を有する第１トランジスタ、
    前記第１トランジスタの前記第３端子に接続された第４端子、前記第１トランジスタの前記第３端子と第６端子に接続された第５端子を有する第２トランジスタ、
    前記第２トランジスタの前記第６端子に接続された第７端子、前記制御信号を受ける第８端子と、第２電圧源に接続された第９端子を有する第３トランジスタ、および
    前記第１トランジスタの前記第３端子に接続された第１０端子、前記制御信号を受ける第１１端子と、前記第２電圧源に接続された第１２端子を有する第４トランジスタを含む可変利得増幅器、
    前記可変利得増幅器に接続され、前記出力信号を受け、前記出力信号のピークを検出し、第２ピーク信号を発生する第２ピーク検出器、
    前記第１ピーク検出器に接続され、前記第１ピーク信号と基準信号を受け、第１制御信号に基づいて、前記第１ピーク信号、または前記基準信号を選択的に出力するマルチプレクサ、
    前記第２ピーク検出器と前記マルチプレクサに接続され、前記マルチプレクサからの前記第２ピーク信号と、前記第１ピーク信号と前記基準電圧の１つを比較し、比較信号を発生する比較器、および
    前記比較器と前記可変利得増幅器に接続され、前記比較信号に基づいて、前記制御信号を発生する積分器を含む自動利得制御回路。
13. 前記積分器は、少なくとも１つのコンデンサを含む請求項１２に記載の自動利得制御回路。
14. 前記入力信号は、音声信号である請求項１２に記載の自動利得制御回路。
15. 前記入力信号の周波数範囲は、４００〜３０ＫＨｚである請求項１２に記載の自動利得制御回路。
16. 前記可変利得増幅器は、複数の第２可変利得増幅器を含む請求項１２に記載の自動利得制御回路。
17. 前記第１トランジスタ、前記第２トランジスタ、前記第３トランジスタと、前記第４トランジスタは、ＮＭＯＳトランジスタである請求項１２に記載の自動利得制御回路。

Images