DE102006034349B3

DE102006034349B3 - Integrator und Fehlerverstärker

Info

Publication number: DE102006034349B3
Application number: DE102006034349A
Authority: DE
Inventors: Neil Gibson
Original assignee: Texas Instruments Deutschland GmbH
Current assignee: Texas Instruments Deutschland GmbH
Priority date: 2006-07-25
Filing date: 2006-07-25
Publication date: 2008-02-07
Anticipated expiration: 2026-07-26
Also published as: WO2008012331A1; US20080024209A1; EP2052456A1; US7554400B2; EP2052456B1

Abstract

Ein Integrator umfasst einen Komparator, einen Auf-/Abwärtszähler, eine mit einem Zähleingang des Zählers verbundene Taktquelle und einen stromsteuernden Digital-Analog-Umsetzer. Der Ausgang des Komparators ist mit dem Auf-/Abwärtssteuereingang des Zählers verbunden, und der digitale Ausgang des Zählers ist mit dem Eingang des stromsteuernden Digital-Analog-Umsetzers verbunden. Der Stromausgang des stromsteuernden Digital-Analog-Umsetzers wird einem Stromkreisknoten mit definierter Impedanz wie zum Beispiel einem Fehlerverstärker zugeführt.

Description

Die vorliegende Erfindung betrifft einen Integrator und einen den Integrator beinhaltenden Fehlerverstärker.
Integratoren sind Grundbausteine, die in einer großen Vielzahl von Anwendungen verwendet werden. Ein herkömmlicher Integrator akkumuliert im Wesentlichen elektrische Ladung in einem Kondensator und ist somit von Natur aus analog. Einige Kleinleistungsanwendungen haben eine Stromsparbetriebsart, in der die meisten Funktionalitäten gesperrt sind. Beispiele hierfür sind tragbare Telekommunikationsgeräte, die normalerweise batteriebetrieben sind. Wenn der normale Betrieb wieder aufgenommen wird, fährt die Anwendung idealerweise so fort, als ob sie niemals unterbrochen gewesen wäre. Falls die Anwendung einen Integrator verwendet, weicht der Wert des Integrals jedoch mit der Zeit ab, und es gibt bei Wiederaufnahme des normalen Betriebs eine Diskontinuität.
DE 24 48 925 offenbart einen herkömmlichen Integrator, bei dem die elektrische Ladung in einem Kondensator akkumuliert wird. Damit der Speicherwert beim Ausschalten des Geräts nicht verloren geht, ist ein Schalter vorgesehen, der beim Abschalten öffnet und den Kondensator von der Schaltungsanordnung so trennt, daß er nicht mehr bzw. nur wesentlich verlangsamt entlädt.
EP 1 387 479 A1 offenbart eine Batterieladeschaltung, bei der der Ladestrom geregelt wird. Die Schaltung umfaßt einen Komparator, einen auf-/abwärts Zähler sowie eine Taktquelle und einen Digital-Analog-Umsetzer. Das Ausgangssignal des Digital-Analog-Umsetzers wird auf das Gate eines Transistors gegeben und damit die Höhe des Ladestroms direkt gesteuert.
Aufgabe der vorliegenden Erfindung ist es, einen Integrator bereitzustellen, der einem Fehlerverstärker zugeordnet ist um die Gleichstromgenauigkeit eines Ausgangssignals nach Wiederaufnahme des normalen Betriebs nach einem Stromsparzustand zu verbessern.
Die vorliegende Erfindung stellt hierfür einen Integrator mit den Merkmalen gemäß Anspruch 1 bereit, der für eine unbestimmte Zeitspanne ausgeschaltet werden kann, ohne dass der Wert seines Integrals abweicht. Der erfindungsgemäße Integrator umfasst einen Komparator, einen Auf-/Abwärtszähler, eine mit einem Zähleingang des Zählers verbundene Taktquelle und einen stromsteuernden Digital-Analog-Umsetzer. Der Ausgang des Komparators ist mit dem Auf-/Abwärtssteuereingang des Zählers verbunden, und der digitale Ausgang des Zählers ist mit dem Eingang des stromsteuernden Digital-Analog-Umsetzers verbunden, wobei das Stromausgangssignal des stromsteuernden Digital-Analog-Umsetzers einem Stromkreisknoten mit definierter Impedanz zugeführt wird. Auf Grund der Verwendung eines digitalen Zählers, der eine Integrationsfunktion repliziert, geht der Stromwert des "Integrals" nicht verloren, wenn der Integrator ausgeschaltet wird. Bei Wiederaufnahme des normalen Betriebs wird die Integrationsfunktion schnell und genau wieder aufgenommen.
Der erfindungsgemäße Integrator ist pseudoanalog: obwohl die Integrationsfunktion auf einer digitalen Zähloperation basiert, ist das Ausgangssignal ein quantisierter analoger Wert. Der stromsteuernde Digital-Analog-Umsetzer hat differenzielle Ausgänge. Somit kann man den erfindungsgemäßen Integrator als volldifferenziellen pseudoanalogen Integrator mit einer quantisierten Ausgangscharakteristik bezeichnen.
Bei bestimmten Gleichstromumrichtern wird in Verbindung mit einem Integrator ein Fehlerverstärker verwendet, um die Gleichstromgenauigkeit des Ausgangssignals zu verbessern. Deshalb ist dem Integrator ein Fehlerverstärker zugeordnet, der eine differenzielle Eingangsstufe mit einem Paar differenzieller Ausgänge aufweist, und jeder der differenziellen Stromausgänge des stromsteuernden Digital-Analog-Umsetzers ist mit einem der differenziellen Ausgänge der Eingangsstufe des Fehlerverstärkers verbunden. Die Verwendung des erfindungsgemäßen Integrators in einer derartigen Anwendung verbessert die Gleichstromgenauigkeit nach Wiederaufnahme des normalen Betriebs nach einem Stromsparzustand.
Die Erfindung stellt auch einen Fehlerverstärker bereit, der einen Integrator beinhaltet und eine differenzielle Eingangsstufe mit einem Paar differenzieller Ausgänge aufweist. Der Integrator umfasst einen Komparator, einen Auf-/Abwärtszähler, eine mit einem Zähleingang des Zählers verbundene Taktquelle und einen stromsteuernden Digital-Analog-Umsetzer mit differenziellen Stromausgängen. Der Ausgang des Komparators ist mit dem Auf-/Abwärtssteuereingang des Zählers verbunden, und der digitale Ausgang des Zählers ist mit dem Eingang des stromsteuernden Digital-Analog-Umsetzers verbunden. Jeder der differenziellen Stromausgänge des stromsteuernden Digital-Analog-Umsetzers ist mit einem der differenziellen Ausgänge der Eingangsstufe des Fehlerverstärkers verbunden. In einem derartigen Fehlerverstärker wird die Fehlerausgabe nach Wiederaufnahme des normalen Betriebs nach einem Stromsparzustand nicht durch irgendeine Abweichung des Werts des Integrators im Zeitablauf beeinflusst.
Weitere Vorteile und Merkmale ergeben sich aus der folgenden Beschreibung einer bevorzugten Ausführungsform und aus den beigefügten Zeichnungen. Es zeigen:
1 ein Schaltbild eines Integrators gemäß der Erfindung; und
2 ein Schaltbild eines Integrators und einer Eingangsstufe eines Fehlerverstärkers gemäß der Erfindung.
Es wird nun eine Ausführungsform der Erfindung unter Bezugnahme auf 1 und 2 beschrieben.
Ein Komparator 11, der einen Operationsverstärker mit differenziellen Eingangsspannungen IN+ und IN– darstellt, ist mit seinem Ausgang mit einem Auf-/Abwärtssteuereingang eines N-Bit-Auf-/Abwärtszählers 12 verbunden. Ein Takt 13 ist an einen anderen Eingang des N-Bit-Auf-/Abwärtszählers 12 angeschlossen. Der Ausgang des N-Bit-Auf-/Abwärtszählers 12 ist mit dem Eingang eines Digital-Analog-Umsetzers (DAC) 14 verbunden, so dass der Ausgang des N-Bit-Auf-/Abwärtszählers 12 direkt an den DAC 14 geleitet wird. In diesem Fall ist der DAC 14 ein stromsteuernder DAC mit Stromquellen 21, der zwei differenzielle Ausgangssignale I + d und I – d erzeugt. Die Ausgänge des DAC 14 müssen jedoch nicht differenziell sein.
Die Ausgangssignale I + d und I – d können dann einem Stromkreisknoten mit definierter Impedanz zugeführt werden. Dies ist in 2 gezeigt, wo die Ausgangssignale I + d und I – d den differenziellen Ausgängen der Eingangsstufe 15 eines Fehlerverstärkers zugeführt werden. Die Ausgangssignale I + d und I – d können auch in einen anderen Punkt mit definierter Impedanz innerhalb des Fehlerverstärkers injiziert werden.
Die Eingangsstufe 15 des Fehlerverstärkers umfasst zwei MOS-Transistoren 16 und 17. Das Gate des MOS-Transistors 16 ist mit einer positiven Eingangsspannung IN+ versehen, und das Gate des MOS-Transistors 17 hat eine negative Eingangsspannung IN–. Die differenziellen Eingangssignale an die Gates der Transistoren 16 und 17 müssen jedoch nicht gleich den differenziellen Eingangssignalen des Komparators 11 sein. Eine gemeinsame Stromquelle 20 ist mit beiden Sourcen der Transistoren 16 und 17 verbunden. Das Ausgangssignal I + d wird dem Ausgang des Transistors 16 zugeführt, der ebenfalls mit dem Lastwiderstand 18 verbunden ist. Das Ausgangssignal I – d wird dem Ausgang des Transistors 17 zugeführt, und der Ausgang des Transistors 17 ist ebenfalls mit dem Lastwiderstand 19 verbunden.
Der Takt 13 erzeugt ein Rechteckwellenimpulssignal, das dem Takteingang des N-Bit-Auf-/Abwärtszählers 12 zugeführt wird. Der Komparator 11 vergleicht dann die beiden differenziellen Eingangsspannungen IN+ und IN– miteinander und gibt die Differenz zwischen den beiden Spannungen an den Auf-/Abwärtssteuereingang des Zählers 12 aus. Wenn die Differenz zwischen den beiden Spannungen IN+ und IN– positiv ist, dann zählt der Zähler 12 inkrementell aufwärts. Wenn die Differenz zwischen den Eingangsspannungen IN+ und IN– negativ ist, dann zählt der Zähler 12 abwärts.
Wenn der Integrator ausgeschaltet wird, wird der Wert N, bis zu dem der Zähler 12 am Schaltpunkt aufwärts oder abwärts gezählt hat, von dem Zähler 12 gespeichert. Somit geht der Stromwert des Integratorintegrals nicht verloren, und der Wert des Integrals weicht nicht mit der Zeit ab. Der Zähler führt dann den Wert N direkt dem Eingang des DAC 14 zu, so dass der DAC 14 eine digitale Eingabe aufweist. Der DAC 14 wandelt dann den Wert N in die beiden differenziellen Stromausgangssignale I + d und I – d an den Ausgängen des DAC 14 um, und die differenziellen Ströme I + d und I – d werden den entsprechenden Knoten an den Drains der Transistoren 16 und 17 zugeführt, die dann die Ausgangsstufe der ersten Eingangsstufe des Fehlerverstärkers 15 bilden. Die Ausgangsstufe der ersten Eingangsstufe des Fehlerverstärkers 15 kann dann weiteren Stufen in dem Fehlerverstärker 15 zugeführt werden.
Der Wert N ist gleich dem Integral in einem analogen Integrator, aber eigentlich ist er quantisiert und basiert auf einer digitalen Zähloperation. Somit ist das Ausgangssignal des DAC 14 ein pseudoanaloges Ausgangssignal, das sich jedoch gleich verhält wie ein analoges Ausgangssignal eines herkömmlichen Integrators.

Claims

Integrator, der einem Fehlerverstärker (15) zugeordnet ist und folgendes umfaßt: einen Komparator (11), einen Auf-/Abwärtszähler (12), eine mit einem Zähleingang des Zählers verbundene Taktquelle (13) und einen stromsteuernden Digital-Analog-Umsetzer (14), wobei der Ausgang des Komparators (11) mit dem Auf-/Abwärtssteuereingang des Zählers (12) verbunden ist und der digitale Ausgang des Zählers mit dem Eingang des stromsteuernden Digital-Analog-Umsetzers (14) verbunden ist und der stromsteuernde Digital-Analog-Umsetzer differenzielle Ausgangssignale hat und wobei der Fehlerverstärker eine differenzielle Eingangsstufe (15) mit einem Paar differenzieller Ausgänge aufweist und jeder der differenziellen Stromausgänge des stromsteuernden Digital-Analog-Umsetzers (14) mit einem der differenziellen Ausgänge der Eingangsstufe des Fehlerverstärkers verbunden ist.
Fehlerverstärker, beinhaltend einen Integrator und mit einer differenziellen Eingangsstufe mit einem Paar differenzieller Ausgänge, wobei der Integrator einen Komparator (11), einen Auf-/Abwärtszähler (12), einen mit einem Zähleingang des Zählers verbundene Taktquelle (13) und einen stromsteuernden Digital-Analog-Umsetzer (14) mit differenziellen Stromausgängen umfasst, bei dem der Ausgang des Komparators (11) mit dem Auf-/Abwärtssteuereingang des Zählers (12) verbunden ist und der digitale Ausgang des Zählers mit dem Eingang des stromsteuernden Digital-Analog-Umsetzers verbunden ist, wobei jeder der differenziellen Stromausgänge des stromsteuernden Digital-Analog-Umsetzers (14) mit einem der differenziellen Ausgänge der Eingangsstufe des Fehlerverstärkers verbunden ist.