JPS60123115A - 利得制御回路 - Google Patents

利得制御回路

Info

Publication number
JPS60123115A
JPS60123115A JP23110083A JP23110083A JPS60123115A JP S60123115 A JPS60123115 A JP S60123115A JP 23110083 A JP23110083 A JP 23110083A JP 23110083 A JP23110083 A JP 23110083A JP S60123115 A JPS60123115 A JP S60123115A
Authority
JP
Japan
Prior art keywords
signal
counter
level
gain
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23110083A
Other languages
English (en)
Inventor
Tetsuya Hiroe
哲也 広江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP23110083A priority Critical patent/JPS60123115A/ja
Publication of JPS60123115A publication Critical patent/JPS60123115A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices

Landscapes

  • Control Of Amplification And Gain Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は利得制御回路に関し、特にテープレコーダの自
動録音レベル設定回路に用いて好適な利得制御回路に関
するものでめる。
背京技術とその問題点 第7図は従来のテープレコーダに用いられているA()
0回路の一例を示す。
図において、マイクロホン(1)からの入力信号S1は
マイク増巾器(2)で増巾さn、増巾さn7ttkJ力
信号Soは、後段の録音増巾器に加えられると共に、そ
の一部がダイオードD及びコンデンサOにより検波され
る。この検波出力は抵抗Rを通じてトランジスタQのベ
ースに加えられる。これによって入力信号Siはトラン
ジスタQにより減衰され、その減衰量は出力信号Soに
応じて制御される。
このように従来のAGO回路は、特にマイク騨録音時等
において、小入力時の8N比の同上と、過大入力時の出
力信号SOの歪みの防止とを目的とし、このために入力
信号S7のダイナミックレンジを実質的に圧縮するよう
にしている。
入力信号Siのダイナミックレンジを圧縮するために、
斯種AGO回路においては、入力信号81の増大に対す
る応答時間(以下アタックタイムと称する)を短く(例
えは数m sec ) L、入力信号diの減少に対す
る応答時間(以下リカバリータイムと称する)を長く(
例えは数秒)している。第1図の回路においては、上記
アタンクタイムを夕゛イオードDの抵抗とコンデンサ0
とによる光一時定数で設定し、上記りカバリーメイムを
トランジスタQの入力倶抗Rとコンデンサ0とζこよる
放゛亀時定数で設定するようにしている。
而して、人力信号8iのダ□イナミックレンジを圧縮す
ることは、会話等を録音する場合には適1〜でいるが、
音楽等を高忠実度で録音する場合は、音質を損ねるので
問題がある。高忠実録音を行う危めには、リカバリータ
イムを長くすることが要求され、しかも一旦適切な録音
レベルの設定が行われた後は、糸の利得が変化しないこ
とが望ま扛る。
第1図の回路でリカバリータイムを長くするには、コン
デンサCの容量を犬きくする方法や、トランジスタQの
hFEを大きくする方法等が考えられる。しかしながら
前者の方法では、コンデンサ0の答鈑を大きくするとア
タックタイムが長くなる不都合が生じる。また後者の方
法では、hFEを犬としてもコンデンサCのリークがあ
るため限界がろる。このため、これらの方法で得らnる
リカバリータイムは、現実には1〜2分程度が限界とな
っている。
発明の目的 本発明は上記の実情ζこ鑑み成されたもので、アタック
タイムを犠牲にすることなく、リカバリータイムを長く
するようにしgAGO回路を提供するものである。
発明の概要 本発明はカウンタのクロック周波数及びカウント方向を
制御すると共に、カウント値に応じて利得を制御するよ
うにしたものでるる。これによって、回路の利得を一定
に制御した〃あるいは自由な犬1!名に制御することが
できる。
実施例 第2図は本発明の実施例を原理的に示す。
マイクロホン等よち入力端子(3)に供給された入力信
号8iはVOA(電圧制御増巾器)(4)で増巾され、
その増巾出力信号Soは後段の録音増巾器に加えられる
。これと共に上記信号SOの一部は検波回路(5)に加
えられて、そのレベルが検出さ扛る。この検出信号S1
は加算器(6)において、レベル設定電圧Vcとの差が
演算され、七の差信号S2がコン・タタ(7)の一方の
端子に加えられる。
一方、アップダウンカウンタ(8)は、入力端子(9)
から供給されるアタックタイム設定用クロックOK、又
は入力端子(101から供給されるリカバリータイム設
定用クロック0K2iカウントし、そのカウント値はD
/A変換器0υでアナログ信号83に変換される。尚、
上記クロックOK、の周波数f1と、上記クロックOK
2の周波数f2とは、f、−、>f2の関係に選ばれて
いる。上記信号S5はVOA(4+に加えられてその利
得を制御すると共1こ、コンパレータ(7)に加えられ
て上記信号S2と比較される。コンパレータ(刀は、5
2))85のときカウンタ(8)をカウントアンプさせ
、82<:S5のときカウンタ(8)ヲカウントダウン
させるためのカウント方向指示信号84’)出力する。
この信号S4はカウンタ(8)に加えられると共に、ア
ンドゲートa21こ加えられ、さらにインバータα荀で
反転されてアンドゲートa(至)に加えられる。従って
、こnらのアンドゲート02IO皺は常に何扛か一方の
みか開かれる。そして上記信号S4がカウントアツプを
指示すると@は、アンドゲート04が開かれて、上記ク
ロックOK、がこのアンドゲートa4及びオアゲートα
ωを通じてカウンタ(8)に供給され、上記信号S4が
カウントダウンを指示するときは、アンドゲートQ■が
開かれて、クロックOK2がこのアンドゲート(13及
びオアゲーH151を通じてカウンタ(8)に供給され
るように成さ扛ている。尚、αeはリミッタ用のダイオ
ードである。
上記構成において、入力信号8iが設定電圧Vcで定め
られるレベルより大きいレベルで上昇すると1!は、こ
れに応じて加算器(6)の出力信号S2が上昇し、この
と@S2>Ssとなる。従って、カウンタ(8)には高
い周波数f1のカウンタOK、が供給され、そのカウン
トに伴って信号S3が上昇する。これlこよってV O
A (41の利得が下けられる。
入力信号S1が減少するときは、上記信号S2も減少し
、 82<85となる。従ってカウンタ(8)には低い
周波数f2のクロックCK2が供給され、そのカウント
に伴って信号S5が下降する。これによってvOA(4
)の利得が徐々に上けられる。尚、リミッタα6)は瞬
間的な過大入力を通過させて、VOA(4)を直接制御
するのに用いられる。
以上によれは第2図の回路は、イg号82を積分して信
号S3を得る積分回路として動作する。この槓分回路の
時定数は、カウンタ(8)のビット数をnととなる。こ
の場合、τλ社アタックタイムとなり、τRはりカバリ
−タイムとなる。従ってflを高くする程アタックタイ
ムτAを知くすることかで@、flを低くする程リカバ
リータイムτRを長くすることができる。そI〜て高忠
実度録音等を行う場合は、レベル設定が完了したら、ク
ロックOK2を止めれは、τRが無限大となって糸の利
得を一定に保つことができる。
以上は録音レベルを設定する場合について述べたが、本
実施例によれは入力イg号Siのフェイドアウト及びフ
エイドインを行うことができる。即ち、カウンタ(8)
ヲカウントアンプとして、クロック周波数を徐々に高く
することにより、フエイドアウトを行うことができ、カ
ウンタ(8)をカウントダウンとしてクロック周波数を
徐々に低くすることにより、フエイドインを行うことが
できる。
第6図は第2図の原理を実現するための具体的な回路の
実施例を示すもので、第2図と同一部分には同一符号を
付しである。
図において、前記設定電圧Vcは、可変抵抗α7)で電
源電圧を分圧することにより得られる。この1□圧Wは
バッファアンプα〜を通じて加算器(6)に加えられ、
検波回路(5)から得られる前記信号S1と加算される
。この加算器(6)から得られる信号S2はコンパレー
タ(力に加えられると共に、アンプu鐘、リミッタaυ
を通じてアンプ(117と加えられる。
D/N変換器α1)から得られる前記信号S5はバッフ
ァアンプ■Iを通じて取り出され、この信号S6はコン
パレータ(7)に加えられると共に、リミッタC211
を通じてアンプ0■に加えられる。−とのアンプ09)
の出力はV OA (41に加えらrて、その利得をt
ljlJ岬する。コンパレータ(7)から得られる前記
イぎ号S4はフリップフロップ(24に加えられて、ク
ロックOK、と同期されると共に、フリソフ′フロップ
G!3)に加えられてクロックOK2と同期ちれる。フ
リラフフロツブ0功のQ1出力は前記信号S4としてカ
ウンタ(8)に加えられて、そのカウント方向を指示す
る。
セレクタ(241はクロックOK1. OK2の発振回
路及びそれらの周波数f1、flを選択する回路を含み
、後述するモードカウンタc!jの指示に基いて、fl
、f2f選択する。クロックOK、は、ノアゲートCO
から7リツプフロツプ&3のQ1出力が加えられるノア
グ〜トe力及びノアゲート+28) 8 mじてカウン
タ(8)lこ供給される。クロックOK2は、モードカ
ウンタ(25>のq出力が加えられるノアゲート翰、フ
リップフロップ(23)のQ2出力が加えられるノアゲ
ー)C30)及びノアゲート&8)を通じてカウンタ(
8)に供給さnる。
カウンタ(8)は第2図の場合と同様にクロックCK1
をカウントアツプし、クロックOK2ヲカウントダウン
して、そのカウント出力をD/A変換器αυに加える。
尚、検波回路(5111−1:入出力特性が対数変化す
るものが用いられ、VOA(47は入出力特性が逆対数
変化するものが用いられている。
本実施例においてに、録擢レベルの設定番通常のマニュ
アル操作による設定の場合と同じ様に行うようにしてい
る。テープレコーダの録音レベルの設定をマニュアルで
行う場合は、一般lこ次の手順で行われる。
(1)、先ず、レベルメータを見ながらメータの振扛が
OdB付近になるようにボリュームを−AI整して、大
まかな設定を行う。このときのボリュームの操作の動1
!!は速い。
(2)、次に暫く様子を見ながら、過大入力を示す表示
ランプがときたま点灯する程度にボリュームを調整して
、細かな設定を行う。このときのボリュームの操作の動
きは遅い。
(3)、レベル設定か適切に行われた後はボリュームを
保持する。
(4j1録音途中で入力が高過きた場合はボリュームを
少し絞る。この場合はゲインを上けることなく絞るのみ
で、ボリュームの操作の動きは遅い。
本実施例1こおいては、上記(1)から(21に至る調
整をモード■とし、上記(2)からに3)に至るrA整
をモード■とし、上口己(4)の調整をモード用として
、こnらを順次に自動的に行うようにしている。そして
各モードでは、上記+11〜(4)の各段階におけるボ
リュームの動きに対応させてアタックタイムτhl11
.UリカバリータイムτRを変更するようにしている。
このために各モードにおけるクロック周波数を選択する
ようにしている。例えば、 モードIでは、τ人=511.rH=500ms とL
T、利得の上は下けを8回行ってから、次のモード■に
移行する。
モード■では、τA= 100 ms、rB= 4分ト
シテ、利得の上げ下げを4回行ってから次のモード■に
移行する。
モード■では、τ人=1秒、τR−ωとして利得を下け
るのみにする。
上記のようにモードI、If、Illを1111次に実
行するために、第6図においては4ビツトのモードカウ
ンタ(ハ)とセレクタ(2)とが設けられている。モー
ドカウンタ四は、上記信号S4の立上り又は立下りをカ
ウントすることによって、VOA(4)の利得の上げ下
けが何回行わnfCかを検出し、そのQ5.Q4出力に
よりセレクタCi!(イ)を制御する。セレクタ04)
は上記検出回数に応じて、各モード1.n、IIIにお
ける前記7人、τRが得られるようにクロックOK1、
CR2の周波数f1、f2を選択する。尚、カウンタ(
8)Qつ、フリツブフロンブ(社)03)等は適宜タイ
ミングでリセットさnるものとする。
第4図は上記の動作に基く各信号S2、S5、S4を示
す。図において、モード■では速いタイミングで利得の
調整が8回行われることにより、大まかなレベル設定が
成される。モード■では遅いタイミングで利得の調整が
4回行わわ、て、細かい設定が成さ才りることにより適
切な録音レベルが設定される。以後のモード■では、過
大人力があったときのみ利得が下けられる。
以上によれば、マニュアル操作により録音レベルが設定
される場合と略同様の過程が自動的に行われて録音レベ
ルを自動的に設定することができる。
発明の効果 本発明によれば、アタックタイムとりカバリ−タイムを
自由に設定することかできる之め、自動レベル設定を極
めて速くしかも安定に行うことができると共に、信号の
7エイドイン、フエイドアウト吟も容易に行うことがで
きる。また第2図及び第3図の構成と成せば、D/4変
換器αυとVOk(4)が帰還ループ内に配されるため
、これらのD/A変換器圓及びVOk(4)の梢度は特
に要求されず、比較的に安価に構成することができる。
【図面の簡単な説明】
第1図は従来のテープレコーダにおけるN00回路の一
例を示す回路図、第2図及び第6図は本発明の実施例を
示すブロック図、第4図は第6図における主要信号の波
形図である。 なお図面に用いられた符号において、 (4)・・・・・・・・・・・・電圧制御増巾器(8)
・・・・・・・・・・・カウンタαυ・・・・・・・・
・・・・D/A変換器である。 代 理 人 土 屋 勝 〃 常 包 芳 男 I 杉 浦 俊 責

Claims (1)

    【特許請求の範囲】
  1. カウンタに供給されるクロツクの周波数とカウント方向
    とを制御すると共に、上記カウンタのカウント値に基い
    て利得を制御するようにした利得制御回路。
JP23110083A 1983-12-07 1983-12-07 利得制御回路 Pending JPS60123115A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23110083A JPS60123115A (ja) 1983-12-07 1983-12-07 利得制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23110083A JPS60123115A (ja) 1983-12-07 1983-12-07 利得制御回路

Publications (1)

Publication Number Publication Date
JPS60123115A true JPS60123115A (ja) 1985-07-01

Family

ID=16918292

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23110083A Pending JPS60123115A (ja) 1983-12-07 1983-12-07 利得制御回路

Country Status (1)

Country Link
JP (1) JPS60123115A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0268767A (ja) * 1988-09-05 1990-03-08 Sony Corp 記録信号レベル設定回路
JPH05275946A (ja) * 1992-03-30 1993-10-22 Mitsubishi Electric Corp ゲインコントロールアンプ
US7411456B2 (en) 2004-08-24 2008-08-12 Matsushita Electric Industrial Co., Ltd. AGC circuit
US7982541B2 (en) 2009-04-13 2011-07-19 Panasonic Corporation AGC circuit

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0268767A (ja) * 1988-09-05 1990-03-08 Sony Corp 記録信号レベル設定回路
JPH05275946A (ja) * 1992-03-30 1993-10-22 Mitsubishi Electric Corp ゲインコントロールアンプ
US7411456B2 (en) 2004-08-24 2008-08-12 Matsushita Electric Industrial Co., Ltd. AGC circuit
US7443242B2 (en) 2004-08-24 2008-10-28 Matsushita Electric Industrial Co., Ltd. AGC circuit
US7982541B2 (en) 2009-04-13 2011-07-19 Panasonic Corporation AGC circuit

Similar Documents

Publication Publication Date Title
JP3295443B2 (ja) オーディオ装置における信号処理回路
CA1142859A (en) Sound reproduction in a space with an independent sound source
JPH01128250A (ja) 有音無音判定回路
US2295410A (en) Sound recording amplifier circuits
JPS60123115A (ja) 利得制御回路
JPS62193406A (ja) 増幅器及びそこで使用するリンギング音検出手段
JPS5977710A (ja) マイクロホン増巾回路
JPH04365210A (ja) 車載音響再生装置
JPS6119297A (ja) 低域補正回路
JPS58139310A (ja) ミユ−ト回路
JP3365113B2 (ja) 音声レベル制御装置
US2449291A (en) Recording apparatus volume level indicator
JPH0738441A (ja) A/d変換器
JP2574283B2 (ja) ハウリング防止装置
US2686296A (en) Noise reduction system
JPH03222508A (ja) 増幅器回路
JPH06253386A (ja) 収音装置
US1979036A (en) Monitoring system for push-pull amplifiers
JPH11312939A (ja) 積分装置
JP2903545B2 (ja) フィードバッククランプ回路
JPS60163516A (ja) 利得制御回路
JPS63281271A (ja) ノイズリダクシヨン回路
JP3298111B2 (ja) オートゲインコントローラ
JPS5758203A (en) Automatic sound recording setting device of tape recorder
JPS61108292A (ja) 音場補正装置