CN101345526B - 模拟-数字转换器及其控制方法以及无线收发两用电路 - Google Patents

模拟-数字转换器及其控制方法以及无线收发两用电路 Download PDF

Info

Publication number
CN101345526B
CN101345526B CN2008101280358A CN200810128035A CN101345526B CN 101345526 B CN101345526 B CN 101345526B CN 2008101280358 A CN2008101280358 A CN 2008101280358A CN 200810128035 A CN200810128035 A CN 200810128035A CN 101345526 B CN101345526 B CN 101345526B
Authority
CN
China
Prior art keywords
mentioned
digital
analogue
switch
capacitance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008101280358A
Other languages
English (en)
Other versions
CN101345526A (zh
Inventor
大岛俊
山肋大造
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of CN101345526A publication Critical patent/CN101345526A/zh
Application granted granted Critical
Publication of CN101345526B publication Critical patent/CN101345526B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M1/1038—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables
    • H03M1/1042—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables the look-up table containing corrected values for replacing the original digital values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
    • H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
    • H03M1/0673—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching using random selection of the elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/069—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy by range overlap between successive stages or steps
    • H03M1/0692—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy by range overlap between successive stages or steps using a diminished radix representation, e.g. radix 1.95
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
    • H03M1/181—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values
    • H03M1/183—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values the feedback signal controlling the gain of an amplifier or attenuator preceding the analogue/digital converter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/44—Sequential comparisons in series-connected stages with change in value of analogue signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明提供一种模拟-数字转换器及其控制方法以及无线收发两用电路。在模拟-数字转换器中，若为了功耗降低而使用较小电容值的电容元件，则因其比精度偏差而导致模拟-数字转换器的特性恶化。另外，以往的比精度偏差减小方法会导致电路规模和功耗的增大。本发明是在包括至少具有一个电容元件的模拟核心部的模拟-数字转换器电路中，使用具有包括实质上具有同一电容值的多个电容元件单元的电容组来构成上述电容元件，该电容组可从上述多个电容元件单元之中实质上等概率地选择一个上述电容元件单元而构成。

Description

模拟-数字转换器及其控制方法以及无线收发两用电路
技术领域
本发明涉及模拟-数字转换器及其控制方法以及无线收发两用(机)电路(transceiver circuit)，特别是涉及用于改善模拟-数字转换器的转换精度的电路以及控制方法。
背景技术
以往，作为模拟-数字转换器而列举数字校准型的流水线型模拟-数字转换器的例子(例如，参照非专利文献1)。
另外，以往公开了为了更高速地进行非专利文献1所公开的流水线型模拟-数字转换器中的校准收敛而经过改良的数字校准型的流水线型模拟-数字转换器(例如，参照非专利文献2)。
此外，作为数字校准型模拟-数字转换器，除专利文献1、2所公开的构成以外，以往还有不需要参照用模拟-数字转换器而代之以利用伪噪声信号的结构(例如，参照非专利文献3)。
进而，以往公开了在逐次逼近型模拟-数字转换器中，通过随机地选择多个同一电容值的小单位电容元件来实现电容网络中所使用的二进制电容值(例如，参照专利文献1)。
另外，以往公开了使用配置在电容阵列外壳的虚设电容来进行因电容阵列的电容值误差而产生的A/D转换误差的校正的A/D转换器(例如，参照专利文献2)。
另外，以往公开了在被转换信号输入到电容的A/D转换器中，具备切换其输入电容的电路，能够对被转换信号的振幅电平进行调整以一定的分辨率输出小振幅的信号和大振幅的信号(例如，参照专利文献3)。
另外，以往公开了在电荷再分配型AD转换器中，具备对电容阵列的一部分使用剩余的电容阵列进行校正的部件的AD转换器(例如，参照专利文献4)。
【专利文献1】美国专利第5,006,854号说明书
【专利文献2】日本特开平05-235768号公报
【专利文献3】日本特开平04-165822号公报
【专利文献4】日本特开平03-206728号公报
【非专利文献1】Y.Chiu et al.，“Least mean squareadaptive digital background calibration of pipelinedanalog-to-digital converters，”IEEE Transactions on Circuitsand Systems I Vol.51，pp.38-46(2004).
【非专利文献2】大岛俊等、“パイプライン型ADCの高速デジタルバツクグランドキヤリブレ一シヨン”、(社)电子信息通信学会信学技巧VLD2006-1382007年
【非专利文献3】Y.S.Shu et al.，“A 15b-Linear，20MS/s，1.5b/Stage Pipelined ADC Digitally Calibrated withSignal-Dependent Dithering，”2006 Symposia on VLSITechnology and VLSI Circuits Session C25-1(2006)
发明内容
由于近年来的CMOS工序细微化所带来的LSI数字化进步，模拟-数字转换器(ADC)已变得越来越重要了。
在现行的无线系统中，从功耗优先的立场出发，对于ADC一般是仅在取样率或者分辨率中的某一方上使其达到高性能，但为了实现如下一代无线LAN那样的、高吞吐量且耐干扰波干涉的无线系统，需要以低功耗(数100MW以下)来实现以往因担忧功耗而被回避的高取样率(数100MS/s～1G S/s)且高分辨率(10～12B)的ADC的技术。另外，在数字校准型ADC中，由于为了减小消耗电流而使用数百fF以下的电容元件，所以就有电容值比精度偏差明显化，有效分辨率(ENOB)、线性(DNL/INL)降低这样的问题。
在此，分别在图15、图16中表示非专利文献2所公开的数字校准型模拟-数字转换器上适用的各MDAC(Multiplying Digital to AnalogConverter：乘法数模转换器)的取样模式和放大模式下的结构。MDAC一般而言是指将对输入数字值与参考值进行乘法运算而获得的模拟值作为输出的乘法型数字-模拟转换器，这一例子的MDAC基于将运算放大器1101用第一电容C101102、第二电容C201103以及第三电容C301110进行了负反馈的结构，通过各开关1104、1105、1106、1107、1108、1111、1113来改变连接关系，就能够在两种模式间进行切换。1109是DAC开关控制部、1112是CAL用DAC开关控制部。
在取样模式下，如图15那样，第一电容C101102和第二电容C201103被连接到输入模拟电压Vin与基准DC电压之间，与输入模拟电压Vin成比例的电荷被充电到第一电容C101102和第二电容C201103上。另外，通过第三电容C301110的两端被连接到基准DC电压，其电荷被置零。
另一方面，在放大模式下，如图16那样，运算放大器1101为负反馈连接，在取样模式下，第一电容C101102上所充电的电荷移动到第二电容C201103上。由此，在放大模式下，取样模式时的输入模拟电压Vin被扩大2倍而出现在输出中。同时，虽然没有在该图中表示出来，另外DAC开关控制部1109还依照基于由比较器列所进行的较粗的量化结果而生成的DACCtrl信号，在Phi2接通时、即放大模式时，仅使开关1108之中任意一个接通。
校准用时钟信号CAL取+1、-1、0这三个值之中的任意一个，并与其相应，分别从将取样模式时的模拟输入电压Vin与较粗的量化结果的差即量化误差扩大了2倍的电压中减去Vref/16、-Vref/16、0。
利用校准用信号CAL对MDAC输出电压有意施加变动，能够缩短数字校准的收敛。在此，为了避免运算放大器1101的输出电压饱和，而选择比1充分小的值作为α，所以作为第三电容值C301110就需要极其小的值。
可是，在上述流水线型模拟-数字转换器或算法型(algorithmic)模拟-数字转换器等搭载运算放大器的模拟-数字转换器、及逐次逼近型模拟-数字转换器等搭载比较器的模拟-数字转换器中，由于电路内使用的电容值变得越大，运算放大器及比较器的功耗越增加，所以希望采用尽可能小的电容值。
但是，当在芯片上实现小电容值的电容元件时，由于电容值的比精度偏差明显，使有效分辨率和线性降低，所以历来回避在这些模拟-数字转换器中采用非常小的电容值。作为其结果，在以往的模拟-数字转换器中，常常不得不采用比本来受热噪声、也就是kT/C噪声的制约而确定的电容值大的电容值，从而，功耗就将不当地变大。
这一倾向在需要比通常的模拟-数字转换器小的电容值的数字校准型模拟-数字转换器中很显著。
特别是，今后在302.11n无线LAN系统及后302.11n无线LAN系统、第四代便携式电话系统等下一代无线系统中，由于要求以低功耗实现数100MS/s以上的高取样率、且10位以上的高分辨率的模拟-数字转换器，另外还期待数字校准型模拟-数字转换器作为这种模拟-数字转换器，所以可以预想上述的电容值的比精度偏差的问题在今后将越来越明显化。
另外，在非专利文献3所公开的数字校准型模拟-数字转换器中，也依然为如图15和图16所示那样的MDAC的结构，需要较小的电容值。
非专利文献1至3以及专利文献3所公开的发明，关于电容值的比精度偏差的问题均未公开适当的解决对策。
另一方面，应对电容值的比精度偏差的方法在专利文献1中得以公开。在此例子中，从15个单位电容元件Cu之中随机地选出11个单位电容元件。例如，在电容元件C上有电容值的比精度偏差的情况下，每次选择该元件就稳定地发生转换误差，模拟-数字转换器的线性恶化。但是，通过从单位电容元件Cu之中随机地进行选择，各电容元件具有的误差被平均化，不会成为稳定的转换误差，取而代之被转换成噪声。由于这样产生的噪声一般可以除去，所以最终能够实现较高的分辨率。
专利文献1所公开的方法与为了提高数字-模拟转换器的线性而以往所用的“动态元件匹配”是同一概念。例如，为了实现C、2C、4C、8C这样的二进制电容值，事先准备好15个单位电容Cu＝C的电容值。在实现11C这样的值时，在使用二进制电容值的情况下由于C+2C+8C＝11C所以同时用开关选择C、2C、8C。这些方法需要以电路内使用的全部电容作为对象，且从单位电容元件Cu列之中同时选择所需要的多个元件，所以就有用于选择元件的开关组的电路结构及其选择方法变得复杂的问题。进而与此相伴，由开关等引起的寄生电容值增大，所以在逐次逼近型模拟-数字转换器的情况下将牵涉到比较器的功耗增大，在流水线型模拟-数字转换器的情况下将牵涉到运算放大器的功耗增大。进而，为了从单位电容元件Cu之中随机地进行选择，就需要随机数生成电路，所以电路规模与功耗将进一步增加。
即，专利文献1所公开的基于“动态元件匹配”的电容值的比精度偏差的减小方法，由于电容元件的选择方法复杂，导致电路规模及功耗的增大。
另一方面，专利文献2公开使用配置在电容阵列外壳的虚设电容来进行因电容阵列的电容值误差而产生的A/D转换误差的校正的A/D转换器。
另外，专利文献4公开在电荷再分配型AD转换器中，具备对电容阵列的一部分使用剩余的电容阵列进行校正的部件的AD转换器。该AD转换器，例如，作为单位电容使用经过了C，2C，4C，8C，16C，32C加权的电容阵列，进行校正。
但是，在专利文献2及专利文献4中都未公开关于为了功耗降低而使用了较小电容值的电容元件时发生的比精度偏差的解决对策。
本发明的主要解决课题在于在模拟-数字转换器中，用单纯的电路结构以及方法来减轻伴随功耗降低所需要的小电容值的比精度偏差的影响。
若示例本发明有代表性的技术方案之一例则如以下那样。即，本发明的模拟-数字转换器，其特征在于：包括电容组部和模拟核心部，上述电容组部包含电容组，该电容组包含具有同一电容值的多个电容元件单元，上述多个电容元件单元分别经由元件开关与上述模拟核心部连接，上述电容组被构成为从上述多个电容元件单元之中等概率地选择一个电容元件单元。
根据本发明，就能够以简单的结构，缓和模拟-数字转换器中的小电容的电容元件的比精度偏差的影响，而不会导致功耗的增大。
附图说明
图1是表示作为本发明第一实施例的MDAC电路结构例的图。
图2是表示本发明中的电容元件单元的结构例的图。
图3是第一实施例的工作定时的说明图。
图4是表示作为本发明第二实施例的数字校准型的流水线型模拟-数字转换器的结构例的图。
图5是表示图4的模拟-数字转换器中所用的MDAC的电路结构的一例(取样模式)的图。
图6是表示图4的模拟-数字转换器中所用的MDAC的电路结构的一例(放大模式)的图。
图7是第二实施例的工作定时的说明图。
图8是说明有关伴随电容值的比精度偏差的频谱恶化的、本发明效果的图。
图9是本发明的SNDR的改善效果的说明图。
图10是本发明的电容值比精度偏差的减小效果的说明图。
图11是表示作为本发明第三实施例的流水线型模拟-数字转换器的结构例的图。
图12A是表示第三实施例中的MDAC的结构例(取样模式)的图。
图12B是表示第三实施例中的电容组部的结构例的图。
图12C是表示第三实施例中的MDAC的结构例(放大模式)的图。
图13是表示作为本发明第四实施例的逐次逼近型模拟-数字转换器的结构例的图。
图14是表示作为本发明第五实施例的无线收发两用机的结构例的图。
图15是表示以往的数字校准型模拟-数字转换器的MDAC电路的结构例(取样模式)的图。
图16是表示以往的数字校准型模拟-数字转换器的MDAC电路的结构例(放大模式)的图。
具体实施方式
根据本发明有代表性的实施例，模拟-数字转换器的至少一个电容用具有多个实质上同一电容值的电容元件单元的电容组所构成，并按各工作时钟或者与其同步，从上述电容组周期性或者随机、排他且等概率地仅选择特定的一个将要使用的电容元件单元。由此，就能够缓和电容值的比精度偏差导致的非线性。另外，非选择的电容元件单元成为非活动状态。
本发明被适用于要求高取样率且高分辨率、低功耗的模拟-数字转换器、例如流水线型模拟-数字转换器和逐次逼近型模拟-数字转换器、或者数字校准型模拟-数字转换器。
此外，根据本发明的效果、即缓和比精度偏差的影响这样的观点，作为适用上述电容组的电容，希望是小电容、例如数百fF以下的电容。如果在电路内大小不同的电容值的多个元件混在一起的情况下，限定于小电容来使用有效果。
以下，参照附图对本发明的实施例进行说明。
【实施例1】
通过图1～图3来说明本发明第一实施例。首先，在图1中表示作为本发明第一实施例的MDAC电路的结构例。在该图中，100为电容组(合)部、101为模拟核心部。模拟核心部101例如在流水线型模拟-数字转换器的情况下假定各级的MDAC，另外，在逐次逼近型模拟-数字转换器时假定电容网络101，对于其他种类的模拟-数字转换器也能够同样地进行定义。
电容组部100是用多个(N个)电容元件单元列C1～CN来实现模拟核心部101中所需要的较小电容值，而不是用一个电容元件C来实现。即，通过借助于开关组和开关组控制部从用实质上具有同一电容值、例如作为设计值具有同一电容值的多个(N个)电容元件单元列C1～CN所构成的电容组中，实质上等概率地仅选择特定的一个电容元件单元，来实现与模拟核心部101中所需要的一个电容元件C相当的电容。
因此，电容组部100包括：多个(N个)电容元件单元列C1～CN；由在各电容元件单元的两端子上所连接的一对元件开关组成的N个元件开关106～113；以及由开关控制信号SWctrl控制各元件开关的接通、断开的开关组控制部117。开关组控制部117为了在模拟-数字转换器的工作状态中，使电容元件单元列C1～CN的各电容元件单元实质上等概率得以选择，以工作时钟信号等作为输入而生成控制各元件开关列的SWctrl信号或者其反相信号等，使与各电容元件单元对应的元件开关成为接通的频度实质上彼此相等。
构成电容组部100的一个电容元件单元C1102，经由开关105被连接到模拟核心部101，并经由开关114被连接到参照电压及输入模拟部等适当的节点。此外，虽然在该图中，例如，对应于流水线型模拟-数字转换器的放大模式的状态，被连接到+Vref、0(基准电压)、-Vref的任意一个参照电压，但当然不需要限定于此。另外，电容元件单元C1102，经由开关106和开关107还被连接到基准电压。
在此，开关105和开关114根据SWctrl1信号来进行控制，另外开关106和开关107根据SWctrl1的反相信号来进行控制。
另外，与电容元件单元C1102实质上具有同一电容值的电容元件单元C2103，经由开关108被连接到模拟核心部101，并经由开关115被连接到参照电压。另外，电容元件单元C2103也经由开关109和开关110被连接到基准电压。在此，开关108和开关115根据SWctrl2信号，另外开关109和开关110根据SWctrl2的反相信号来进行控制。同样，电容元件单元CN104，经由开关111被连接到模拟核心部101，并经由开关116被连接到参照电压。
同样，与电容元件单元C1102实质上具有同一电容值的电容元件单元CN104，经由开关112和开关113还被连接到基准电压。在此，开关111和开关116根据SWctrlN信号来进行控制，另外开关112和开关113根据SWctrlN的反相信号来进行控制。
在图1中，在选择电容元件单元C1102的情况下，通过将SWctrl1信号设成接通，开关105成为接通，另外，开关114之中、+Vref、0(基准电压)、-Vref的任意一个上所连接的开关仅一个接通。另一方面，开关106和开关107断开。另外，在选择电容元件单元C1102的情况下，SWctrl1信号以外成为断开。通过SWctrl2成为断开，开关108和开关115成为断开。另外，由于SWctrl2的反相信号成为接通，所以开关109与开关111成为接通。作为其结果，电容元件单元C2103的两端子被连接到基准电压，所以电容元件单元C2103成为非选择状态(非工作状态)。同样，电容元件单元C1102以外的全部电容元件单元成为非工作状态。此外，以上归根到底是电容元件单元选择电路的一例，当然还可以采用其他的选择电路结构。
此外，在本发明中，构成电容组部100且实质上具有同一电容值的多个电容元件单元列C1～CN各自还可以用单一的电容元件单元构成，或者，还可以如图2所示那样，用实质上具有同一电容值的多个电容要素构成。在图2的例子中，通过并联连接相对于单一的电容元件单元具有1/3的电容值的3个电容要素(实质上同一电容值)，而获得与单一的电容元件单元实质上相同的电容值。在后述的各实施例中也设为包含构成电容组部100的各电容元件单元以单体而构成的情况和用多个电容要素而构成的情况双方。
在图3中表示利用本发明中的开关组控制部117的各电容元件单元的选择方法、即生成图1所述的SWctrl1信号到SWctrlN信号的方法的一例。在本发明中，为了择一地选择各电容元件单元的任意一个，各SWctrl1信号到SWctrlN信号的任意一个成为接通，同时2个以上的SWctrl信号就不会成为接通。另外，为了最大限度缓和电容元件单元的离差的影响，需要实质上等概率地选择各电容元件单元，所以各SWctrl信号成为接通的频度实质上彼此相等。
例如，如图3(N＝4的情况下)那样，为了周期性地选择各电容元件单元，作为SWctrl信号既可以选择接通定时一个个错开了的周期信号，另外，还可以从各电容元件单元中以随机地仅选择一个的方式生成SWctrl信号。当然只要实质上等概率且仅选择一个各电容元件单元，也可以采用其他什么样的选择的办法。
根据本实施例，能够通过从实质上具有同一电容值的多个电容元件单元所构成的电容组中实质上等概率地仅选择一个上述电容元件单元而实现模拟-数字转换器电路内的电容这样的简单构成，来缓和电容元件的比精度偏差的影响而不会导致功耗的增大。作为其结果，就可以使用较小电容值的电容元件，因此能够削减模拟-数字转换器的功耗。
【实施例2】
作为本发明第二实施例，通过图4～图10来说明将本发明适用于数字校准型的流水线型模拟-数字转换器的例子。在图4中表示数字校准型的流水线型模拟-数字转换器的结构例。在图5中表示图4的模拟-数字转换器中所用的MDAC的电路结构的一例。此外，图5中的标记100所示的部分相当于图1的电容组。另外，图5表示本实施例的取样模式下的MDAC的电路结构例，图6表示放大模式下的MDAC的电路结构例。
首先，通过图4说明数字校准型的流水线型模拟-数字转换器的结构。在图4中，初级的MDAC1301对模拟-数字转换器上所输入的模拟信号电压较粗地用n1位进行量化，并将其结果传递给数字校准部305，并且将此时产生的量化误差电压(Res)进行放大并传递给次级的MDAC2302委托其处理。MDAC2302对从MDAC1301所输出的误差电压较粗地用n2位进行量化，并将其结果传递给数字校准部305，并且将此时产生的量化误差电压进行放大，并传给第三级的MDAC等、以下的处理同样如此。
最终级(第N级)仅仅用较粗的量化器SADCN304构成，对从前级的第N-1级MDACN-1303所输出的量化误差电压较粗地用nN位进行量化，并将其结果传递给数字校准部305。
数字校准部305通过取从各MDAC所传递的值与适当的权重列的内积，来确定最终的数字输出值。
在数字校准型模拟-数字转换器中，能够通过较之以往减少各MDAC所使用的运算放大器的消耗电流，来谋求低功耗化，但作为其代价，运算放大器的开环增益减少，所以MDAC的增益偏离理想值。作为其结果，上述的权重列偏离二进制列，所以数字校准部305通过搜索最佳的权重列，并使用其结果与从各MDAC所传递的值取内积，就能够维持转换精度。
例如，在图4的结构中，将参照用模拟-数字转换器306与输入并联连接。由于参照用模拟-数字转换器306作为参照而使用，所以需要具有高分辨率，但由于以较本来的模拟-数字转换器的取样率fCLK充分低速的取样率fCLK/K使其工作，所以能够使参照用模拟-数字转换器306的功耗变小。由于参照用模拟-数字转换器306的输出对数字校准部305以每K次中进行一次的频度指教可以说是正确的转换结果，所以数字校准部305能够利用其而到达上述的正确的权重列。
接着，用图5、图6来说明本实施例的数字校准型的流水线型模拟-数字转换器的结构和工作。
图5表示取样模式下的MDAC的电路结构例。MDAC采取将运算放大器501用第一电容C10502、第二电容C20503、以及第三电容C30进行了负反馈的结构。此外，运算放大器501的反相输入端子上所连接的第三电容C30，通过开关组控制部117从由实质上具有同一电容值的多个电容元件单元(电容元件单元列＝C31510到C3N512)所构成的电容组100之中仅选择一个电容元件单元而构成。开关组控制部包含将校准用时钟信号CAL与开关控制信号SWctrl一起输入的CAL用DAC开关控制部525、526、527。
作为一例，在图5中示出开关组控制部117从电容组(电容元件单元列)100之中仅选择一个电容元件单元C32511作为第三电容C30的状态。电容组100的电容元件单元C31510，经由开关513被连接到运算放大器501的非反相输入端子，并经由开关522被连接到参照电压。此外，虽然在该图中，被连接到+Vref、0(基准电压)、-Vref的任意一个参照电压，但当然不需要限定于此。另外，电容元件单元C31510，经由开关514和开关515还被连接到基准电压。在此，开关513和开关522根据SWctrl1信号来进行控制，另外开关514和开关515根据SWctrl1的反相信号来进行控制。同样，电容元件单元C32511，经由开关516被连接到运算放大器501的非反相输入端子，并经由开关523被连接到参照电压。
另外，电容组100的电容元件单元C32511，经由开关517和开关518还被连接到基准电压。在此，开关516和开关523根据SWctrl2信号来进行控制，另外开关517和开关518根据SWctrlX的反相信号来进行控制。
同样，电容组的电容元件单元C3N512，经由开关519被连接到运算放大器501的非反相输入端子，并经由开关524被连接到参照电压。另外，电容元件单元C3N512，经由开关520和开关521还被连接到基准电压。
在此，开关519和开关524根据SWctrlN信号来进行控制，另外开关520和开关521根据SWctrlN的反相信号来进行控制。在图5的例子中，由于选择电容元件单元C32511作为第三电容C30，所以通过将SWctrl2信号设成接通，开关516成为接通，另外，开关523之中，仅0(基准电压)上所连接的开关一个成为接通。另一方面，开关517和开关518成为断开。另外，在选择电容元件单元C32511作为第三电容C30的情况下，SWctrl2信号以外成为断开。通过SWctrl1成为断开，开关513和开关522成为断开。另外，由于SWctrl1的反相信号成为接通，所以开关514与开关515成为接通。作为其结果，电容元件单元C31510的两端子被连接到基准电压，所以电容元件单元C31510成为非选择状态(非工作状态)。同样，电容元件单元C32511以外的全部电容元件单元成为非工作状态。
如图5那样，在取样模式下，因时钟Phi1为接通，故开关504、505、506成为接通，由此，第一电容C10502和第二电容C20503被连接到输入模拟电压Vin与基准电压之间，与输入模拟电压Vin成比例的电荷被充电到第一电容C10502和第二电容C20503上。另外，此时，由于时钟Phi2为断开，所以开关507、508成为断开。各CAL用DAC开关控制部525、526、527在取样模式时将0信号设为输入，所以在其SWctrl1、SWctrl2、SWctrlN信号为接通时，分别以选择开关522、开关523、开关524之内的0(基准电压)的方式进行输出，另一方面，在SWctrl1、SWctrl2、SWctrlN信号为断开时，分别以将开关522、开关523、开关524设成断开的方式进行输出。
在图5的例子中，在电容组的电容元件单元列之内、仅选择C32511作为第三电容C30、即仅SWctrl2为接通、其他的SWctrl信号全部为断开。从而，仅开关523之内的0(基准电压)上所连接的开关成为接通，开关522及开关524等全部成为断开。通过开关523之内的0(基准电压)上所连接的开关成为接通，电容C32511的两端被连接到基准电压，作为其结果，其电荷被置零。
其次，在图6中说明本实施例的放大模式下的工作。如该图那样，在放大模式下，因时钟Phi1为断开，故开关504、505、506成为断开，因时钟Phi2为接通，故开关507、508成为接通。由此，运算放大器501成为负反馈连接，在取样模式下，第一电容C10502上被充电的电荷将移动到第二电容C20503上。由此，在放大模式下，取样模式时的输入模拟电压Vin被扩大2倍而出现在输出中。同时，虽然没有在该图中表示出来，DAC开关控制部509还根据基于由比较器列所进行的较粗量化的结果而生成的DACctrl信号，在Phi2接通时、即放大模式时，仅使开关508之中任意一个接通。例如，在图6中，基准电压-Vref上所连接的开关成为接通。依照此时所连接的基准电压值，在第二电容C20503上进一步移动的电荷量将变化、也就是，将进行与较粗的量化结果相应的电荷的减法运算。作为第三电容C30选择的电容元件单元，需要与取样模式相同的电容元件单元、也就是，在此情况下需要第三电容C30为C32511，所以与取样模式同样，通过将SWctrl2信号设成接通，开关516与开关523成为接通。另一方面，开关517和开关518成为断开。另外，SWctrl2信号以外成为断开。通过SWctrl1成为断开，开关513和开关522成为断开。另外，由于SWctrl1的反相信号成为接通，开关514和开关515成为接通。作为其结果，电容元件单元C31510的两端子被连接到基准电压，所以电容元件单元C31510成为非选择状态(非工作状态)。同样，电容元件单元C32511以外的电容组100的全部电容元件单元成为非工作状态。
各CAL用DAC开关控制部525、526、527在放大模式时将作为校准用信号的CAL信号设为输入，所以在其SWctrl1、SWctrl2、SWctrlN信号为接通时，分别以选择开关522、开关523、开关524之中的、与CAL信号对应的参照电压上所连接的开关的方式进行输出，另一方面，在SWctrl1、SWctrl2、SWctrlN信号为断开时，分别以将开关522、开关523、开关524设成断开的方式进行输出。
在图6的例子中，在电容组的电容元件单元列之内、仅选择C32511、即仅SWctrl2为接通，其他的SWctrl信号全部为断开。从而，开关523之内的+Vref、0(基准电压)、-Vref上所连接的开关的任意一个依照CAL信号而成为接通。例如，在图6中，与CAL信号为1时相对应，+Vref上所连接的开关成为接通。另外，开关522和开关524等全部为断开。
由此，电容C32511的左端被连接到与CAL信号对应的参照电压，右端被连接到运算放大器501的非反向端子。此时，依照C32511的左端上所连接的参照电压值，在第二电容C20503上移动的电荷量将变化。在此，通过将各电容元件单元列C31510到C3N512的值选为第一电容C10502或第二电容C20503的α倍，在此情况下就与从运算放大器501的输出中减去Vref/16的电压变得等价。
换言之，在图6的结构例中，就能够在放大模式下，在运算放大器501的输出上获得从取样模式时的模拟输入电压Vin与较粗的量化结果的差即量化误差扩大了2倍的电压中减去依照校准用时钟信号CAL而确定的电压值、例如Vref/16后的电压。
校准用时钟信号CAL取+1、-1、0这三个值之中的任意一个，并与其相应地从将取样模式时的模拟输入电压Vin与较粗量化结果的差即量化误差扩大了2倍的电压中分别减去Vref/16、-Vref/16、0。
以上所说明的、利用校准用信号CAL对MDAC输出电压有意施加变动，能够显著地缩短数字校准的收敛时间、即数字校准部305到达正确的权重列所要的时间。
在此，为了避免运算放大器501的输出电压饱和，而选择比1充分小的值作为α，所以作为电容组的电容元件单元列C31510到C3N512的电容值就需要极其小的值，因此本发明的适用是有效的。
此外，以上归根到底是电容元件单元选择电路及校准方法、校准用电路的一例，当然还可以采用其他的电路结构。
在图7中表示利用第二实施例中的开关组控制部17的电容组的各电容元件单元C31510到C3N512的选择方法、也就是，生成图5及图6所述的SWctrl1信号到SWctrlN信号的方法的一例。此外，切换取样模式与放大模式的Phi1、Phi2信号也一并示出。
在本发明中，为了同时选择电容组中各电容元件单元的任意一个，各SWctrl1信号到SWctrlN信号的任意一个成为接通，同时2个以上的SWctrl信号就不会成为接通。另外，为了最大限度缓和电容元件单元离差的影响，需要实质上等概率地选择电容组的各电容元件单元，所以各SWctrl信号成为接通的频度彼此相等。
例如，如图7(N＝4的情况)那样，为了按工作时钟周期性地选择各电容元件单元，作为SWctrl信号既可以选择接通定时一个个错开了的周期信号，另外，还可以从各电容元件单元之中以按工作时钟随机地选择一个的方式生成SWctrl信号。当然只要等概率且仅选择一个各电容元件单元，也可以采用其他什么样的选择的办法。
通过实施本发明就能够缓和具有较小电容值的电容元件的比精度偏差的影响，所以就能够较之以往更为抑制伴随电容值的比精度偏差的模拟-数字转换器的非线性恶化，作为其结果，SNDR、也就是，有效位数ENOB将会改善。
在图8中表示了该情形。除了量化噪声和热噪声(kT/C噪声)所导致的不可避免的恶化分量外，还存在伴随电容值的比精度偏差的频谱的恶化分量，但能够通过本发明使其恶化量较之以往减少。
此外，如图9所示那样，在假定了通常的CMOS工序的电容值的比精度偏差的情况下，通过对数字校准型模拟-数字转换器用N＝5、周期性的SWctrl信号来实施本发明，估计可看到较之以往3dB左右的SNDR的改善、即0.5位左右的ENOB的改善。
利用图10从别的角度来说明上述的效果。一般而言，模拟-数字转换器由于电路中使用的电容值越大则功耗就变得越大，所以在伴随其的热噪声、也就是kT/C噪声与量化噪声相比充分小的范围内尽可能减小电容值。其结果就是要求作为电容值在该图所示的Cnoise以上。另一方面，从模拟-数字转换器的线性或者SNDR、也就是有效位数的观点来看还同时要求电容元件的电容值的比精度偏差在规定值(例如，在该图中0.1％)以下，作为其结果就需要如该图那样作为电容值在Cdistortion以上。
在数字校准型模拟-数字转换器及其他的一般模拟-数字转换器中，常常如该图那样，Cdistortion大于Cnoise，所以将采用的电容值就为Cdistortion，此时的功耗就会大于由Cnoise所决定的功耗。
另一方面，本发明如图10中用中空箭头所示那样，使电容值比精度偏差的影响缓和，在实际效果上使比精度偏差较之以往进一步减小，所以能够使Cdistortion大于Cnoise，作为其结果，就能够采用Cnoise作为模拟-数字转换器的电容值。其结果，根据本发明就能够使模拟-数字转换器的功耗较之以往进一步降低。
这样，根据本实施例，就能够通过简单的结构来缓和电容元件的比精度偏差的影响而不会导致功耗的增大。作为其结果，就可以使用较小电容值的电容元件，因此能够在模拟-数字转换器上削减功耗。
【实施例3】
作为本发明的第三实施例，通过图11、图12(图12A、图12B、图12C)来说明将本发明适用于流水线型模拟-数字转换器的例子。在图11中表示流水线型模拟-数字转换器的一般结构例。流水线型模拟-数字转换器通过串联连接MDAC1801至MDACN-1803的各级，而获得所希望的分辨率。各MDAC的结构例如图12A所示那样。在本实施例中，与构成图12A和图12C的MDAC的与各电容C10，C20相当的部分用图12B所示那样的电容组部100而构成。此外，图12A表示MDAC的取样模式，图12C表示MDAC的放大模式。
在图11中，各MDAC对所输入的模拟电压较粗地进行量化，并且将此时产生的量化误差进行放大并传递给次级的MDAC，委托其处理。例如，初级的MDAC1801将模拟-数字转换器上所输入的模拟信号电压较粗地用n1位进行量化，并将其结果传递给数字误差校正部805，并且将此时产生的量化误差电压(ReS)进行放大并传递给次级的MDAC2802委托其处理。MDAC2802将从MDAC1801输出的误差电压较粗地用n2位进行量化，并将其结果传递给数字误差校正部805，并且将此时产生的量化误差电压进行放大，传给第三级的MDAC等、以下的处理同样如此。
最终级(第N级)仅仅用较粗的量化器SADCN804构成，对从前级第N-1级MDACN-1803所输出的量化误差电压较粗地用nN位进行量化，并将其结果传递给数字误差校正部805。数字误差校正部805通过取从各MDAC所传递的值与适当的二进制值列的内积，来确定最终的数字输出值。
各MDAC在取样模式和放大模式这两种模式下工作，例如，分别采取图12A、图12C那样的结构。MDAC基于用第一电容C10902和第二电容C20903对运算放大器901进行了负反馈的结构，通过各开关904、905、906、907、908来改变连接关系，就能够在两种模式间进行切换。此外，开关908与流水线型模拟-数字转换器的取样模式和放大模式的状态相对应地连接到+Vref、0(基准电压)、-Vref的任意一个参照电压，当然不需要限定于此。
第一电容C10902，如图12B所示那样，通过从实质上具有同一电容值的多个(N个)电容元件单元列C1～CN所构成的电容组100之中实质上等概率地仅选择一个(在图的例子是电容元件单元C2)而实现。为此，构成电容组部100的一个电容元件单元C2103一端经由用开关组控制部117所控制的开关108被连接到运算放大器901的反相输入端子，另一端经由用同一开关组控制部117所控制的开关115被连接到开关908。另外，将电容元件单元C2103连接到基准电压的开关109和开关110断开。在此，开关108和开关115，例如图3所示那样根据SWctrl2信号来进行控制，另外开关109和开关110根据SWctrl2的反相信号来进行控制。
另一方面，未被选择的电容元件单元C1102其两端经由开关106和开关107被连接到基准电压。另外，未被选择的电容元件单元CN104也经由开关112和开关113，其两端被连接到基准电压。
同样，在电容元件单元C1102、或者CN104被选择为第一电容C10902的情况下，所选择的电容元件单元也经由各开关被连接到运算放大器901的反相输入端子与开关908之间。
另外，关于第二电容C20903，也与第一电容C10902同样，通过从实质上具有与第一电容元件单元列同一电容值的多个(N个)电容元件单元列C1～CN所构成的电容组100之中实质上等概率地仅选择一个而实现。
如图12A那样，在取样模式下，因时钟Phi1为接通，故开关904、905、906成为接通，由此，构成第一电容C10902的电容元件单元列C1～CN中的一个和构成第二电容C20903的其他电容元件单元列C1～CN中的一个被连接到输入模拟电压Vin与基准DC电压(在此，为方便起见而记载为接地)之间，与输入模拟电压Vin成比例的电荷被充电到第一电容C10902和第二电容C20903上。这时，由于时钟Phi2为断开，所以开关907和开关908成为断开。
另一方面，在放大模式下，如图12C那样，因时钟Phi1为断开，故开关904、905、906成为断开，因时钟Phi2为接通，故开关907和908成为接通。由此，运算放大器901成为负反馈连接，在取样模式下，被充电到第一电容C10902上的电荷移动到第二电容C20903上。由此，在放大模式下，取样模式时的输入模拟电压Vin被扩大2倍而出现在输出中。同时，虽然没有在该图中表示出来，但DAC开关控制部909还依照基于由比较器列所进行的较粗的量化结果而生成的DACctrl信号，在Phi2接通时、即放大模式时，仅使开关908之中任意一个接通。
例如，在图12C中，基准电压-Vref上所连接的开关成为接通。依照此时所连接的基准电压值，进一步移动到第二电容C20903上的电荷量将变化、也就是，将进行与较粗的量化结果相应的电荷的减法运算。换言之，可知在该图的结构例中，就能够在放大模式下在运算放大器901的输出上获得将取样模式时的模拟输入电压Vin与较粗的量化结果的差即量化误差扩大了2倍的电压，而成为上述的MDAC的所希望的工作。
此外，还可以构成为，将本实施例与上述第二实施例组合起来的、换言之就是将运算放大器501上所连接的第一电容C10502、第二电容C20503、以及第三电容C30各自作为上述电容组来构成，开关组控制部从上述各电容组之中仅选择一个电容元件单元。
根据本实施例，就能够以简单的电路结构以及控制方法，缓和电容元件的比精度偏差的影响而不会导致功耗的增大。作为其结果，就可以在模拟-数字转换器上使用较小电容值的电容元件，因此能够削减功耗。
【实施例4】
作为本发明第四实施例，通过图13来说明将本发明适用于逐次逼近型模拟-数字转换器的例子。此逐次逼近型模拟-数字转换器用电容网络1001、比较器1002和寄存器1003构成。电容网络1001具备由分别具有同一电容值的多个(N个)电容元件单元列C1～CN组成的多个电容组100。电容组部100与第一实施例同样用多个(N个)电容元件单元列C1～CN、由在各电容元件单元的两端子上所连接的一对元件开关组成的N个元件开关列、按工作时钟根据开关控制信号SWctrl来控制各元件开关的接通、断开的开关组控制部而构成。通过对各电容组100的每一个实质上等概率地仅选择一个电容元件，实现电容网络1001内的一个一个电容。
在图13中，输入模拟电压Vin被输入到电容网络1001。电容网络1001起减法运算和数字-模拟转换的作用，通过基于自寄存器1003所输出的开关控制信号对电容网络1001内的各开关的接通/断开进行控制，来控制电容网络1001内的各电容的连接关系。依照此各电容的连接关系所决定的模拟电压，就是将与当前的转换结果相对应的输出代码进行了数字-模拟转换的电压，在电容网络1001内，通过将该电压从输入模拟电压Vin中减去，针对当前转换的量化误差就从电容网络1001输出。
从电容网络1001输出的针对当前转换的量化误差被输入到比较器1002，判断其正/负。寄存器1003依照比较器1002所判断的针对当前转换的量化误差的符号，来更新当前保持的寄存器值。寄存器1003为了从MSB到LSB依次逐位确定代码，依次恰当地控制电容网络1001内的各开关，并用比较器1002检测此时的量化误差的符号，并依照其来确定当前判断中的位的代码值应为0还是应为1。
根据本实施例，就能够以简单的电路结构以及控制方法，缓和电容元件的比精度偏差的影响而不会导致功耗的增大。作为其结果，就可以在模拟-数字转换器上使用较小电容值的电容元件，因此能够削减功耗。
【实施例5】
作为本发明第五实施例，通过图14来说明将本发明适用于无线收发两用机的例子。无线收发两用机具备在收发切换部401上所连接的无线接收电路和无线发送电路部409。无线接收电路包括：高频电路部402、在该高频电路部的输出上所连接的低频电路部(滤波器403、可变增益放大器404、自动增益控制部408)、在该低频电路部的输出上所连接的模拟-数字转换器405、进行用于使该模拟-数字转换器的有效分辨率提高的校准的数字校准部406、以及数字信号处理用处理器等所构成的数字信号处理部407。
在图中标记410所示的模拟-数字转换器和数字校准部的结构，例如与第二实施例的构成相同。即，构成数字校准型的流水线型模拟-数字转换器的各MDAC采取用第一电容C10、第二电容C20、以及第三电容C30对运算放大器进行了负反馈的结构。第三电容C30构成为开关组控制部从实质上具有同一电容值的多个电容元件单元(电容元件单元列＝C31到C3N)所构成的电容组之中仅选择一个电容元件单元。
从天线所输入的接收信号在通过了收发切换部401以后，在高频电路部402中进行放大，并进一步被频率转换成较低的中间频率(或者零频率)。中间频率信号在用滤波器403除去了干扰波分量以后，用可变增益放大器404进行放大，并输入到模拟-数字转换器405。模拟-数字转换器405的输出被输入到数字校准部406，对模拟-数字转换器405的输出中所包含的转换误差进行校准并输出。自动增益控制部408根据数字校准部406的输出电平自动地确定可变增益放大器404的增益，以使得该放大器的输出与模拟-数字转换器405的输入动态范围相等、或比其小少许。经过数字校准部406校准的数字信号通过数字信号处理部407实施必要的滤波、解调处理、上位层的处理等。模拟-数字转换器405通过削减内部电路的运算放大器等的功耗来实现低功耗，通过将作为其代价而产生的转换误差由数字校准部406进行校准，就能够以低功耗实现高分辨率且高取样率的模拟-数字转换器。
另一方面，无线发送电路部409具备将数字信号处理用处理器所生成的发送用数字信号转换成模拟信号的数字-模拟转换器。
在本实施例中，通过将模拟-数字转换器和数字校准部内的一部分电容、或者全部电容，分别用实质上具有同一电容值的多个电容元件单元所构成的电容组来构成，并从多个电容元件单元之中实质上等概率地仅选择一个上述电容元件单元而实现，就能够缓和电容元件单元的电容值偏差的影响。
此外，关于无线发送电路部409内的数字-模拟转换器，也通过将其一部分电容、或者全部电容分别用实质上具有同一电容值的多个电容元件单元所构成的电容组来构成，并从多个电容元件单元之中实质上等概率地仅选择一个上述电容元件单元而实现，就能够缓和电容元件的电容值偏差的影响。
根据本实施例，就能够以简单的电路结构以及控制方法，缓和电容元件的比精度偏差的影响而不会导致功耗的增大。作为其结果，就可以在模拟-数字转换器上使用较小电容值的电容元件，因此能够削减功耗。
此外，在上述的各实施例中，在包含模拟-数字转换器的各电路的IC芯片化中考虑到各种各样的变更。
例如，能将由高频电路部、低频电路部、模拟-数字转换器和校准部组成的无线接收电路在一个芯片上进行集成化来实现。或者，还能将由高频电路部、低频电路部、模拟-数字转换器和校准部组成的无线接收电路部、发送电路部和数字处理用处理器部在一个芯片上进行集成来实现。

Claims (16)

1.一种模拟-数字转换器，其特征在于：
包括电容组部和模拟核心部，
上述电容组部包含电容组，该电容组包含具有同一电容值的多个电容元件单元，
上述多个电容元件单元分别经由元件开关与上述模拟核心部连接，
上述电容组被构成为从上述多个电容元件单元之中等概率地选择一个电容元件单元。
2.根据权利要求1所述的模拟-数字转换器，其特征在于：
上述电容组被构成为：从上述多个电容元件单元之中周期性地选择特定的一个电容元件单元。
3.根据权利要求1所述的模拟-数字转换器，其特征在于：
上述模拟-数字转换器为数字校准型模拟-数字转换器，
上述模拟核心部为数字校准型乘法型数字-模拟转换器。
4.根据权利要求1所述的模拟-数字转换器，其特征在于：
上述模拟-数字转换器为流水线型模拟-数字转换器，
上述模拟核心部为各级的乘法型数字-模拟转换器。
5.根据权利要求3所述的模拟-数字转换器，其特征在于：
上述数字校准型模拟-数字转换器为数字校准型流水线型模拟-数字转换器，
上述模拟核心部为各级的数字校准型乘法型数字-模拟转换器。
6.根据权利要求1所述的模拟-数字转换器，其特征在于：
上述模拟-数字转换器为逐次逼近型模拟-数字转换器，
上述模拟核心部为电容网络。
7.根据权利要求2所述的模拟-数字转换器，其特征在于：
上述电容组包括：
具有同一电容值的多个电容元件单元；
使上述多个电容元件单元之中的任意一个接通的多个元件开关；以及
与工作时钟同步，对上述多个元件开关的每一个周期性地进行接通、断开控制的开关组控制部。
8.根据权利要求1所述的模拟-数字转换器，其特征在于：
上述电容组包括：
具有同一电容值的多个电容元件单元；
使上述多个电容元件单元之中的任意一个接通的多个元件开关；以及
与工作时钟同步，对上述多个元件开关的每一个控制其接通、断开以使上述多个电容元件单元中的任意一个等概率地接通的开关组控制部。
9.根据权利要求3所述的模拟-数字转换器，其特征在于：
还包括数字校准部，
上述乘法型数字-模拟转换器和上述数字校准部内的至少一部分电容分别被构成为：通过从具有同一电容值的多个电容元件单元所构成的电容组之中等概率地选择特定的一个电容元件单元来实现。
10.根据权利要求8所述的模拟-数字转换器，其特征在于：
上述开关组控制部包括：与同步于工作时钟的开关控制信号一起输入校准用时钟信号的开关控制部。
11.根据权利要求4所述的模拟-数字转换器，其特征在于：
上述乘法型数字-模拟转换器具有用第一电容和第二电容对运算放大器进行负反馈的结构，
上述第一电容和上述第二电容被构成为：使开关组控制部从具有同一电容值的多个电容元件单元所构成的上述电容组之中选择特定的一个电容元件单元。
12.根据权利要求1所述的模拟-数字转换器，其特征在于：
上述电容组包含：N个电容元件单元列C1～CN；由与上述各电容元件单元的两端子相连接的一对元件开关组成的N个元件开关列；以及利用开关控制信号来控制上述各元件开关的接通、断开的开关组控制部，其中N为大于等于2的任意整数，
上述开关组控制部具有控制上述开关控制信号并进行控制以使与上述各电容元件单元对应的上述元件开关成为接通的频度彼此相等的功能。
13.一种无线收发两用电路，其特征在于：
具备无线接收电路部、无线发送电路部和收发切换部，
上述无线接收电路部具备：高频电路部；与该高频电路部的输出端相连接的低频电路部；与该低频电路部的输出端相连接的模拟-数字转换器；以及与该模拟-数字转换器相连接的校准部，
上述模拟-数字转换器和上述校准部包括：电容组部和模拟核心部，
上述电容组部包含电容组，该电容组包含具有同一电容值的多个电容元件单元，
上述多个电容元件单元分别经由元件开关与上述模拟核心部连接，
上述电容组从上述多个电容元件单元之中等概率地选择一个电容元件单元。
14.根据权利要求13所述的无线收发两用电路，其特征在于：
上述电容组从上述多个电容元件单元之中周期性地选择特定的一个电容元件单元。
15.根据权利要求13所述的无线收发两用电路，其特征在于：
包含有上述高频电路部、上述低频电路部、上述模拟-数字转换器、以及上述校准部的上述无线接收电路部和上述发送电路部被集成在一个芯片上。
16.一种模拟-数字转换器的控制方法，该模拟-数字转换器包括乘法型数字-模拟转换器，上述乘法型数字-模拟转换器内的至少一部分电容分别被构成为：通过从具有同一电容值的多个电容元件单元所构成的电容组之中等概率地选择特定的一个电容元件单元来实现，
该控制方法的特征在于，包括：
一边从上述电容组之中等概率地选择特定的一个电容元件单元，一边执行取样模式的步骤；和
对从上述电容组之中选择出的上述特定的一个电容元件单元执行放大模式的步骤。
CN2008101280358A 2007-07-11 2008-07-10 模拟-数字转换器及其控制方法以及无线收发两用电路 Expired - Fee Related CN101345526B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007-182305 2007-07-11
JP2007182305A JP4934531B2 (ja) 2007-07-11 2007-07-11 アナログデジタル変換器及びその制御方法並びに無線トランシーバ回路
JP2007182305 2007-07-11

Publications (2)

Publication Number Publication Date
CN101345526A CN101345526A (zh) 2009-01-14
CN101345526B true CN101345526B (zh) 2013-01-16

Family

ID=40247435

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101280358A Expired - Fee Related CN101345526B (zh) 2007-07-11 2008-07-10 模拟-数字转换器及其控制方法以及无线收发两用电路

Country Status (3)

Country Link
US (1) US7764216B2 (zh)
JP (1) JP4934531B2 (zh)
CN (1) CN101345526B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8150362B2 (en) * 2003-04-03 2012-04-03 Maxim Integrated Products, Inc. Electronically tuned agile integrated bandpass filter
JP2009246752A (ja) * 2008-03-31 2009-10-22 Panasonic Corp パイプラインａ／ｄ変換器
JP4661996B2 (ja) * 2009-03-24 2011-03-30 コニカミノルタオプト株式会社 固体撮像装置
US7911370B2 (en) * 2009-06-25 2011-03-22 Mediatek Inc. Pipeline analog-to-digital converter with programmable gain function
US8339303B2 (en) * 2011-04-26 2012-12-25 Analog Devices, Inc. Method for improving the performance of the summing-node sampling calibration algorithm
TWI488444B (zh) * 2012-05-30 2015-06-11 Novatek Microelectronics Corp 乘法類比數位轉換器及其管線類比數位轉換器
US8754794B1 (en) * 2012-07-25 2014-06-17 Altera Corporation Methods and apparatus for calibrating pipeline analog-to-digital converters
JP5859937B2 (ja) * 2012-09-12 2016-02-16 アルプス電気株式会社 パイプライン型ａ／ｄコンバータ
DE102013220157B4 (de) * 2012-10-05 2017-05-24 Infineon Technologies Ag Signalerzeugungsschaltung
JP2014179895A (ja) * 2013-03-15 2014-09-25 Asahi Kasei Electronics Co Ltd パイプライン型ａ／ｄコンバータ
CN103684458B (zh) * 2013-12-16 2017-04-05 华为技术有限公司 模数转换器保护电路、数字电源、数字信号的处理方法和处理模块及电路保护方法
CN104681412A (zh) * 2015-02-02 2015-06-03 南京宇都通讯科技有限公司 匹配电容及其制造方法
US9413377B1 (en) * 2015-12-15 2016-08-09 Lncku Research And Development Foundation Switched capacitor circuit and compensation method thereof, and analog to digital converter
KR102431655B1 (ko) 2016-09-29 2022-08-11 가부시키가이샤 다이헨 임피던스 정합장치
CN106599769B (zh) * 2016-10-19 2023-08-22 深圳芯启航科技有限公司 一种减base实现触控/指纹类ic高效识别的方法及实现电路
CN110277995A (zh) * 2019-07-30 2019-09-24 荏原冷热系统（中国）有限公司 采样通道修正方法及系统
CN110535473B (zh) * 2019-09-03 2022-04-22 中国电子科技集团公司第二十四研究所 无路径失配的无采保高速高输入带宽流水线结构adc
CN114448439B (zh) * 2022-04-07 2022-07-29 电子科技大学 一种基于tdc的两步式逐次逼近型模数转换器
CN115664394B (zh) * 2022-11-07 2024-04-19 上海类比半导体技术有限公司 一种开关电容电路、半导体器件和芯片

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5006854A (en) * 1989-02-13 1991-04-09 Silicon Systems, Inc. Method and apparatus for converting A/D nonlinearities to random noise
US7009549B1 (en) * 2004-12-30 2006-03-07 Texas Instruments Incorporated Switched-capacitor circuit with scaled reference voltage

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03206728A (ja) 1990-01-08 1991-09-10 Matsushita Electric Ind Co Ltd 自己校正方式ａｄコンバータおよびそのテスト方法
JP2896221B2 (ja) 1990-10-30 1999-05-31 株式会社東芝 Ａ／ｄコンバータ
JPH05235768A (ja) 1991-11-29 1993-09-10 Nec Corp 容量アレイを用いたａ／ｄ変換器
JP3000499B2 (ja) * 1992-08-25 2000-01-17 セイコーインスツルメンツ株式会社 Ｄａ変換回路
JP3173473B2 (ja) * 1998-09-18 2001-06-04 日本電気株式会社 乗算型ディジタル／アナログ変換回路
DE60032739T2 (de) * 1999-02-22 2007-05-24 Georgetown University Immunoliposome mit einem targeting-antikörperfragment zur systemischen genverabreichung
US6570411B1 (en) * 2002-06-17 2003-05-27 Analog Devices, Inc. Switched-capacitor structures with reduced distortion and noise and enhanced isolation
US6859159B2 (en) * 2002-06-18 2005-02-22 Analog Devices, Inc. Switched-capacitor structures with enhanced isolation
US7088275B2 (en) * 2003-12-31 2006-08-08 Conexant Systems, Inc. Variable clock rate analog-to-digital converter
US7068202B2 (en) * 2003-12-31 2006-06-27 Conexant Systems, Inc. Architecture for an algorithmic analog-to-digital converter
US6967611B2 (en) * 2004-03-19 2005-11-22 Freescale Semiconductor, Inc. Optimized reference voltage generation using switched capacitor scaling for data converters
US7262724B2 (en) * 2005-03-31 2007-08-28 Freescale Semiconductor, Inc. System and method for adjusting dynamic range of analog-to-digital converter

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5006854A (en) * 1989-02-13 1991-04-09 Silicon Systems, Inc. Method and apparatus for converting A/D nonlinearities to random noise
US7009549B1 (en) * 2004-12-30 2006-03-07 Texas Instruments Incorporated Switched-capacitor circuit with scaled reference voltage

Also Published As

Publication number Publication date
CN101345526A (zh) 2009-01-14
US20090015455A1 (en) 2009-01-15
US7764216B2 (en) 2010-07-27
JP4934531B2 (ja) 2012-05-16
JP2009021785A (ja) 2009-01-29

Similar Documents

Publication Publication Date Title
CN101345526B (zh) 模拟-数字转换器及其控制方法以及无线收发两用电路
US9954549B2 (en) Charge-sharing and charge-redistribution DAC and method for successive approximation analog-to-digital converters
US9654135B2 (en) AD converter including a capacitive DAC
US7286075B2 (en) Analog to digital converter with dither
US8310388B2 (en) Subrange analog-to-digital converter and method thereof
US6822601B1 (en) Background-calibrating pipelined analog-to-digital converter
US8451151B2 (en) Successive approximation analog to digital converter with capacitor mismatch calibration and method thereof
US20100142653A1 (en) A/d conversion apparatus, a/d conversion method, and communication apparatus
KR20180122235A (ko) 연속적인 근사 레지스터 아날로그 디지털 변환 장치
US20120319880A1 (en) Successive approximation ad converter and mobile wireless device
US9300312B2 (en) Analog-digital converter
US20130033392A1 (en) Successive approximation register adc circuits and methods
US10965302B1 (en) Background static error measurement and timing skew error measurement for RF DAC
CN102299715B (zh) 流水线a/d转换器及其带溢出标识位的数字校正方法
CN114172512A (zh) 多通道过采样噪声整形逐次渐进型模数转换器及转换方法
US11424754B1 (en) Noise-shaping analog-to-digital converter
US20100073206A1 (en) Analog-to-digital conversion circuits and method for calibrating thereof
KR101927101B1 (ko) 축차 비교형 아날로그-디지털 변환기 및 이를 포함하는 cmos 이미지 센서
US11075646B2 (en) Σ-Δmodulator and method for reducing nonlinear error and gain error
CN111342843B (zh) 电压信号生成
CN106301366B (zh) 模拟至数字转换装置及相关的校准方法与校准模块
KR20180041026A (ko) Sar-adc 커패시터 어레이 장치
EP4125220A1 (en) Linearity and/or gain in mixed-signal circuitry
Han et al. A 14-bit 500-MS/s Pipelined-SAR ADC in 28-nm CMOS with Foreground and Background Calibration
CN116781077A (zh) 模数转换电路校准方法与系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130116

Termination date: 20190710