CN103684458B - 模数转换器保护电路、数字电源、数字信号的处理方法和处理模块及电路保护方法 - Google Patents
模数转换器保护电路、数字电源、数字信号的处理方法和处理模块及电路保护方法 Download PDFInfo
- Publication number
- CN103684458B CN103684458B CN201310689157.5A CN201310689157A CN103684458B CN 103684458 B CN103684458 B CN 103684458B CN 201310689157 A CN201310689157 A CN 201310689157A CN 103684458 B CN103684458 B CN 103684458B
- Authority
- CN
- China
- Prior art keywords
- magnitude
- voltage
- digital signal
- scaling
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
- H03M1/181—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values
- H03M1/183—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values the feedback signal controlling the gain of an amplifier or attenuator preceding the analogue/digital converter
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
- H03M1/181—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values
- H03M1/183—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values the feedback signal controlling the gain of an amplifier or attenuator preceding the analogue/digital converter
- H03M1/185—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values the feedback signal controlling the gain of an amplifier or attenuator preceding the analogue/digital converter the determination of the range being based on more than one digital output value, e.g. on a running average, a power estimation or the rate of change
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
- H02M1/0012—Control circuits using digital or numerical techniques
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/32—Means for protecting converters other than automatic disconnection
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/36—Means for starting or stopping converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明公开了一种模数转换器保护电路、数字电源、数字信号的处理方法和处理模块及电路保护方法，属于电源电路领域。所述电路包括：第一增益模块，用于接收第一输入信号，并按照第一缩放倍数对第一输入信号进行缩放，得到第一模拟信号，以及从处理模块接收第三缩放倍数，并按照第三缩放倍数对第二输入信号进行缩放，得到第二模拟信号；模数转换器，用于将第一模拟信号转换成第一数字信号，将第二模拟信号转换成第二数字信号；处理模块，用于根据第一数字信号的电压值和预设的缩放倍数确定规则，确定第三缩放倍数和第四缩放倍数；第二增益模块，用于按照第二缩放倍数对第一数字信号进行缩放，并按第四缩放倍数对第二数字信号进行缩放。
Description
技术领域
本发明涉及电力电子技术领域，特别涉及一种模数转换器保护电路、数字电源、数字信号的处理方法和处理模块及电路保护方法。
背景技术
电源主要包括模拟电源和数字电源两大类。随着电力电子技术的发展，复杂应用环境的增加，数字电源以其适应性强、灵活性高、可扩展性好等优良特性受到越来越多的关注。
现有的数字电源一般包括：模数转换器（Analog-to-Digital Converter，简称“ADC”）、误差放大器、数字滤波器、数字脉冲宽度调制器（Digital Pulse WidthModulator，简称“DPWM”）、功率级电路和反馈网络。反馈网络采集功率级电路的输出信号；误差放大器将反馈网络采集到的输出信号与参考信号进行比较，得到误差信号；ADC将误差信号由模拟信号转换为数字信号，并将该数字信号输出至数字滤波器；数字滤波器根据该数字信号得到数字控制信号发送给DPWM；DPWM根据数字控制信号产生脉冲宽度调制（PulseWidth Modulation，简称“PWM”）信号来控制功率级电路中功率开关的开关动作，以达到控制功率级电路的输出信号的目的。
现有技术至少存在以下问题：
数字电源在工作过程中，特别是在启机、输入浪涌电流冲击等情况下，误差信号可能会超出ADC的输入范围，造成ADC饱和，在ADC饱和时，若误差信号大于ADC输入范围的最大值，则ADC会输出与输入范围的最大值对应的数字信号，使得ADC的输出不准确，进而导致数字电源的输出信号不稳定。
发明内容
为了解决现有技术中ADC饱和造成的模数转换器输出不稳定的问题，本发明实施例提供了一种模数转换器保护电路、数字电源、数字信号的处理方法和 处理模块及电路保护方法。所述技术方案如下：
在本发明第一方面的实施例中，提供了一种模数转换器保护电路，所述保护电路包括：
第一增益模块，用于接收第一输入信号，并按照第一缩放倍数对所述第一输入信号进行缩放，得到第一模拟信号，
所述第一增益模块还用于接收第二输入信号，以及从处理模块接收第三缩放倍数，并按照所述第三缩放倍数对所述第二输入信号进行缩放，得到第二模拟信号；
模数转换器，用于将所述第一增益模块得到的所述第一模拟信号转换成第一数字信号，
并用于将所述第一增益模块得到的所述第二模拟信号转换成第二数字信号；
所述处理模块，用于根据所述模数转换器转换的所述第一数字信号的电压值和预设的缩放倍数确定规则，确定与所述第一数字信号的电压值对应的所述第三缩放倍数，其中，所述缩放倍数确定规则包括：
若所述第一数字信号的电压值处于预设区间，所述缩放倍数等于1，
若所述第一数字信号的电压值大于所述预设区间的最大值，所述缩放倍数为小于1的正数，
若所述第一数字信号的电压值小于所述预设区间的最小值，所述缩放倍数为小于1的正数，
其中，所述预设区间是，按照所述模数转换器的工作输入区间的模拟信号，经模数转换得到的数字信号的电压值的区间；
所述处理模块还用于
根据所述第三缩放倍数和第四缩放倍数的乘积为1的原则，确定与所述第三缩放倍数对应的所述第四缩放倍数；
第二增益模块，用于按照第二缩放倍数对所述第一数字信号进行缩放，得到缩放后的第一数字信号，
并用于按照所述处理模块得到的所述第四缩放倍数对所述第二数字信号进行缩放，得到缩放后的第二数字信号，其中,所述第一缩放倍数和所述第二缩放倍数的乘积为1。
在本发明第一方面的实施例的一种实现方式中，所述保护电路还包括：
获取模块，用于对所述模数转换器转换的所述第一数字信号进行采样，得到所述第一数字信号的电压值。
结合上述任意之一实施例的本发明第一方面实施例的第二种实现方式中，所述处理模块包括：
缩放倍数确定单元，用于接收所述第一数字信号的电压值，
当所述第一数字信号的电压值＜-61时，确定所述第三缩放倍数为小于1的正数，
当所述第一数字信号的电压值>127时，确定所述第三缩放倍数为小于1的正数，
当-61≤所述第一数字信号的电压值≤127时，确定所述第三缩放倍数为1；
第一计算单元，用于
根据所述第三缩放倍数和第四缩放倍数的乘积为1的原则，确定所述第三缩放倍数对应的所述第四缩放倍数。
结合本发明第一方面实施例和/或本发明第一方面第一种实现的方式实施例的本发明第一方面第三种实现方式中，
所述处理模块包括：第一门限单元，用于获取与所述第一数字信号的电压值对应的缩放倍数变化值，将所述缩放倍数变化值乘以所述第一缩放倍数，得到与所述数字信号的电压值对应的所述第三缩放倍数，其中，
当所述数字信号的电压值大于或等于预设的第一上门限，或者所述数字信号的电压值小于或等于预设的第一下门限时，所述缩放倍数变化值为K1，K1为正数且0＜K1＜1；当所述数字信号的电压值小于或等于预设的第二上门限并且所述数字信号的电压值大于或等于预设的第二下门限时，所述缩放倍数变化值为K2，K2为正数且1＜K2；当所述数字信号的电压值大于所述第一下门限并且所述数字信号的电压值小于所述第二下门限时，所述缩放倍数变化值等于1；当所述数字信号的电压值小于所述第一上门限并且所述数字信号的电压值大于所述第二上门限时，所述缩放倍数变化值等于1；其中，所述第一下门限＜所述第二下门限＜0＜所述第二上门限＜所述第一上门限,-256≤所述第一下门限≤-125，127≤所述第一上门限≤256，-125<所述第二下门限≤-61，-61<所述第二上门限<127；
第二计算单元，用于
根据所述第三缩放倍数和第四缩放倍数的乘积为1的原则，确定所述第三缩放倍数对应的所述第四缩放倍数。
结合上述任意之一实施例的本发明第一方面实施例的第四种实现方式中，
所述第一增益模块包括运算放大器。
结合上述任意之一实施例的本发明第一方面实施例的第五种实现方式中，
所述第二增益模块包括移位寄存器。
本发明第二方面的实施例提供了一种数字电源，所述数字电源包括：
功率级电路；
反馈网络，用于采样所述功率级电路的输出信号；
误差放大器，用于将所述反馈网络采样得到的所述功率级电路的第一输出信号与参考信号进行比较，得到第一输入信号,
并用于将所述反馈网络采样得到的所述功率级电路的第二输出信号与所述参考信号进行比较，得到第二输入信号；
如第一方面实施例中任一所述的模数转换器保护电路；
数字滤波器，用于根据所述模数转换器保护电路得到的所述缩放后的第二数字信号产生第二数字控制信号；
数字脉冲宽度调制器，用于将所述数字滤波器输出的所述第二数字控制信号中的占空比变化量转换为脉冲宽度的变化量，得到脉冲宽度调制信号，并采用所述脉冲宽度调制信号来控制所述功率级电路中功率开关的开关动作。
本发明第三方面的实施例提供了一种电路保护方法，所述保护方法包括：
接收第一输入信号，并按照第一缩放倍数对所述第一输入信号进行缩放，得到第一模拟信号；
将所述第一模拟信号转换成第一数字信号，
根据所述第一数字信号的电压值和预设的缩放倍数确定规则，确定与所述第一数字信号的电压值对应的第三缩放倍数，其中，所述缩放倍数确定规则包括：
若所述第一数字信号的电压值处于预设区间，所述缩放倍数等于1，
若所述第一数字信号的电压值大于所述预设区间的最大值，所述缩放倍数为小于1的正数，
若所述第一数字信号的电压值小于所述预设区间的最小值，所述缩放倍数为小于1的正数；
按照第二缩放倍数对所述第一数字信号进行缩放，得到缩放后的第一数字信号，其中,所述第一缩放倍数和所述第二缩放倍数的乘积为1；
接收第二输入信号，并按照所述第三缩放倍数对所述第二输入信号进行缩放，得到第二模拟信号；
将所述第二模拟信号转换成第二数字信号；
根据所述第三缩放倍数和第四缩放倍数的乘积为1的原则，确定与所述第三缩放倍数对应的所述第四缩放倍数；
按照所述第四缩放倍数对所述第二数字信号进行缩放，得到缩放后的第二数字信号。
在本发明第三方面实施例的第一种实现方式中，所述预设区间为[-61,127]。
在本发明第三方面实施例的第二种实现方式中，根据所述第一数字信号的电压值和预设的缩放倍数确定规则，确定与所述第一数字信号的电压值对应的第三缩放倍数，包括：
将缩放倍数变化值乘以所述第一缩放倍数，得到与所述第一数字信号的电压值对应的所述第三缩放倍数；
当所述第一数字信号的电压值大于或等于预设的第一上门限，或者所述第一数字信号的电压值小于或等于预设的第一下门限时，所述缩放倍数变化值为K1，K1为正数且0＜K1＜1；当所述第一数字信号的电压值小于或等于预设的第二上门限并且所述第一数字信号的电压值大于或等于预设的第二下门限时，所述缩放倍数变化值为K2，K2为正数且1＜K2；当所述第一数字信号的电压值大于所述第一下门限并且所述第一数字信号的电压值小于所述第二下门限时，所述缩放倍数变化值等于1；当所述第一数字信号的电压值小于所述第一上门限并且所述第一数字信号的电压值大于所述第二上门限时，所述缩放倍数变化值等于1；其中，所述第一下门限＜所述第二下门限＜0＜所述第二上门限＜所述第一上门限,-256≤所述第一下门限≤-125，127≤所述第一上门限≤256，-125<所述第二下门限≤-61，-61<所述第二上门限<127。
本发明实施例提供的技术方案带来的有益效果是：
通过根据ADC转换的第一数字信号的电压值和预设的缩放倍数确定规则， 确定与第一数字信号的电压值对应的第三缩放倍数，并按照第三缩放倍数对第二输入信号进行缩放，得到第二模拟信号，将第二模拟信号输入ADC；由于，第三缩放倍数是根据ADC输出的第一数字信号确定的，因此在采用该方式得到的第三缩放倍数对第二输入信号进行缩放处理，并且在进行一次或多次缩放处理后，可以将输入信号调整到ADC的输入范围内，因此避免了在启机、输入浪涌电流冲击等情况下ADC饱和，从而使得即使在启机、输入浪涌电流冲击等情况下，ADC依然能够正常进行工作，保证了数字电源的正常输出，增强了数字电源的抗干扰能力和稳定度。
在本发明第四方面的实施例中，提供了一种用于模数转换器的保护电路的处理模块，其特征在于，所述处理模块包括：
缩放倍数确定单元，用于接收第一数字信号的电压值，
并用于根据所述第一数字信号的电压值和预设的缩放倍数确定规则，确定与所述第一数字信号的电压值对应的第三缩放倍数，其中，所述缩放倍数确定规则包括：
若所述第一数字信号的电压值处于预设区间，所述缩放倍数等于1，
若所述第一数字信号的电压值大于所述预设区间的最大值，所述缩放倍数为小于1的正数，
若所述第一数字信号的电压值小于所述预设区间的最小值，所述缩放倍数为大于1的正数，
其中，所述预设区间是，按照所述模数转换器的工作输入区间的模拟信号，经模数转换得到的数字信号的电压值的区间；
第一计算单元，用于
根据所述第三缩放倍数和第四缩放倍数的乘积为1的原则，确定与所述第三缩放倍数对应的所述第四缩放倍数。
在本发明的第四方面实施例的第一种实现方式中，所述预设区间为[-61,127]。
在本发明的第四方面实施例的第二种可能实现的方式中，所述缩放倍数确定单元包括：
接收子单元，用于接收所述第一数字信号的电压值，
确定子单元，用于当所述第一数字信号的电压值＜-61时，确定所述第三缩 放倍数为小于1的正数，
当所述第一数字信号的电压值>127时，确定所述第三缩放倍数为小于1的正数，
当-61≤所述第一数字信号的电压值≤127时，确定所述第三缩放倍数为1。
在本发明第四方面实施例的第三种实现方式中，所述缩放倍数确定单元包括：第一门限子单元，用于获取与所述第一数字信号的电压值对应的缩放倍数变化值，
其中，
当所述第一数字信号的电压值大于或等于预设的第一上门限，或者所述第一数字信号的电压值小于或等于预设的第一下门限时，所述缩放倍数变化值为K1，K1为正数且0＜K1＜1；当所述第一数字信号的电压值小于或等于预设的第二上门限并且所述第一数字信号的电压值大于或等于预设的第二下门限时，所述缩放倍数变化值为K2，K2为正数且1＜K2；当所述第一数字信号的电压值大于所述第一下门限并且所述第一数字信号的电压值小于所述第二下门限时，所述缩放倍数变化值等于1；当所述第一数字信号的电压值小于所述第一上门限并且所述第一数字信号的电压值大于所述第二上门限时，所述缩放倍数变化值等于1；其中，所述第一下门限＜所述第二下门限＜0＜所述第二上门限＜所述第一上门限,-256≤所述第一下门限≤-125，127≤所述第一上门限≤256，-125<所述第二下门限≤-61，-61<所述第二上门限<127；
第二门限子单元，用于将所述缩放倍数变化值乘以所述第一缩放倍数，得到与所述第一数字信号的电压值对应的所述第三缩放倍数。
本发明第五方面的实施例提供了一种数字信号的处理方法，其特征在于，所述方法包括：
接收第一数字信号的电压值，
根据所述第一数字信号的电压值和预设的缩放倍数确定规则，确定与所述第一数字信号的电压值对应的缩放倍数，其中，所述缩放倍数确定规则包括：
若所述第一数字信号的电压值处于预设区间，所述缩放倍数等于1，
若所述第一数字信号的电压值大于所述预设区间的最大值，所述缩放倍数为小于1的正数，
若所述第一数字信号的电压值小于所述预设区间的最小值，所述缩放倍数 为大于1的正数，
其中，所述预设区间是，按照所述模数转换器的工作输入区间的模拟信号，经模数转换得到的数字信号的电压值的区间；
根据所述第三缩放倍数和第四缩放倍数的乘积为1的原则，确定与所述第三缩放倍数对应的所述第四缩放倍数。
在本发明第五方面实施例的第一种实现方式中，根据所述第一数字信号的电压值和预设的缩放倍数确定规则，确定与所述第一数字信号的电压值对应的第三缩放倍数，包括：
将缩放倍数变化值乘以所述第一缩放倍数，得到与所述第一数字信号的电压值对应的所述第三缩放倍数，其中，
当所述第一数字信号的电压值大于或等于预设的第一上门限，或者所述第一数字信号的电压值小于或等于预设的第一下门限时，所述缩放倍数变化值为K1，K1为正数且0＜K1＜1；当所述第一数字信号的电压值小于或等于预设的第二上门限并且所述第一数字信号的电压值大于或等于预设的第二下门限时，所述缩放倍数变化值为K2，K2为正数且1＜K2；当所述第一数字信号的电压值大于所述第一下门限并且所述第一数字信号的电压值小于所述第二下门限时，所述缩放倍数变化值等于1；当所述第一数字信号的电压值小于所述第一上门限并且所述第一数字信号的电压值大于所述第二上门限时，所述缩放倍数变化值等于1；其中，所述第一下门限＜所述第二下门限＜0＜所述第二上门限＜所述第一上门限,-256≤所述第一下门限≤-125，127≤所述第一上门限≤256，-125<所述第二下门限≤-61，-61<所述第二上门限<127。
在本发明第五方面实施例的第二种实现方式中，所述预设区间为[-61,127]。
在本发明第五方面实施例的第三种实现方式中，所述根据所述第一数字信号的电压值和预设的缩放倍数确定规则，确定与所述第一数字信号的电压值对应的缩放倍数，包括：
当所述第一数字信号的电压值＜-61时，确定所述第三缩放倍数为小于1的正数，
当所述第一数字信号的电压值>127时，确定所述第三缩放倍数为小于1的正数，
当-61≤所述第一数字信号的电压值≤127时，确定所述第三缩放倍数为1。 根据本发明实施例的处理方法，通过第一数字信号的电压值和预设的缩放倍数确定规则，确定与第一数字信号的电压值对应的第三缩放倍数，并按照第三缩放倍数对第二输入信号进行缩放，得到第二模拟信号，将第二模拟信号输入ADC；由于，第三缩放倍数是根据ADC输出的第一数字信号确定的，因此在采用该方式得到的第三缩放倍数对第二输入信号进行缩放处理，可以将输入信号调整到ADC的输入范围内，因此避免了在启机、输入浪涌电流冲击等情况下ADC饱和，从而使得即使在启机、输入浪涌电流冲击等情况下，ADC依然能够正常进行工作。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种模数转换器保护电路的结构示意图；
图2是本发明实施例提供的一种模数转换器保护电路的结构示意图；
图3是本发明实施例提供的另一模数转换器保护电路的结构示意图；
图4是本发明实施例提供的又一数字电源的结构示意图；
图5是本发明实施例提供的一种电路保护方法流程图；
图6是本发明实施例提供的一种处理器的结构示意图。
图7为本发明实施例提供的一种数字信号处理的方法流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
图1显示了本发明实施例提供的一种模数转换器保护电路的结构示意图，参见图1，该数字电源控制电路包括：
第一增益模块101，用于接收第一输入信号，并按照第一缩放倍数对第一输入信号进行缩放，得到第一模拟信号，
第一增益模块101还用于接收第二输入信号，以及从处理模块接收第三缩放倍数，并按照第三缩放倍数对第二输入信号进行缩放，得到第二模拟信号；
ADC102，用于将第一增益模块101得到的第一模拟信号转换成第一数字信号，
并用于将第一增益模块101得到的第二模拟信号转换成第二数字信号；
处理模块103，用于根据ADC102转换的第一数字信号的电压值和预设的缩放倍数确定规则，确定与第一数字信号的电压值对应的第三缩放倍数，其中，缩放倍数确定规则包括：
若第一数字信号的电压值处于预设区间，缩放倍数等于1，
若第一数字信号的电压值大于预设区间的最大值，缩放倍数为小于1的正数，
若第一数字信号的电压值小于预设区间的最小值，缩放倍数为小于1的正数，
其中，预设区间是，按照ADC102的工作输入区间的模拟信号，经模数转换得到的数字信号的电压值的区间；
处理模块103还用于
根据第三缩放倍数和第四缩放倍数的乘积为1的原则，确定与第三缩放倍数对应的第四缩放倍数；
第二增益模块104，用于按照第二缩放倍数对第一数字信号进行缩放，得到缩放后的第一数字信号，
并用于按照处理模块103得到的第四缩放倍数对第二数字信号进行缩放，得到缩放后的第二数字信号，其中，第一缩放倍数和第二缩放倍数的乘积为1。
本发明实施例通过根据ADC转换的第一数字信号的电压值和预设的缩放倍数确定规则，确定与第一数字信号的电压值对应的第三缩放倍数，并按照第三缩放倍数对第二输入信号进行缩放，得到第二模拟信号，将第二模拟信号输入ADC；由于，第三缩放倍数是根据ADC输出的第一数字信号确定的，因此在采用该方式得到的第三缩放倍数对第二输入信号进行缩放处理，并且在进行一次或多次缩放处理后，可以将输入信号调整到ADC的输入范围内，因此避免了在启机、输入浪涌电流冲击等情况下ADC饱和，从而使得即使在启机、输入浪涌电流冲击等情况下，ADC依然能够正常进行工作，保证了数字电源的正常输出， 增强了数字电源的抗干扰能力和稳定度。
图2显示了本发明实施例提供的一种模数转换器保护电路的结构示意图，参见图2，该数字电源控制电路包括：
第一增益模块201，用于接收第一输入信号，并按照第一缩放倍数对第一输入信号进行缩放，得到第一模拟信号，
第一增益模块201还用于接收第二输入信号，以及从处理模块接收第三缩放倍数，并按照第三缩放倍数对第二输入信号进行缩放，得到第二模拟信号；
ADC202，用于将第一增益模块201得到的第一模拟信号转换成第一数字信号，
并用于将第一增益模块201得到的第二模拟信号转换成第二数字信号；
处理模块203，用于根据ADC202转换的第一数字信号的电压值和预设的缩放倍数确定规则，确定与第一数字信号的电压值对应的第三缩放倍数，其中，缩放倍数确定规则包括：
若第一数字信号的电压值处于预设区间，缩放倍数等于1，
若第一数字信号的电压值大于预设区间的最大值，缩放倍数为小于1的正数，
若第一数字信号的电压值小于预设区间的最小值，缩放倍数为小于1的正数，
其中，预设区间是，按照ADC202的工作输入区间的模拟信号，经模数转换得到的数字信号的电压值的区间；
处理模块203还用于
根据第三缩放倍数和第四缩放倍数的乘积为1的原则，确定与第三缩放倍数对应的第四缩放倍数；
第二增益模块204，用于按照第二缩放倍数对第一数字信号进行缩放，得到缩放后的第一数字信号，
并用于按照处理模块203得到的第四缩放倍数对第二数字信号进行缩放，得到缩放后的第二数字信号，其中，第一缩放倍数和第二缩放倍数的乘积为1。
上述第一输入信号和第二输入信号是由数字电源的输出信号与参考信号比较产生的误差信号，其中，输出信号由反馈网络205采集得到，误差放大器206 以输出信号和参考信号作为输入，并输出误差信号。
在本实施例的具体实现中，数字电源根据ADC202输出的数字信号控制数字电源的输出，具体过程如下：数字滤波器207以缩放后的第一数字信号或缩放后的第二数字信号作为输入，并将输出信号送至DPWM208，DPWM208根据数字滤波器207的输出产生脉冲宽度调制信号，并采用该脉冲宽度调制信号控制功率级电路209的开关动作。
进一步地，该保护电路还包括：
获取模块210，用于对ADC202转换的第一数字信号进行采样，得到第一数字信号的电压值。
在本实施例的一种实现方式中，处理模块203可以包括：
缩放倍数确定单元，用于接收第一数字信号的电压值，
当第一数字信号的电压值＜-61时，确定第三缩放倍数为小于1的正数，
当第一数字信号的电压值>127时，确定第三缩放倍数为小于1的正数，
当-61≤第一数字信号的电压值≤127时，确定第三缩放倍数为1；
第一计算单元，用于
根据第三缩放倍数和第四缩放倍数的乘积为1的原则，确定第三缩放倍数对应的第四缩放倍数。
除了上述实现方式外，缩放倍数确定单元还可以根据下述规则确定第三缩放倍数，
当-20≤第一数字信号的电压值≤20时，确定第三缩放倍数为大于1的正数，例如2；
当20≤第一数字信号的电压值≤63，或-63≤第一数字信号的电压值≤-20时，确定第三缩放倍数为1；
当第一数字信号的电压值≤-63，或63≤第一数字信号的电压值时，数字信确定第三缩放倍数为小于1的正数，例如1/2。
其中，63和-63是模数转换输出的数字信号的电压值的区间。
在本实施例的另一种实现方式中，处理模块203可以包括：
第一门限单元，用于获取与第一数字信号的电压值对应的缩放倍数变化值，将缩放倍数变化值乘以第一缩放倍数，得到与数字信号的电压值对应的第三缩放倍数，其中，
当数字信号的电压值大于或等于预设的第一上门限，或者数字信号的电压值小于或等于预设的第一下门限时，缩放倍数变化值为K1，K1为正数且0＜K1＜1；当数字信号的电压值小于或等于预设的第二上门限并且数字信号的电压值大于或等于预设的第二下门限时，缩放倍数变化值为K2，K2为正数且1＜K2；当数字信号的电压值大于第一下门限并且数字信号的电压值小于第二下门限时，缩放倍数变化值等于1；当数字信号的电压值小于第一上门限并且数字信号的电压值大于第二上门限时，缩放倍数变化值等于1；其中，第一下门限＜第二下门限＜0＜第二上门限＜第一上门限，-256≤第一下门限≤-125，127≤第一上门限≤256，-125<第二下门限≤-61，-61<第二上门限<127；
第二计算单元，用于
根据第三缩放倍数和第四缩放倍数的乘积为1的原则，确定第三缩放倍数对应的第四缩放倍数。
其中，第一缩放倍数可以是指保护电路中第一增益模块201初始时设置的增益值，该初始增益值一般可以设为1；第一缩放倍数也可以是根据在采样第一数字信号的电压值之前采样到的一个电压值生成的缩放倍数。
下面结合具体数值对第一门限单元的工作过程进行说明。假设ADC的输入范围为-256～248mV，ADC位数为6位。例1，预设的第一上门限为250，第一下门限为-250，第二上门限为120，第二下门限为-120，当第一数字信号的电压值128时，缩放倍数变化值为1/2，当第一数字信号的电压值为60时，缩放倍数变化值为2。例2，预设的第一上门限为127，第一下门限为-125，第二上门限为60，第二下门限为-61，当第一数字信号的电压值为80时，缩放倍数变化值为1，当第一数字信号的电压值为-200时，缩放倍数变化值为1/3。例3，预设的第一上门限为222，第一下门限为-213，第二上门限为30，第二下门限为-50，当第一数字信号的电压值为10时，缩放倍数变化值为3，当第一数字信号的电压值为221时，缩放倍数变化值为1。
在上述例1的情况下，当第一数字信号的电压值为-200，第二输入信号为300mV时，缩放倍数变化值为1/3，第一缩放倍数为1，则第三缩放倍数为1/3，所以根据第二输入信号和第三缩放倍数，计算得到第二模拟信号为100mV，此时模拟信号处于ADC的输入范围内。上述数据只是用来举例，并不用于对ADC进行限定。
值得说明的是，这里的门限值是结合ADC的输入范围所对应的数字信号来设置的，比如，以ADC的输入范围的最大值对应的输出最大值作为第一上门限，以上述输出最大值的一半作为第二上门限等。这样做，当误差信号不在ADC的输入范围内时，减小增益值，从而使得误差信号最终处于ADC的输入范围内，而当误差信号处于ADC的输入范围，但绝对值较小时，增大增益值，使得误差信号足够大，使得在ADC的分辨率一定的情况下，提高输出的精度。例如，ADC的输入范围为-256～248mV，ADC的分辨率为8mV，当ADC输出的误差信号为7mV，上一次的模拟增益值为1时，采用上一次的模拟增益值对误差信号进行增益后得到的模拟信号为7mV，ADC将无法分辨，ADC的输出为0，在这种情况下，第一门限单元将上一次的模拟增益值乘以增益变化值2，得到当前模拟增益值2，采用当前模拟增益值对误差信号进行放大，得到模拟信号14mV，并将模拟信号输入ADC时，此时，ADC能够分辨输入信号，从而提高了输出精度。
其中，缩放倍数确定规则还包括：缩放倍数设有最大值和最小值。
在具体实现过程中，上述处理模块203可以是专用集成电路（ApplicationSpecific Integrated Circuit，简称“ASIC”）、现场可编程门阵列（Field-ProgrammableGate Array，简称“FPGA”）及复杂可编程逻辑器件（Complex Programmable Logic Device，简称“CPLD”)等可编程器件、分立的硬件电路、计算机或单片机。上述电路元件只是用来举例，并不作为对本发明的限制。其中，专用集成电路是为特定用户或特定电子系统制作的集成电路。分立的硬件电路为由分立电子元件在印刷电路板上组成的电子电路，分立电子元件包括电阻、电容、电感、二极管、三极管、场效应管中的一种或多种。
优选地，上述第一增益模块201为运算放大器。上述第一缩放倍数、第三缩放倍数的最大值和最小值就是运算放大器可以放大的倍数的最大值和最小值。
优选地，上述第二增益模块204为移位寄存器。
本发明实施例通过根据ADC转换的第一数字信号的电压值和预设的缩放倍数确定规则，确定与第一数字信号的电压值对应的第三缩放倍数，并按照第三缩放倍数对第二输入信号进行缩放，得到第二模拟信号，将第二模拟信号输入ADC；由于，第三缩放倍数是根据ADC输出的第一数字信号确定的，因此在采用该方式得到的第三缩放倍数对第二输入信号进行缩放处理，并且在进行一次 或多次缩放处理后，可以将输入信号调整到ADC的输入范围内，因此避免了在启机、输入浪涌电流冲击等情况下ADC饱和，从而使得即使在启机、输入浪涌电流冲击等情况下，ADC依然能够正常进行工作，保证了数字电源的正常输出，增强了数字电源的抗干扰能力和稳定度。
图3显示了本发明实施例提供的另一种模数转换器保护电路的结构示意图，参见图3，该数字电源控制电路包括：
第一增益模块301，用于接收第一输入信号，并按照第一缩放倍数对第一输入信号进行缩放，得到第一模拟信号，
第一增益模块301还用于接收第二输入信号，以及从处理模块接收第三缩放倍数，并按照第三缩放倍数对第二输入信号进行缩放，得到第二模拟信号；
ADC302，用于将第一增益模块301得到的第一模拟信号转换成第一数字信号，
并用于将第一增益模块301得到的第二模拟信号转换成第二数字信号；
处理模块303，用于根据ADC302转换的第一数字信号的电压值和预设的缩放倍数确定规则，确定与第一数字信号的电压值对应的第三缩放倍数，其中，缩放倍数确定规则包括：
若第一数字信号的电压值处于预设区间，缩放倍数等于1，
若第一数字信号的电压值大于预设区间的最大值，缩放倍数为小于1的正数，
若第一数字信号的电压值小于预设区间的最小值，缩放倍数为小于1的正数，
其中，预设区间是，按照ADC302的工作输入区间的模拟信号，经模数转换得到的数字信号的电压值的区间；
处理模块303还用于
根据第三缩放倍数和第四缩放倍数的乘积为1的原则，确定与第三缩放倍数对应的第四缩放倍数；
第二增益模块304，用于按照第二缩放倍数对第一数字信号进行缩放，得到缩放后的第一数字信号，
并用于按照处理模块303得到的第四缩放倍数对第二数字信号进行缩放， 得到缩放后的第二数字信号，其中，第一缩放倍数和第二缩放倍数的乘积为1。
上述第一输入信号和第二输入信号是由数字电源的输出信号与参考信号比较产生的误差信号，其中，输出信号由反馈网络305采集得到，误差放大器306以输出信号和参考信号作为输入，并输出误差信号。
在本实施例的具体实现中，数字电源根据ADC302输出的数字信号控制数字电源的输出，具体过程如下：数字滤波器307以缩放后的第一数字信号或缩放后的第二数字信号作为输入，并将输出信号送至DPWM308，DPWM308根据数字滤波器307的输出产生脉冲宽度调制信号，并采用该脉冲宽度调制信号控制功率级电路309的开关动作。
进一步地，该保护电路还包括：
获取模块310，用于对第二增益模块304输出的缩放后的第一数字信号进行采样，得到第一数字信号的电压值。
在本实施例的一种实现方式中，处理模块303可以包括：
缩放倍数确定单元，用于接收第一数字信号的电压值，
当第一数字信号的电压值＜-61时，确定第三缩放倍数为小于1的正数，
当第一数字信号的电压值>127时，确定第三缩放倍数为小于1的正数，
当-61≤第一数字信号的电压值≤127时，确定第三缩放倍数为1；
第一计算单元，用于
根据第三缩放倍数和第四缩放倍数的乘积为1的原则，确定第三缩放倍数对应的第四缩放倍数。
在本实施例的另一种实现方式中，处理模块303可以包括：
第一门限单元，用于获取与第一数字信号的电压值对应的缩放倍数变化值，将缩放倍数变化值乘以第一缩放倍数，得到与数字信号的电压值对应的第三缩放倍数，其中，
当数字信号的电压值大于或等于预设的第一上门限，或者数字信号的电压值小于或等于预设的第一下门限时，缩放倍数变化值为K1，K1为正数且0＜K1＜1；当数字信号的电压值小于或等于预设的第二上门限并且数字信号的电压值大于或等于预设的第二下门限时，缩放倍数变化值为K2，K2为正数且1＜K2；当数字信号的电压值大于第一下门限并且数字信号的电压值小于第二下门限时，缩放倍数变化值等于1；当数字信号的电压值小于第一上门限并且数字信号 的电压值大于第二上门限时，缩放倍数变化值等于1；其中，第一下门限＜第二下门限＜0＜第二上门限＜第一上门限，-256≤第一下门限≤-125，127≤第一上门限≤256，-125<第二下门限≤-61，-61<第二上门限<127；
第二计算单元，用于
根据第三缩放倍数和第四缩放倍数的乘积为1的原则，确定第三缩放倍数对应的第四缩放倍数。
本发明实施例通过根据ADC转换的第一数字信号的电压值和预设的缩放倍数确定规则，确定与第一数字信号的电压值对应的第三缩放倍数，并按照第三缩放倍数对第二输入信号进行缩放，得到第二模拟信号，将第二模拟信号输入ADC；由于，第三缩放倍数是根据ADC输出的第一数字信号确定的，因此在采用该方式得到的第三缩放倍数对第二输入信号进行缩放处理，并且在进行一次或多次缩放处理后，可以将输入信号调整到ADC的输入范围内，因此避免了在启机、输入浪涌电流冲击等情况下ADC饱和，从而使得即使在启机、输入浪涌电流冲击等情况下，ADC依然能够正常进行工作，保证了数字电源的正常输出，增强了数字电源的抗干扰能力和稳定度。
图4显示了本发明实施例提供的又一种数字电源的结构示意图，参见图4，该数字电源包括：
功率级电路401；
反馈网络402，用于采样功率级电路401的输出信号；
误差放大器403，用于将反馈网络402采样得到的功率级电路401的第一输出信号与参考信号进行比较，得到第一输入信号,
并用于将反馈网络402采样得到的功率级电路401的第二输出信号与参考信号进行比较，得到第二输入信号；
如图1、图2或图3中任一项所述的模数转换器保护电路404；
数字滤波器405，用于根据模数转换器保护电路得到的缩放后的第二数字信号产生第二数字控制信号；
DPWM406，用于将数字滤波器405输出的第二数字控制信号中的占空比变化量转换为脉冲宽度的变化量，得到脉冲宽度调制信号，并采用脉冲宽度调制信号来控制功率级电路401中功率开关的开关动作。
本发明实施例通过根据ADC转换的第一数字信号的电压值和预设的缩放倍数确定规则，确定与第一数字信号的电压值对应的第三缩放倍数，并按照第三缩放倍数对第二输入信号进行缩放，得到第二模拟信号，将第二模拟信号输入ADC；由于，第三缩放倍数是根据ADC输出的第一数字信号确定的，因此在采用该方式得到的第三缩放倍数对第二输入信号进行缩放处理，并且在进行一次或多次缩放处理后，可以将输入信号调整到ADC的输入范围内，因此避免了在启机、输入浪涌电流冲击等情况下ADC饱和，从而使得即使在启机、输入浪涌电流冲击等情况下，ADC依然能够正常进行工作，保证了数字电源的正常输出，增强了数字电源的抗干扰能力和稳定度。
图5显示了本发明实施例提供的一种电路保护方法流程图，参见图5，方法流程包括：
步骤501：接收第一输入信号，并按照第一缩放倍数对第一输入信号进行缩放，得到第一模拟信号。
步骤502：将第一模拟信号转换成第一数字信号。
步骤503：根据第一数字信号的电压值和预设的缩放倍数确定规则，确定与第一数字信号的电压值对应的第三缩放倍数，其中，缩放倍数确定规则包括：
若第一数字信号的电压值处于预设区间，缩放倍数等于1，
若第一数字信号的电压值大于预设区间的最大值，缩放倍数为小于1的正数，
若第一数字信号的电压值小于预设区间的最小值，缩放倍数为小于1的正数。
其中，预设区间可以为[-61,127]。
步骤504：按照第二缩放倍数对第一数字信号进行缩放，得到缩放后的第一数字信号，其中，第一缩放倍数和第二缩放倍数的乘积为1。
步骤505：接收第二输入信号，并按照第三缩放倍数对第二输入信号进行缩放，得到第二模拟信号；
步骤506：将第二模拟信号转换成第二数字信号；
步骤507：根据第三缩放倍数和第四缩放倍数的乘积为1的原则，确定与第三缩放倍数对应的第四缩放倍数；
步骤508：按照第四缩放倍数对第二数字信号进行缩放，得到缩放后的第二数字信号。
进一步地，上述步骤503可以包括：
步骤一、对第一数字信号进行采样，得到第一数字信号的电压值。
步骤二、接收第一数字信号的电压值，
当第一数字信号的电压值＜-61时，确定第三缩放倍数为小于1的正数，
当第一数字信号的电压值>127时，确定第三缩放倍数为小于1的正数，
当-61≤第一数字信号的电压值≤127时，确定第三缩放倍数为1。
除了上述实现方式外，步骤503还可以根据下述规则确定第三缩放倍数，
当-20≤第一数字信号的电压值≤20时，确定第三缩放倍数为大于1的正数，例如2；
当20≤第一数字信号的电压值≤63，或-63≤第一数字信号的电压值≤-20时，确定第三缩放倍数为1；
当第一数字信号的电压值≤-63，或63≤第一数字信号的电压值时，数字信确定第三缩放倍数为小于1的正数，例如1/2。
在本实施例的另一种实现方式中，步骤503还可以采用以下方式实现：
获取与第一数字信号的电压值对应的缩放倍数变化值，将缩放倍数变化值乘以第一缩放倍数，得到与数字信号的电压值对应的第三缩放倍数，其中，
当数字信号的电压值大于或等于预设的第一上门限，或者数字信号的电压值小于或等于预设的第一下门限时，缩放倍数变化值为K1，K1为正数且0＜K1＜1；当数字信号的电压值小于或等于预设的第二上门限并且数字信号的电压值大于或等于预设的第二下门限时，缩放倍数变化值为K2，K2为正数且1＜K2；当数字信号的电压值大于第一下门限并且数字信号的电压值小于第二下门限时，缩放倍数变化值等于1；当数字信号的电压值小于第一上门限并且数字信号的电压值大于第二上门限时，缩放倍数变化值等于1；其中，第一下门限＜第二下门限＜0＜第二上门限＜第一上门限，-256≤第一下门限≤-125，127≤第一上门限≤256，-125<第二下门限≤-61，-61<第二上门限<127；
其中，第一缩放倍数可以是初始时设置的增益值，该初始增益值一般可以设为1。
下面对上述实现方式进行举例说明：例1，预设的第一上门限为250，第一 下门限为-250，第二上门限为120，第二下门限为-120，当第一数字信号的电压值128时，缩放倍数变化值为1/2，当第一数字信号的电压值为60时，缩放倍数变化值为2。例2，预设的第一上门限为127，第一下门限为-125，第二上门限为60，第二下门限为-61，当第一数字信号的电压值为80时，缩放倍数变化值为1，当第一数字信号的电压值为-200时，缩放倍数变化值为1/3。例3，预设的第一上门限为222，第一下门限为-213，第二上门限为30，第二下门限为-50，当第一数字信号的电压值为10时，缩放倍数变化值为3，当第一数字信号的电压值为221时，缩放倍数变化值为1。
在上述例1的情况下，当第一数字信号的电压值为-200，第二输入信号为300mV时，缩放倍数变化值为1/3，第一缩放倍数为1，则第三缩放倍数为1/3，所以根据第二输入信号和第三缩放倍数，计算得到第二模拟信号为100mV，此时模拟信号处于ADC的输入范围内。上述数据只是用来举例，并不用于对ADC进行限定。
本发明实施例通过根据ADC转换的第一数字信号的电压值和预设的缩放倍数确定规则，确定与第一数字信号的电压值对应的第三缩放倍数，并按照第三缩放倍数对第二输入信号进行缩放，得到第二模拟信号，将第二模拟信号输入ADC；由于，第三缩放倍数是根据ADC输出的第一数字信号确定的，因此在采用该方式得到的第三缩放倍数对第二输入信号进行缩放处理，并且在进行一次或多次缩放处理后，可以将输入信号调整到ADC的输入范围内，因此避免了在启机、输入浪涌电流冲击等情况下ADC饱和，从而使得即使在启机、输入浪涌电流冲击等情况下，ADC依然能够正常进行工作，保证了数字电源的正常输出，增强了数字电源的抗干扰能力和稳定度。
图6显示了本发明实施例提供的一种处理器的结构示意图，参见图6，该处理器作为图1、图2或图3中任一个所示的模数转换器保护电路中的处理模块60，包括：
缩放倍数确定单元601，用于接收第一数字信号的电压值，
并用于根据第一数字信号的电压值和预设的缩放倍数确定规则，确定与第一数字信号的电压值对应的第三缩放倍数，其中，缩放倍数确定规则包括：
若第一数字信号的电压值处于预设区间，缩放倍数等于1，
若第一数字信号的电压值大于所述预设区间的最大值，缩放倍数为小于1的正数，
若第一数字信号的电压值小于预设区间的最小值，缩放倍数为小于1的正数，
其中，预设区间是，按照模数转换器的工作输入区间的模拟信号，经模数转换得到的数字信号的电压值的区间；
第一计算单元602，用于
根据第三缩放倍数和第四缩放倍数的乘积为1的原则，确定与第三缩放倍数对应的第四缩放倍数。
在本发明的一个实施例中，缩放倍数确定单元601包括：
接收子单元，用于接收第一数字信号的电压值；
确定子单元，用于
当第一数字信号的电压值＜-61时，确定第三缩放倍数为小于1的正数，
当第一数字信号的电压值>127时，确定第三缩放倍数为小于1的正数，
当-61≤第一数字信号的电压值≤127时，确定第三缩放倍数为1；
第一计算单元602，用于
根据第三缩放倍数和第四缩放倍数的乘积为1的原则，确定第三缩放倍数对应的第四缩放倍数。
除了上述实现方式外，缩放倍数确定单元602还可以根据下述规则确定第三缩放倍数，
当-20≤第一数字信号的电压值≤20时，确定第三缩放倍数为大于1的正数，例如2；
当20≤第一数字信号的电压值≤63，或-63≤第一数字信号的电压值≤-20时，确定第三缩放倍数为1；
当第一数字信号的电压值≤-63，或63≤第一数字信号的电压值时，数字信确定第三缩放倍数为小于1的正数，例如1/2。
其中，63和-63是模数转换输出的数字信号的电压值的区间。
在本实施例的另一种实现方式中，缩放倍数确定单元601还可以包括：
第一门限子单元，用于获取与第一数字信号的电压值对应的缩放倍数变化值，将缩放倍数变化值乘以第一缩放倍数，得到与数字信号的电压值对应的第 三缩放倍数，其中，
当数字信号的电压值大于或等于预设的第一上门限，或者数字信号的电压值小于或等于预设的第一下门限时，缩放倍数变化值为K1，K1为正数且0＜K1＜1；当数字信号的电压值小于或等于预设的第二上门限并且数字信号的电压值大于或等于预设的第二下门限时，缩放倍数变化值为K2，K2为正数且1＜K2；当数字信号的电压值大于第一下门限并且数字信号的电压值小于第二下门限时，缩放倍数变化值等于1；当数字信号的电压值小于第一上门限并且数字信号的电压值大于第二上门限时，缩放倍数变化值等于1；其中，第一下门限＜第二下门限＜0＜第二上门限＜第一上门限，-256≤第一下门限≤-125，127≤第一上门限≤256，-125<第二下门限≤-61，-61<第二上门限<127；
第二门限子单元，用于
用于将缩放倍数变化值乘以第一缩放倍数，得到与第一数字信号的电压值对应的第三缩放倍数。
其中，第一缩放倍数可以是指保护电路中第一增益模块201初始时设置的增益值，该初始增益值一般可以设为1。
下面结合具体数值对第一门限单元的工作过程进行说明。假设ADC的输入范围为-256～248mV，ADC位数为6位。例1，预设的第一上门限为250，第一下门限为-250，第二上门限为120，第二下门限为-120，当第一数字信号的电压值128时，缩放倍数变化值为1/2，当第一数字信号的电压值为60时，缩放倍数变化值为2。例2，预设的第一上门限为127，第一下门限为-125，第二上门限为60，第二下门限为-61，当第一数字信号的电压值为80时，缩放倍数变化值为1，当第一数字信号的电压值为-200时，缩放倍数变化值为1/3。例3，预设的第一上门限为222，第一下门限为-213，第二上门限为30，第二下门限为-50，当第一数字信号的电压值为10时，缩放倍数变化值为3，当第一数字信号的电压值为221时，缩放倍数变化值为1。
在上述例1的情况下，当第一数字信号的电压值为-200，第二输入信号为300mV时，缩放倍数变化值为1/3，第一缩放倍数为1，则第三缩放倍数为1/3，所以根据第二输入信号和第三缩放倍数，计算得到第二模拟信号为100mV，此时模拟信号处于ADC的输入范围内。上述数据只是用来举例，并不用于对ADC进行限定。
值得说明的是，这里的门限值是结合ADC的输入范围所对应的数字信号来设置的，比如，以ADC的输入范围的最大值对应的输出最大值作为第一上门限，以上述输出最大值的一半作为第二上门限等。这样做，当误差信号不在ADC的输入范围内时，减小增益值，从而使得误差信号最终处于ADC的输入范围内，而当误差信号处于ADC的输入范围，但绝对值较小时，增大增益值，使得误差信号足够大，使得在ADC的分辨率一定的情况下，提高输出的精度。例如，ADC的输入范围为-256～248mV，ADC的分辨率为8mV，当ADC输出的误差信号为7mV，上一次的模拟增益值为1时，采用上一次的模拟增益值对误差信号进行增益后得到的模拟信号为7mV，ADC将无法分辨，ADC的输出为0，在这种情况下，第一门限单元将上一次的模拟增益值乘以增益变化值2，得到当前模拟增益值2，采用当前模拟增益值对误差信号进行放大，得到模拟信号14mV，并将模拟信号输入ADC时，此时，ADC能够分辨输入信号，从而提高了输出精度。
其中，缩放倍数确定规则还包括：缩放倍数设有最大值和最小值。
图7提供了一种数字信号的处理方法的流程图，如图7所示，数字信号的处理方法包括：
S71：接收第一数字信号的电压值。
S72：根据第一数字信号的电压值和预设的缩放倍数确定规则，确定与第一数字信号的电压值对应的缩放倍数。
其中，缩放倍数确定规则包括：
若第一数字信号的电压值处于预设区间，缩放倍数等于1，
若第一数字信号的电压值大于预设区间的最大值，缩放倍数为小于1的正数，
若第一数字信号的电压值小于预设区间的最小值，缩放倍数为小于1的正数，
其中，预设区间是，按照模数转换器的工作输入区间的模拟信号，经模数转换得到的数字信号的电压值的区间。
在本发明的一个实施例中，预设区间为[-61,127]。
在本发明的一个实施例中，根据第一数字信号的电压值和预设的缩放倍数确定规则，确定与第一数字信号的电压值对应的缩放倍数，包括：
当第一数字信号的电压值＜-61时，确定第三缩放倍数为小于1的正数，
当第一数字信号的电压值>127时，确定第三缩放倍数为小于1的正数，
当-61≤所述第一数字信号的电压值≤127时，确定第三缩放倍数为1。
S73：根据第三缩放倍数和第四缩放倍数的乘积为1的原则，确定与第三缩放倍数对应的第四缩放倍数。
在本发明的一个实施例中，根据第一数字信号的电压值和预设的缩放倍数确定规则，确定与第一数字信号的电压值对应的第三缩放倍数，包括：
将缩放倍数变化值乘以第一缩放倍数，得到与第一数字信号的电压值对应的第三缩放倍数，其中，
当第一数字信号的电压值大于或等于预设的第一上门限，或者第一数字信号的电压值小于或等于预设的第一下门限时，缩放倍数变化值为K1，K1为正数且0＜K1＜1；当第一数字信号的电压值小于或等于预设的第二上门限并且第一数字信号的电压值大于或等于预设的第二下门限时，缩放倍数变化值为K2，K2为正数且1＜K2；当第一数字信号的电压值大于第一下门限并且第一数字信号的电压值小于第二下门限时，缩放倍数变化值等于1；当第一数字信号的电压值小于第一上门限并且第一数字信号的电压值大于第二上门限时，缩放倍数变化值等于1；其中，第一下门限＜第二下门限＜0＜第二上门限＜所述第一上门限,-256≤第一下门限≤-125，127≤第一上门限≤256，-125<第二下门限≤-61，-61<第二上门限<127。
可以理解的是，本发明实施例提供的方法流程可以参考前面的处理模块所实现的功能的流程。
在具体实现过程中，上述处理模块可以是ASIC、FPGA及CPLD等可编程器件、分立的硬件电路、计算机或单片机。上述电路元件只是用来举例，并不作为对本发明的限制。其中，专用集成电路是为特定用户或特定电子系统制作的集成电路。分立的硬件电路为由分立电子元件在印刷电路板上组成的电子电路，分立电子元件包括电阻、电容、电感、二极管、三极管、场效应管中的一种或多种。
需要说明的是：上述实施例提供的模数转换器保护电路在进行工作时，仅以上述各功能模块的划分进行举例说明，实际应用中，可以根据需要而将上述 功能分配由不同的功能模块完成，即将模数转换器保护电路的内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功能。另外，上述实施例提供的模数转换器保护电路与电路保护方法实施例属于同一构思，其具体实现过程详见方法实施例，这里不再赘述。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (18)
1.一种模数转换器保护电路，其特征在于，所述保护电路包括：
第一增益模块，用于接收第一输入信号，并按照第一缩放倍数对所述第一输入信号进行缩放，得到第一模拟信号，
所述第一增益模块还用于接收第二输入信号，以及从处理模块接收第三缩放倍数，并按照所述第三缩放倍数对所述第二输入信号进行缩放，得到第二模拟信号；
其中，所述第一输入信号和所述第二输入信号是由数字电源的输出信号与参考信号比较产生的误差信号；
模数转换器，用于将所述第一增益模块得到的所述第一模拟信号转换成第一数字信号，
并用于将所述第一增益模块得到的所述第二模拟信号转换成第二数字信号；
所述处理模块，用于根据所述模数转换器转换的所述第一数字信号的电压值和预设的缩放倍数确定规则，确定与所述第一数字信号的电压值对应的所述第三缩放倍数，其中，所述缩放倍数确定规则包括：
若所述第一数字信号的电压值处于预设区间，所述缩放倍数等于1，
若所述第一数字信号的电压值大于所述预设区间的最大值，所述缩放倍数为小于1的正数，
若所述第一数字信号的电压值小于所述预设区间的最小值，所述缩放倍数为小于1的正数，
其中，所述预设区间是，按照所述模数转换器的工作输入区间的模拟信号，经模数转换得到的数字信号的电压值的区间；
所述处理模块还用于
根据所述第三缩放倍数和第四缩放倍数的乘积为1的原则，确定与所述第三缩放倍数对应的所述第四缩放倍数；
第二增益模块，用于按照第二缩放倍数对所述第一数字信号进行缩放，得到缩放后的第一数字信号，
并用于按照所述处理模块得到的所述第四缩放倍数对所述第二数字信号进行缩放，得到缩放后的第二数字信号，其中，所述第一缩放倍数和所述第二缩放倍数的乘积为1。
2.根据权利要求1所述的模数转换器保护电路，其特征在于，所述保护电路还包括：
获取模块，用于对所述模数转换器转换的所述第一数字信号进行采样，得到所述第一数字信号的电压值。
3.根据权利要求1或2所述的模数转换器保护电路，其特征在于，所述处理模块包括：
缩放倍数确定单元，用于接收所述第一数字信号的电压值，
当所述第一数字信号的电压值＜-61时，确定所述第三缩放倍数为小于1的正数，
当所述第一数字信号的电压值>127时，确定所述第三缩放倍数为小于1的正数，
当-61≤所述第一数字信号的电压值≤127时，确定所述第三缩放倍数为1；
第一计算单元，用于
根据所述第三缩放倍数和第四缩放倍数的乘积为1的原则，确定所述第三缩放倍数对应的所述第四缩放倍数。
4.根据权利要求1或2所述的模数转换器保护电路，其特征在于，
所述处理模块包括：第一门限单元，用于获取与所述第一数字信号的电压值对应的缩放倍数变化值，将所述缩放倍数变化值乘以所述第一缩放倍数，得到与所述第一数字信号的电压值对应的所述第三缩放倍数，其中，
当所述第一数字信号的电压值大于或等于预设的第一上门限，或者所述第一数字信号的电压值小于或等于预设的第一下门限时，所述缩放倍数变化值为K1，K1为正数且0＜K1＜1；当所述第一数字信号的电压值小于或等于预设的第二上门限并且所述第一数字信号的电压值大于或等于预设的第二下门限时，所述缩放倍数变化值为K2，K2为正数且1＜K2；当所述第一数字信号的电压值大于所述第一下门限并且所述第一数字信号的电压值小于所述第二下门限时，所述缩放倍数变化值等于1；当所述第一数字信号的电压值小于所述第一上门限并且所述第一数字信号的电压值大于所述第二上门限时，所述缩放倍数变化值等于1；其中，所述第一下门限＜所述第二下门限＜0＜所述第二上门限＜所述第一上门限,-256≤所述第一下门限≤-125，127≤所述第一上门限≤256，-125<所述第二下门限≤-61，-61<所述第二上门限<127；
第二计算单元，用于
根据所述第三缩放倍数和第四缩放倍数的乘积为1的原则，确定所述第三缩放倍数对应的所述第四缩放倍数。
5.根据权利要求1或2所述的模数转换器保护电路，其特征在于，
所述第一增益模块包括运算放大器。
6.根据权利要求1或2所述的模数转换器保护电路，其特征在于，
所述第二增益模块包括移位寄存器。
7.一种数字电源，其特征在于，所述数字电源包括：
功率级电路；
反馈网络，用于采样所述功率级电路的输出信号；
误差放大器，用于将所述反馈网络采样得到的所述功率级电路的第一输出信号与参考信号进行比较，得到第一输入信号,
并用于将所述反馈网络采样得到的所述功率级电路的第二输出信号与所述参考信号进行比较，得到第二输入信号；
如权利要求1-6中任一项所述的模数转换器保护电路；
数字滤波器，用于根据所述模数转换器保护电路得到的所述缩放后的第二数字信号产生第二数字控制信号；
数字脉冲宽度调制器，用于将所述数字滤波器输出的所述第二数字控制信号中的占空比变化量转换为脉冲宽度的变化量，得到脉冲宽度调制信号，并采用所述脉冲宽度调制信号来控制所述功率级电路中功率开关的开关动作。
8.一种电路保护方法，其特征在于，所述保护方法包括：
接收第一输入信号，并按照第一缩放倍数对所述第一输入信号进行缩放，得到第一模拟信号；
模数转换器将所述第一模拟信号转换成第一数字信号，
根据所述第一数字信号的电压值和预设的缩放倍数确定规则，确定与所述第一数字信号的电压值对应的第三缩放倍数，其中，所述缩放倍数确定规则包括：
若所述第一数字信号的电压值处于预设区间，所述缩放倍数等于1，
若所述第一数字信号的电压值大于所述预设区间的最大值，所述缩放倍数为小于1的正数，
若所述第一数字信号的电压值小于所述预设区间的最小值，所述缩放倍数为小于1的正数；
按照第二缩放倍数对所述第一数字信号进行缩放，得到缩放后的第一数字信号，其中，所述第一缩放倍数和所述第二缩放倍数的乘积为1；
接收第二输入信号，并按照所述第三缩放倍数对所述第二输入信号进行缩放，得到第二模拟信号；
其中，所述第一输入信号和所述第二输入信号是由数字电源的输出信号与参考信号比较产生的误差信号；
所述模数转换器将所述第二模拟信号转换成第二数字信号；
根据所述第三缩放倍数和第四缩放倍数的乘积为1的原则，确定与所述第三缩放倍数对应的所述第四缩放倍数；
按照所述第四缩放倍数对所述第二数字信号进行缩放，得到缩放后的第二数字信号。
9.根据权利要求8所述的电路保护方法，其特征在于，所述预设区间为[-61,127]。
10.根据权利要求8所述的电路保护方法，其特征在于，
根据所述第一数字信号的电压值和预设的缩放倍数确定规则，确定与所述第一数字信号的电压值对应的第三缩放倍数，包括：
将缩放倍数变化值乘以所述第一缩放倍数，得到与所述第一数字信号的电压值对应的所述第三缩放倍数；
当所述第一数字信号的电压值大于或等于预设的第一上门限，或者所述第一数字信号的电压值小于或等于预设的第一下门限时，所述缩放倍数变化值为K1，K1为正数且0＜K1＜1；当所述第一数字信号的电压值小于或等于预设的第二上门限并且所述第一数字信号的电压值大于或等于预设的第二下门限时，所述缩放倍数变化值为K2，K2为正数且1＜K2；当所述第一数字信号的电压值大于所述第一下门限并且所述第一数字信号的电压值小于所述第二下门限时，所述缩放倍数变化值等于1；当所述第一数字信号的电压值小于所述第一上门限并且所述第一数字信号的电压值大于所述第二上门限时，所述缩放倍数变化值等于1；其中，所述第一下门限＜所述第二下门限＜0＜所述第二上门限＜所述第一上门限,-256≤所述第一下门限≤-125，127≤所述第一上门限≤256，-125<所述第二下门限≤-61，-61<所述第二上门限<127。
11.一种用于模数转换器的保护电路的处理模块，其特征在于，所述处理模块包括：
缩放倍数确定单元，用于接收第一数字信号的电压值，所述第一数字信号是数字电源的输出信号与参考信号比较产生的误差信号，依次经过第一增益模块和模数转换器处理后得到的信号；
并用于根据所述第一数字信号的电压值和预设的缩放倍数确定规则，确定与所述第一数字信号的电压值对应的第三缩放倍数，其中，所述缩放倍数确定规则包括：
若所述第一数字信号的电压值处于预设区间，所述缩放倍数等于1，
若所述第一数字信号的电压值大于所述预设区间的最大值，所述缩放倍数为小于1的正数，
若所述第一数字信号的电压值小于所述预设区间的最小值，所述缩放倍数为小于1的正数，
其中，所述预设区间是，按照所述模数转换器的工作输入区间的模拟信号，经模数转换得到的数字信号的电压值的区间；
第一计算单元，用于
根据所述第三缩放倍数和第四缩放倍数的乘积为1的原则，确定与所述第三缩放倍数对应的所述第四缩放倍数。
12.根据权利要求11所述的处理模块，其特征在于，所述预设区间为[-61,127]。
13.根据权利要求11所述的处理模块，其特征在于，所述缩放倍数确定单元包括：
接收子单元，用于接收所述第一数字信号的电压值，
确定子单元，用于当所述第一数字信号的电压值＜-61时，确定所述第三缩放倍数为小于1的正数，
当所述第一数字信号的电压值>127时，确定所述第三缩放倍数为小于1的正数，
当-61≤所述第一数字信号的电压值≤127时，确定所述第三缩放倍数为1。
14.根据权利要求11所述的处理模块，其特征在于，所述缩放倍数确定单元包括：第一门限子单元，用于获取与所述第一数字信号的电压值对应的缩放倍数变化值，
其中，
当所述第一数字信号的电压值大于或等于预设的第一上门限，或者所述第一数字信号的电压值小于或等于预设的第一下门限时，所述缩放倍数变化值为K1，K1为正数且0＜K1＜1；当所述第一数字信号的电压值小于或等于预设的第二上门限并且所述第一数字信号的电压值大于或等于预设的第二下门限时，所述缩放倍数变化值为K2，K2为正数且1＜K2；当所述第一数字信号的电压值大于所述第一下门限并且所述第一数字信号的电压值小于所述第二下门限时，所述缩放倍数变化值等于1；当所述第一数字信号的电压值小于所述第一上门限并且所述第一数字信号的电压值大于所述第二上门限时，所述缩放倍数变化值等于1；其中，所述第一下门限＜所述第二下门限＜0＜所述第二上门限＜所述第一上门限,-256≤所述第一下门限≤-125，127≤所述第一上门限≤256，-125<所述第二下门限≤-61，-61<所述第二上门限<127；
第二门限子单元，用于将所述缩放倍数变化值乘以第一缩放倍数，得到与所述第一数字信号的电压值对应的所述第三缩放倍数。
15.一种数字信号的处理方法，其特征在于，所述方法包括：
接收第一数字信号的电压值，所述第一数字信号是数字电源的输出信号与参考信号比较产生的误差信号，依次经过第一增益模块和模数转换器处理后得到的信号；
根据所述第一数字信号的电压值和预设的缩放倍数确定规则，确定与所述第一数字信号的电压值对应的缩放倍数，其中，所述缩放倍数确定规则包括：
若所述第一数字信号的电压值处于预设区间，所述缩放倍数等于1，
若所述第一数字信号的电压值大于所述预设区间的最大值，所述缩放倍数为小于1的正数，
若所述第一数字信号的电压值小于所述预设区间的最小值，所述缩放倍数为大于1的正数，
其中，所述预设区间是，按照所述模数转换器的工作输入区间的模拟信号，经模数转换得到的数字信号的电压值的区间；
根据第三缩放倍数和第四缩放倍数的乘积为1的原则，确定与所述第三缩放倍数对应的所述第四缩放倍数。
16.根据权利要求15所述的数字信号的处理方法，其特征在于，根据所述第一数字信号的电压值和预设的缩放倍数确定规则，确定与所述第一数字信号的电压值对应的第三缩放倍数，包括：
将缩放倍数变化值乘以第一缩放倍数，得到与所述第一数字信号的电压值对应的所述第三缩放倍数，其中，
当所述第一数字信号的电压值大于或等于预设的第一上门限，或者所述第一数字信号的电压值小于或等于预设的第一下门限时，所述缩放倍数变化值为K1，K1为正数且0＜K1＜1；当所述第一数字信号的电压值小于或等于预设的第二上门限并且所述第一数字信号的电压值大于或等于预设的第二下门限时，所述缩放倍数变化值为K2，K2为正数且1＜K2；当所述第一数字信号的电压值大于所述第一下门限并且所述第一数字信号的电压值小于所述第二下门限时，所述缩放倍数变化值等于1；当所述第一数字信号的电压值小于所述第一上门限并且所述第一数字信号的电压值大于所述第二上门限时，所述缩放倍数变化值等于1；其中，所述第一下门限＜所述第二下门限＜0＜所述第二上门限＜所述第一上门限,-256≤所述第一下门限≤-125，127≤所述第一上门限≤256，-125<所述第二下门限≤-61，-61<所述第二上门限<127。
17.根据权利要求15所述的数字信号的处理方法，其特征在于，所述预设区间为[-61,127]。
18.根据权利要求15所述的数字信号的处理方法，其特征在于，所述根据所述第一数字信号的电压值和预设的缩放倍数确定规则，确定与所述第一数字信号的电压值对应的缩放倍数，包括：
当所述第一数字信号的电压值＜-61时，确定所述第三缩放倍数为小于1的正数，
当所述第一数字信号的电压值>127时，确定所述第三缩放倍数为小于1的正数，
当-61≤所述第一数字信号的电压值≤127时，确定所述第三缩放倍数为1。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310689157.5A CN103684458B (zh) | 2013-12-16 | 2013-12-16 | 模数转换器保护电路、数字电源、数字信号的处理方法和处理模块及电路保护方法 |
| US14/570,505 US9013340B1 (en) | 2013-12-16 | 2014-12-15 | Protection circuit for analog-to-digital converter, digital power supply, digital signal processing method, processing module, and circuit protection method |
| EP14197980.7A EP2887552A1 (en) | 2013-12-16 | 2014-12-15 | Protection circuit for analog-to-digital converter used in a digital power supply and circuit protection method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310689157.5A CN103684458B (zh) | 2013-12-16 | 2013-12-16 | 模数转换器保护电路、数字电源、数字信号的处理方法和处理模块及电路保护方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103684458A CN103684458A (zh) | 2014-03-26 |
| CN103684458B true CN103684458B (zh) | 2017-04-05 |
Family
ID=50320917
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310689157.5A Active CN103684458B (zh) | 2013-12-16 | 2013-12-16 | 模数转换器保护电路、数字电源、数字信号的处理方法和处理模块及电路保护方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9013340B1 (zh) |
| EP (1) | EP2887552A1 (zh) |
| CN (1) | CN103684458B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9124286B1 (en) * | 2014-02-18 | 2015-09-01 | Integrated Device Technology, Inc. | Protection for analog to digital converters |
| CN105335542A (zh) * | 2014-08-13 | 2016-02-17 | 海思光电子有限公司 | 在位状态监测装置、通信设备及在位状态监测方法 |
| AU2014416014B2 (en) * | 2014-12-30 | 2018-03-01 | Huawei Technologies Co., Ltd. | Analog-to-digital converter protection circuit, method for controlling analog-to-digital converter protection circuit, and controller |
| CN104980156B (zh) * | 2015-05-21 | 2018-05-08 | 熊猫电子集团有限公司 | 基于fpga的高速adc同步采集系统 |
| CN105099453B (zh) * | 2015-09-02 | 2018-07-17 | 西安交通大学 | 一种提高adc采样精度的电路结构及方法 |
| CN116818661A (zh) * | 2023-05-22 | 2023-09-29 | 深圳市诺安智能股份有限公司 | 一种开路式激光气体探测器信号自适应方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6292120B1 (en) * | 2000-03-02 | 2001-09-18 | Adc Telecommunications, Inc. | Automatic gain control for input to analog to digital converter |
| US6930553B2 (en) * | 2002-05-13 | 2005-08-16 | Matsushita Electric Industrial Co., Ltd. | Automatic gain control device and automatic gain control method |
| CN101040443A (zh) * | 2004-10-16 | 2007-09-19 | 皇家飞利浦电子股份有限公司 | 模数转换的方法和设备 |
| CN101345526A (zh) * | 2007-07-11 | 2009-01-14 | 株式会社日立制作所 | 模拟-数字转换器及其控制方法以及无线收发两用电路 |
| CN102611449A (zh) * | 2011-01-21 | 2012-07-25 | 马克西姆综合产品公司 | 用于优化数模信号路径中的动态范围的电路和方法 |
| CN102629853A (zh) * | 2011-02-04 | 2012-08-08 | 哈曼国际工业有限公司 | 避免信号电平过载的音频混频控制台 |
| CN102684495A (zh) * | 2012-05-16 | 2012-09-19 | 杭州乐图光电科技有限公司 | 一种数字电源控制电路、控制方法以及应用其的数字电源 |
| CN102946189A (zh) * | 2011-08-15 | 2013-02-27 | 伊博电源（杭州）有限公司 | 一种数字电源控制系统的控制方法 |
-
2013
- 2013-12-16 CN CN201310689157.5A patent/CN103684458B/zh active Active
-
2014
- 2014-12-15 EP EP14197980.7A patent/EP2887552A1/en not_active Ceased
- 2014-12-15 US US14/570,505 patent/US9013340B1/en active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6292120B1 (en) * | 2000-03-02 | 2001-09-18 | Adc Telecommunications, Inc. | Automatic gain control for input to analog to digital converter |
| US6930553B2 (en) * | 2002-05-13 | 2005-08-16 | Matsushita Electric Industrial Co., Ltd. | Automatic gain control device and automatic gain control method |
| CN101040443A (zh) * | 2004-10-16 | 2007-09-19 | 皇家飞利浦电子股份有限公司 | 模数转换的方法和设备 |
| CN101345526A (zh) * | 2007-07-11 | 2009-01-14 | 株式会社日立制作所 | 模拟-数字转换器及其控制方法以及无线收发两用电路 |
| CN102611449A (zh) * | 2011-01-21 | 2012-07-25 | 马克西姆综合产品公司 | 用于优化数模信号路径中的动态范围的电路和方法 |
| CN102629853A (zh) * | 2011-02-04 | 2012-08-08 | 哈曼国际工业有限公司 | 避免信号电平过载的音频混频控制台 |
| CN102946189A (zh) * | 2011-08-15 | 2013-02-27 | 伊博电源（杭州）有限公司 | 一种数字电源控制系统的控制方法 |
| CN102684495A (zh) * | 2012-05-16 | 2012-09-19 | 杭州乐图光电科技有限公司 | 一种数字电源控制电路、控制方法以及应用其的数字电源 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103684458A (zh) | 2014-03-26 |
| EP2887552A1 (en) | 2015-06-24 |
| US9013340B1 (en) | 2015-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103684458B (zh) | 模数转换器保护电路、数字电源、数字信号的处理方法和处理模块及电路保护方法 | |
| CN106374873B (zh) | 九十度移相器电路以及相对应的九十度相位移动方法 | |
| CN104298962A (zh) | 指纹检测装置和方法 | |
| CN104218951B (zh) | 半导体器件以及半导体器件的操作方法 | |
| CN203688638U (zh) | 一种用于金属氧化物避雷器阻性泄漏电流的检测装置 | |
| CN103487662B (zh) | 电容检测电路 | |
| CN103957007A (zh) | 低信噪比下任意波形的微弱信号检测方法及系统 | |
| CN102957430A (zh) | 一种模数转换电路 | |
| CN103440027A (zh) | 单片机及其片内上电复位电路 | |
| CN107153138A (zh) | 占空比检测电路和占空比检测方法 | |
| CN104485938A (zh) | 一种低功耗电容式传感器接口电路 | |
| CN101825694B (zh) | 一种失调电容自动校准电路及方法 | |
| CN107247190B (zh) | 一种利用电荷缩放技术的电容检测电路 | |
| CN104199581B (zh) | 一种基于大ctp、小ctp的电容检测电路和电容检测装置 | |
| CN104113339B (zh) | 高速异步逐次逼近型模数转换器 | |
| CN106058796B (zh) | 一种程控过流保护电路及实现方法 | |
| CN204215303U (zh) | 带隙基准电压产生电路 | |
| CN203554417U (zh) | Sar adc电路及电子设备 | |
| CN104697604A (zh) | 一种可现场校准的电容式液位传感器 | |
| CN213987512U (zh) | 计算乘积和值的装置 | |
| CN103412186A (zh) | 一种环网柜电流采集装置 | |
| CN115001473A (zh) | 电容传感装置、寄生电容补偿方法、电子设备和芯片 | |
| CN103873025A (zh) | 一种三角波信号产生方法及三角波发生器 | |
| CN205986787U (zh) | 除时钟倍数跟随的高线性度正弦波发生器 | |
| CN102868405B (zh) | 一种并联模数信号转换装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |