CN103873025A - 一种三角波信号产生方法及三角波发生器 - Google Patents
一种三角波信号产生方法及三角波发生器 Download PDFInfo
- Publication number
- CN103873025A CN103873025A CN201210528517.9A CN201210528517A CN103873025A CN 103873025 A CN103873025 A CN 103873025A CN 201210528517 A CN201210528517 A CN 201210528517A CN 103873025 A CN103873025 A CN 103873025A
- Authority
- CN
- China
- Prior art keywords
- range coefficient
- triangular wave
- time threshold
- triangular
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Manipulation Of Pulses (AREA)
- Electrophonic Musical Instruments (AREA)
Abstract
本发明涉及一种三角波信号产生方法及三角波发生器,其中,该发生器包括:三角波参数处理单元,用于对三角波参数进行处理获取频率控制字、时间阈值、幅度系数;三角波生成单元,用于根据所述三角波参数处理单元获取的信息生成三角波信号。所述三角波生成单元包括:相位累加模块用于在所述三角波生成单元的时钟脉冲TC上升沿时累加一次频率控制字来产生相码;比较模块用于将所述相码与所述三角波参数处理单元获取的时间阈值进行比较来产生三角波标志;选择模块根据所述比较模块产生的三角波标志判断一时间段内输出上升沿幅度系数或补码形式的下降沿幅度系数;乘法模块根据所述相码与所述选择模块输出的幅度系数来获取三角波信号。
Description
技术领域
本发明涉及测试测量技术领域,特别涉及一种三角波信号产生方法及三角波发生器。
背景技术
本发明属于测试测量技术领域,具体来说是关于一种三角波信号产生方法。
在测试测量领域,用于产生三角波的三角波信号发生器应用广泛。例如雷达、通信等领域的电子设备需要线性度好的三角波信号作为调制信号或者基准信号,在用PWM调制的D类音频功率放大器中,用三角波作为模拟信号被转换为脉冲信号。
三角波信号的主要时域参数指标包括幅值、周期、线性度、对称性等。其中线性度指的是三角波边沿曲线符合线性规律的程度,对称性指的是三角波上升沿时间在整个信号周期中所占时间的百分比。
现有技术中,产生三角波信号的方法一般有两种,第一种是采用分立元件实现的积分方式,第二种是基于DDS技术(直接频率合成)的波表方式。
传统的三角波发生器采用分立元件实现的积分方式,基本原理是利用积分电路将方波转换为三角波。如图1所示,为现有技术中积分方式产生三角波的原理框图。其中,单片机101、键盘电路、显示电路构成控制单元,可由此设置三角波的参数;数字电位计102-芯片X9241U,通过1脚、6脚、14脚、19脚提供4个可调节阻值的电阻R3、R4、R5、R6,阻值由单片机101设置;双向稳压管103处的信号uO1是方波;运算放大器104为芯片LM324,运算放大器与电容、电阻构成了对方波的积分电路,具体说来,与二极管D1、电容C、可变电阻R3、R4、R6构成充电通路,充电时间T2=2*R6*C*R4/R3;运算放大器104与二极管D2、电容C、可变电阻R3、R4、R5构成放电通路,放电时间T1=2*R5*C*R4/R3。修改R6、R5即可修改三角波的对称性。积分方式产生三角波的技术方案缺陷如下:
(1)积分电路由运算放大器和若干电阻、电容构成,受运算放大器有限的增益、带宽和摆幅等非理想因素的影响,以及电阻、电容引入的热噪声和工艺失配,积分电路很难产生线性度好的高性能三角波信号,信号失真大;
(2)数字电位计X9241U的可变电阻的阻值抽头数为64个,有限的抽头数造成三角波的对称性的分辨率低;
(3)数字电位计X9241U的可变电阻的阻值范围是2KΩ到50KΩ,也就是所产生三角波的对称性最大到96%,达不到100%。
随着大规模集成电路的应用,很多信号发生器采用DDS技术和FPGA(可编程逻辑阵列)芯片产生三角波信号,本文称之为波表方式。如图2所示,为现有技术中基于DDS波表方式产生三角波的原理框图。基本原理是:相位累加器201每一个时钟周期TC对频率控制字K进行累加,累加的结果称为相码;波形存储器203内部存储了一个周期的三角波样点,它以相码作为读地址输出相应的样点;相码是周期性的,因此从波形存储器中输出的也是周期性的、数字形式的三角波;数模转换器203将其数字形式的三角波转换为模拟量,经过低通滤波器204滤除高频分量后,就产生了三角波。三角波的对称性由波形存储器中的三角波样点决定。基于DDS波表方式产生三角波的技术方案的缺陷如下:
(1)三角波的对称性由波形存储器中的三角波样点决定,那么如果要修改三角波的对称性,则需要按照修改后的对称性往波形存储器中写入新的三角波样点,这个工作通常由上位机或者处理器完成。因此这种方式不仅需要占用较多的处理器资源,而且响应时间慢,换言之,修改对称性的捷变性差;
(2)用波形存储器存储三角波样点,一方面占用了FPGA宝贵的存储资源;另一方面,波形存储器的容量是有限的,通常波形存储器的地址位宽远小于相位累加器的数据位宽,这样相码在送给波形存储器时要作截位处理,从而引起相位截断误差,表现在时域的三角波信号上,就是抖动。尤其当三角波对称性为100%或者0%时,会产生较多的谐波分量,从而影响三角波信号发生器的测试效果。
发明内容
本发明的目的是针对上述问题,提出一种三角波信号产生方法及三角波发生器,能够提高三角波对称性的分辨率及改善三角波参数修改时的捷变性。
为实现上述目的,本发明提供了一种三角波信号发生器,该发生器包括:
三角波参数处理单元,用于对三角波参数进行处理获取频率控制字、时间阈值、幅度系数;
三角波生成单元,用于根据所述三角波参数处理单元获取的信息生成三角波信号。
可选的,在本发明一实施例中,所述幅度系数包括:上升沿幅度系数和补码形式的下降沿幅度系数。
可选的,在本发明一实施例中,所述三角波生成单元包括相位累加模块、乘法模块、比较模块和选择模块;
所述相位累加模块,用于在所述三角波生成单元的时钟脉冲TC上升沿时累加一次频率控制字来产生相码;
所述比较模块,用于将所述相码与所述三角波参数处理单元获取的时间阈值进行比较来产生三角波标志;
所述选择模块,用于根据所述比较模块产生的三角波标志判断一时间段内输出上升沿幅度系数或补码形式的下降沿幅度系数;
所述乘法模块,用于根据所述相码与所述选择模块输出的幅度系数来获取三角波信号。
可选的,在本发明一实施例中,所述三角波参数包括三角波的周期、三角波的幅度和三角波的对称度。
可选的,在本发明一实施例中,所述三角波参数处理单元包括频率控制字模块、时间阈值模块和幅度系数模块;
所述频率控制字模块,用于根据脉冲周期获取频率控制字;
所述时间阈值模块,用于根据所述三角波的对称性获取时间阈值;
所述幅度系数模块,用于根据三角波信号的幅度最大值和所述时间阈值获取上升沿幅度系数;根据时间阈值和三角波信号的幅度最大值获取补码形式的下降沿幅度系数。
可选的,在本发明一实施例中,所述频率控制字模块根据下式获取频率控制字;
K=2N*Tc/T
其中,K为三角波信号的频率控制字;N为相位累加模块的位宽,也即为相码的数据位宽;T为三角波周期;Tc为三角波生成单元的时钟周期。
可选的,在本发明一实施例中,所述时间阈值模块根据下式获取时间阈值;
其中,Kr为时间阈值,τ为三角波的对称度,N为相码的数据位宽。
可选的,在本发明一实施例中,所述幅度系数模块根据下式获取上升沿幅度系数;
Ar=A/Kr
其中,Kr为时间阈值,A为三角波信号的幅度最大值,Ar为上升沿幅度系数。
可选的,在本发明一实施例中,所述幅度系数模块根据下式获取补码形式的下升沿幅度系数;
A′f=A/(2N-Kr)
Af=(2N-1)-A′f
其中,Kr为时间阈值,A为三角波信号的幅度最大值,A′f为源码形式下的下降沿幅度系数,Af为补码形式的下降沿幅度系数,N为相码的数据位宽。
可选的,在本发明一实施例中,所述幅度系数包括:上升沿幅度系数和源码形式的下降沿幅度系数。
可选的,在本发明一实施例中,所述三角波生成单元包括相位累加模块、乘法模块、比较模块、减法模块和选择模块;
所述相位累加模块,用于在所述三角波生成单元的时钟脉冲TC上升沿时累加一次频率控制字来产生相码;
所述比较模块,用于将所述相码与所述三角波参数处理单元获取的时间阈值进行比较来产生三角波标志;
所述减法模块,用于将所述相码的最大值与所述源码形式的下降沿幅度系数之间相减来获取补码形式的下降沿幅度系数;
所述选择模块,用于根据所述比较模块产生的三角波标志判断一时间段内输出上升沿幅度系数或补码形式的下降沿幅度系数;
所述乘法模块,用于根据所述相码与所述选择模块输出的幅度系数来获取三角波信号。
可选的,在本发明一实施例中,所述三角波的参数包括三角波的周期、三角波的幅度和三角波的对称度。
可选的,在本发明一实施例中,所述三角波参数处理单元包括频率控制字模块、时间阈值模块和幅度系数模块;
所述频率控制字模块,用于根据脉冲周期获取频率控制字;
所述时间阈值模块,用于根据所述三角波的对称性获取时间阈值;
所述幅度系数模块,用于根据三角波信号的幅度最大值和所述时间阈值获取上升沿幅度系数;根据时间阈值和三角波信号的幅度最大值获取源码形式的下降沿幅度系数。
可选的,在本发明一实施例中,所述幅度系数模块根据下式获取源码形式的下升沿幅度系数;
A′f=A/(2N-Kr)
其中,Kr为时间阈值,A为三角波信号的幅度最大值,A′f为源码形式下的下降沿幅度系数,N为相码的数据位宽。
可选的,在本发明一实施例中,所述上升阶段幅度系数Ar的数据位宽为N+M位,其中,高N位为上升阶段幅度系数Ar的整数部分,低M位为上升阶段幅度系数Ar的小数部分。
可选的,在本发明一实施例中,所述下降阶段幅度系数的数据位宽为N+M位,其中,高N位为下降阶段幅度系数的整数部分,低M位为下降阶段幅度系数的小数部分。
为实现上述目的,本发明还提供了一种三角波信号产生方法,该方法包括:
对三角波参数进行处理获取频率控制字、时间阈值、幅度系数;
根据所述频率控制字、所述时间阈值和所述幅度系数生成三角波信号。
可选的,在本发明一实施例中,所述幅度系数包括:上升沿幅度系数和补码形式的下降沿幅度系数。
可选的,在本发明一实施例中,所述根据所述频率控制字、所述时间阈值和所述幅度系数生成三角波信号的步骤包括:
在时钟脉冲TC每一个上升沿时累加一次频率控制字来产生相码;
将所述相码与时间阈值进行比较来产生三角波标志;
根据所述三角波标志判断一时间段内输出上升沿幅度系数或补码形式的下降沿幅度系数;
根据所述相码与输出的幅度系数来获取三角波信号。
可选的,在本发明一实施例中,所述三角波参数包括三角波的周期、三角波的幅度和三角波的对称度。
可选的,在本发明一实施例中,所述对三角波参数进行处理获取频率控制字、时间阈值、幅度系数的步骤包括:
根据脉冲周期获取频率控制字;
根据所述三角波的对称性获取时间阈值;
根据三角波信号的幅度最大值和所述时间阈值获取上升沿幅度系数;根据时间阈值和三角波信号的幅度最大值获取补码形式的下降沿幅度系数。
可选的,在本发明一实施例中,所述根据脉冲周期获取频率控制字的步骤包括:
根据下式获取频率控制字;
K=2N*Tc/T
其中,K为三角波信号的频率控制字;N为相位累加模块的位宽,也即为相码的数据位宽;T为三角波周期;Tc为三角波生成单元的时钟周期。
可选的,在本发明一实施例中,所述根据所述三角波的对称性获取时间阈值的步骤包括:
根据下式获取时间阈值;
其中,Kr为时间阈值,τ为三角波的对称度,N为相码的数据位宽。
可选的,在本发明一实施例中,所述根据三角波信号的幅度最大值和所述时间阈值获取上升沿幅度系数的步骤包括:
根据下式获取上升沿幅度系数;
Ar=A/Kr
其中,Kr为时间阈值,A为三角波信号的幅度最大值,Ar为上升沿幅度系数。
可选的,在本发明一实施例中,所述根据时间阈值和三角波信号的幅度最大值获取补码形式的下降沿幅度系数的步骤:
根据下式获取补码形式的下升沿幅度系数;
A′f=A/(2N-Kr)
Af=(2N-1)-A′f
其中,Kr为时间阈值,A为三角波信号的幅度最大值,A′f为源码形式下的下降沿幅度系数,Af为补码形式的下降沿幅度系数,N为相码的数据位宽。
可选的,在本发明一实施例中,所述幅度系数包括:上升沿幅度系数和源码形式的下降沿幅度系数。
可选的,在本发明一实施例中,所述根据所述频率控制字、所述时间阈值和所述幅度系数生成三角波信号的步骤包括:
在时钟脉冲TC每一个上升沿时累加一次频率控制字来产生相码;
将所述相码与所述时间阈值进行比较来产生三角波标志;
将所述相码的最大值与所述源码形式的下降沿幅度系数之间相减来获取补码形式的下降沿幅度系数;
根据三角波标志判断一时间段内输出上升沿幅度系数或补码形式的下降沿幅度系数;
根据所述相码与输出的幅度系数来获取三角波信号。
可选的,在本发明一实施例中,所述三角波参数包括三角波的周期、三角波的幅度和三角波的对称度。
可选的,在本发明一实施例中,所述对三角波参数进行处理获取频率控制字、时间阈值、幅度系数的步骤包括:
根据脉冲周期获取频率控制字;
根据所述三角波的对称性获取时间阈值;
根据三角波信号的幅度最大值和所述时间阈值获取上升沿幅度系数;根据时间阈值和三角波信号的幅度最大值获取源码形式的下降沿幅度系数。
可选的,在本发明一实施例中,所述根据脉冲周期获取频率控制字的步骤包括:
根据下式获取源码形式的下升沿幅度系数;
A′f=A/(2N-Kr)
其中,Kr为时间阈值,A为三角波信号的幅度最大值,A′f为源码形式下的下降沿幅度系数,N为相码的数据位宽。
可选的,在本发明一实施例中,所述上升阶段幅度系数Ar的数据位宽为N+M位,其中,高N位为上升阶段幅度系数Ar的整数部分,低M位为上升阶段幅度系数Ar的小数部分。
可选的,在本发明一实施例中,所述下降阶段幅度系数的数据位宽为N+M位,其中,高N位为下降阶段幅度系数的整数部分,低M位为下降阶段幅度系数的小数部分。
上述技术方案具有如下有益效果:本发明的技术方案以FPGA作为主要功能部件,辅以少量的模拟器件,因此结构简单、实现容易、集成度高、成本低,且三角波信号的参数是灵活可设的,并且在修改三角波参数时,响应快、捷变性好。还有,本发明的技术方案获取的三角波线性度好,对称性的分辨率高,且抑制了对称性为100%或者0%时的谐波分量。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为现有技术中积分方式产生三角波的原理框图;
图2为现有技术中基于DDS波表方式产生三角波的原理框图;
图3为本发明提出的一种三角波发生器的结构框图;
图4为本发明提出的一种三角波发生器中的三角波生成单元结构框图之一;
图5为本发明提出的一种三角波发生器中的三角波参数处理单元结构框图;
图6为本发明提出的一种三角波发生器中的三角波生成单元结构框图之二;
图7为本发明提出的一种三角波信号产生方法流程图;
图8为实施例中三角波生成单元产生三角波信号的原理框图之一;
图9为实施例中三角波生成单元产生三角波信号的原理框图之二;
图10为实施例中三角波发生器结构框图;
图11为实施例中三角波发生器的工作流程图;
图12为相码和三角波信号关系示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述。显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
如图3所示,为本发明提出的一种三角波发生器的结构框图。该发生器包括:
三角波参数处理单元301,用于对三角波参数进行处理获取频率控制字、时间阈值、幅度系数;
三角波生成单元302,用于根据所述三角波参数处理单元301获取的信息生成三角波信号。
在本技术方案中,所述幅度系数包括:上升沿幅度系数和补码形式的下降沿幅度系数。
如图4所示,为本发明提出的一种三角波发生器中的三角波生成单元结构框图之一。三角波生成单元302包括相位累加模块3021、乘法模块3022、比较模块3023和选择模块3024;其中,
所述相位累加模块3021,用于在所述三角波生成单元302的时钟脉冲TC上升沿时累加一次频率控制字来产生相码;
所述比较模块3023,用于将所述相码与所述三角波参数处理单元301获取的时间阈值进行比较来产生三角波标志;
所述选择模块3024,用于根据所述比较模块3023产生的三角波标志判断一时间段内输出上升沿幅度系数或补码形式的下降沿幅度系数;
所述乘法模块3022,用于根据所述相码与所述选择模块3024输出的幅度系数来获取三角波信号。
可选的,在本发明一实施例中,所述三角波参数包括三角波的周期、三角波的幅度和三角波的对称度。
如图5所示,为本发明提出的一种三角波发生器中的三角波参数处理单元结构框图。所述三角波参数处理单元301包括频率控制字模块3011、时间阈值模块3012和幅度系数模块3013;
所述频率控制字模块3011,用于根据脉冲周期获取频率控制字;
所述时间阈值模块3012,用于根据所述三角波的对称性获取时间阈值;
所述幅度系数模块3013,用于根据三角波信号的幅度最大值和所述时间阈值获取上升沿幅度系数;根据时间阈值和三角波信号的幅度最大值获取补码形式的下降沿幅度系数。
图5中的频率控制字模块3011根据下式获取频率控制字;
K=2N*Tc/T
其中,K为三角波信号的频率控制字;N为相位累加模块的位宽,也即为相码的数据位宽;T为三角波周期;Tc为三角波生成单元的时钟周期。
图5中的时间阈值模块3012根据下式获取时间阈值;
其中,Kr为时间阈值,τ为三角波的对称度,N为相码的数据位宽。
可选的,在本发明一实施例中,所述幅度系数模块3013根据下式获取上升沿幅度系数;
Ar=A/Kr
其中,Kr为时间阈值,A为三角波信号的幅度最大值,Ar为上升沿幅度系数。
图5中的幅度系数模块3013根据下式获取补码形式的下升沿幅度系数;
A′f=A/(2N-Kr)
Af=(2N-1)-A′f
其中,Kr为时间阈值,A为三角波信号的幅度最大值,A′f为源码形式下的下降沿幅度系数,Af为补码形式的下降沿幅度系数,N为相码的数据位宽。
可选的,在本发明一实施例中,所述幅度系数包括:上升沿幅度系数和源码形式的下降沿幅度系数。
如图6所示,为本发明提出的一种三角波发生器中的三角波生成单元结构框图之二。所述三角波生成单元302包括相位累加模块3021、乘法模块3022、比较模块3023、减法模块3025和选择模块3024;
所述相位累加模块3021,用于在所述三角波生成单元的时钟脉冲TC上升沿时累加一次频率控制字来产生相码;
所述比较模块3023,用于将所述相码与所述三角波参数处理单元获取的时间阈值进行比较来产生三角波标志;
所述减法模块3025,用于将所述相码的最大值与所述源码形式的下降沿幅度系数之间相减来获取补码形式的下降沿幅度系数;
所述选择模块3024,用于根据所述比较模块产生的三角波标志判断一时间段内输出上升沿幅度系数或补码形式的下降沿幅度系数;
所述乘法模块3022,用于根据所述相码与所述选择模块输出的幅度系数来获取三角波信号。
可选的,在本发明一实施例中,所述三角波参数包括三角波的周期、三角波的幅度和三角波的对称度。
基于图6中的三角波生成单元,对应地所述三角波参数处理单元301包括频率控制字模块3011、时间阈值模块3012和幅度系数模块3013;
所述频率控制字模块3011,用于根据脉冲周期获取频率控制字;
所述时间阈值模块3012,用于根据所述三角波的对称性获取时间阈值;
所述幅度系数模块3013,用于根据三角波信号的幅度最大值和所述时间阈值获取上升沿幅度系数;根据时间阈值和三角波信号的幅度最大值获取源码形式的下降沿幅度系数。
幅度系数模块3013根据下式获取源码形式的下升沿幅度系数;
A′f=A/(2N-Kr)
其中,Kr为时间阈值,A为三角波信号的幅度最大值,A′f为源码形式下的下降沿幅度系数,N为相码的数据位宽。
可选的,在本发明一实施例中,所述上升阶段幅度系数Ar的数据位宽为N+M位,其中,高N位为上升阶段幅度系数Ar的整数部分,低M位为上升阶段幅度系数Ar的小数部分。
可选的,在本发明一实施例中,所述下降阶段幅度系数的数据位宽为N+M位,其中,高N位为下降阶段幅度系数的整数部分,低M位为下降阶段幅度系数的小数部分。
如图7所示,为本发明提出的一种三角波信号产生方法流程图。该方法包括:
步骤701):对三角波参数进行处理获取频率控制字、时间阈值、幅度系数;
步骤702):根据所述频率控制字、所述时间阈值和所述幅度系数生成三角波信号。
可选的,在本发明一实施例中,所述幅度系数包括:上升沿幅度系数和补码形式的下降沿幅度系数。
一种情况下,所述根据所述频率控制字、所述时间阈值和所述幅度系数生成三角波信号的步骤包括:
步骤7011):在时钟脉冲TC每一个上升沿时累加一次频率控制字来产生相码;
步骤7012):将所述相码与时间阈值进行比较来产生三角波标志;
步骤7013):根据所述三角波标志判断一时间段内输出上升沿幅度系数或补码形式的下降沿幅度系数;
步骤7014):根据所述相码与输出的幅度系数来获取三角波信号。
可选的,在本发明一实施例中,所述三角波参数包括三角波的周期、三角波的幅度和三角波的对称度。
对应地,所述对三角波参数进行处理获取频率控制字、时间阈值、幅度系数的步骤包括:
步骤7021):根据脉冲周期获取频率控制字;
步骤7022):根据所述三角波的对称性获取时间阈值;
步骤7023):根据三角波信号的幅度最大值和所述时间阈值获取上升沿幅度系数;根据时间阈值和三角波信号的幅度最大值获取补码形式的下降沿幅度系数。
其中,步骤7021)根据下式获取频率控制字;
K=2N*Tc/T
其中,K为三角波信号的频率控制字;N为相位累加模块的位宽,也即为相码的数据位宽;T为三角波周期;Tc为三角波生成单元的时钟周期。
步骤7022)根据下式获取时间阈值;
其中,Kr为时间阈值,τ为三角波的对称度,N为相码的数据位宽。
步骤7023)根据下式获取上升沿幅度系数;
Ar=A/Kr
其中,Kr为时间阈值,A为三角波信号的幅度最大值,Ar为上升沿幅度系数。
步骤7023)根据下式获取补码形式的下升沿幅度系数;
A′f=A/(2N-Kr)
Af=(2N-1)-A′f
其中,Kr为时间阈值,A为三角波信号的幅度最大值,A′f为源码形式下的下降沿幅度系数,Af为补码形式的下降沿幅度系数,N为相码的数据位宽。
可选的,在本发明一实施例中,所述幅度系数包括:上升沿幅度系数和源码形式的下降沿幅度系数。
另一种情况下,所述根据所述频率控制字、时间阈值和幅度系数生成三角波信号的步骤包括:
步骤7011`):在时钟脉冲TC每一个上升沿时累加一次频率控制字来产生相码;
步骤7012`):将所述相码与所述时间阈值进行比较来产生三角波标志;
步骤7013`):将所述相码的最大值与所述源码形式的下降沿幅度系数之间相减来获取补码形式的下降沿幅度系数;
步骤7014`):根据三角波标志判断一时间段内输出上升沿幅度系数或补码形式的下降沿幅度系数;
步骤7015`):根据所述相码与输出的幅度系数来获取三角波信号。
可选的,在本发明一实施例中,所述三角波参数包括三角波的周期、三角波的幅度和三角波的对称度。
对应地,所述对三角波参数进行处理获取频率控制字、时间阈值、幅度系数的步骤包括:
步骤7021`):根据脉冲周期获取频率控制字;
步骤7022`):根据所述三角波的对称性获取时间阈值;
步骤7023`):根据三角波信号的幅度最大值和所述时间阈值获取上升沿幅度系数;根据时间阈值和三角波信号的幅度最大值获取源码形式的下降沿幅度系数。
步骤7023`)根据下式获取源码形式的下升沿幅度系数;
A′f=A/(2N-Kr)
其中,Kr为时间阈值,A为三角波信号的幅度最大值,A′f为源码形式下的下降沿幅度系数,N为相码的数据位宽。
可选的,在本发明一实施例中,所述上升阶段幅度系数Ar的数据位宽为N+M位,其中,高N位为上升阶段幅度系数Ar的整数部分,低M位为上升阶段幅度系数Ar的小数部分。
可选的,在本发明一实施例中,所述下降阶段幅度系数的数据位宽为N+M位,其中,高N位为下降阶段幅度系数的整数部分,低M位为下降阶段幅度系数的小数部分。
实施例1:
在本实施例中,采用FPGA作为三角波生成单元产生三角波信号。如图8所示,为实施例中三角波生成单元产生三角波信号的原理框图。包括:处理器接口801、相位累加器802、比较器803、选择器804和乘法器805。本发明的基本原理为:相位累加器产生周期性的计数即相码;比较器比较时间阈值和相码;根据比较结果选择一个幅度系数与相码相乘,上升沿时间内,用上升沿幅度系数与相码相乘,下降沿时间内,用下降沿幅度系数与相码相乘;乘积即为数字形式的三角波信号。
由图8可知,处理器接口801将三角波参数处理单元要配置的参数传递给FPGA内部的相位累加器802、比较器803和选择器804中。其中,相位累加器802按照频率控制字K累加产生相码,相码送给比较器803和乘法器805;比较器803比较相码和时间阈值Kr,产生三角波标志位送给选择器804;选择器804根据三角波标志位选择上升沿幅度系数Ar和补码形式的下降沿幅度系数Af中的一个送给乘法器805;乘法器805将相码与幅度系数相乘,乘积即为数字形式的三角波信号。FPGA内部模块都在周期为TC的时钟下工作。
从时间上看,一个周期的三角波信号由上边沿时间和下边沿时间构成,对于对称性为100%的特殊情况,可看作下边沿时间极短。
(1)处理器接口801,将三角波参数处理单元要配置的参数传递给FPGA内部其它模块,包括将频率控制字K送给802、时间阈值Kr送给803、上升沿幅度系数Ar和补码形式的下降沿幅度系数Af送给804;
(2)相位累加器802,产生周期性的计数输出,计数结果称为相码。在每一个时钟三角波TC上升沿到来时,就累加一次频率控制字K产生相码。用N表累加器和K的位宽,则相码的数据位宽也是N,相码值的范围是0~2N-1。频率控制字K由处理器设置,它与三角波周期T的关系如公式1,处理器按照公式1计算频率控制字K。
K=2N*TC/T (1)
(3)比较器803,将相位累加器802产生的相码与处理器设置的位宽为N的时间阈值Kr比较,比较结果为1比特位宽的三角波标志位。当相码≤Kr,三角波标志位等于“0”;当相码>Kr,三角波标志位等于“1”。
以τ表示三角波对称度,范围是(0,1),则处理器根据公式2计算Kr:
Kr=(2N-1)*τ(2)
特别的,当对称度为1时,线性递增的三角波会陡降;当对称度为0时,线性递减的三角波会陡增;这两种情况称为幅度陡变。在FPGA内部,数字形式的幅度陡变没有问题,但FPGA外部的模拟器件的带宽是有限的,因此会产生较多的谐波分量,从时域波形来看,由于带宽限制,经过模拟器件处理之后的三角波的对称性不再是严格的1或者0。
为了抑制谐波分量,处理器按照公式2计算Kr时,当对称性τ等于1,让Kr=(2N-1)-2,这样幅度不会陡降;当对称性τ等于0,让Kr=2,这样幅度不会陡增。这样幅度不会陡变,就不会产生谐波分量。
(4)选择器804,根据三角波标志位选择幅度系数。
三角波标志位等于“0”,表示三角波处于上升沿,选择上升沿幅度系数Ar;三角波标志位等于“1”,表示三角波处于下降沿,选择补码形式的下降沿幅度系数Af。
(5)乘法器805,将相码与选择后的幅度系数相乘。
在上升沿,选择器选择的是上升沿幅度系数Ar,乘法器805输出为相码*Ar。因为相码是递增的,因此乘积是递增的,乘积将作为上升沿三角波包络。
以A表示三角波信号的幅度最大值,处理器根据公式3计算Ar:
Ar=A/Kr
特别的,为了保证三角波上升沿时间的分辨率,Ar的数据位宽为N+M位,其中高N位表示的Ar的整数部分,低M位表示的Ar的小数部分。
在下降沿,虽然相码是递增的,但下降沿幅度系数Af是按照补码计算的,因此乘积是递减的,乘积将作为下降沿三角波包络。采用补码计算的好处是节省FPGA逻辑资源。选择器804选择的是补码形式的下降沿幅度系数Af,乘法器805输出结果为相码*Af。
如果三角波参数处理单元输出的不是补码形式的下降沿幅度系数Af,输出的是源码形式的下降沿幅度系数A′f。则有公式4:
A′f=A/(2N-Kr)(4)
那么,在FPGA中需要多设置一个减法器906,如图9所示,经过减法器906按照公式5处理来获取补码形式的下降沿幅度系数Af。
Af=(2N-1)-A′f (5)
如果三角波参数处理单元输出的是补码形式的下降幅度系数Af,则在FPGA内部不需要设置减法器。如图8所示。那么三角波参数处理单元需要先按照公式4获取源码形式的下降沿幅度系数A′f,然后按照公式5获取补码形式的下降沿幅度系数Af。
特别的,为了保证三角波下降沿时间的分辨率,Af和A′f的数据位宽均为N+M位,其中高N位表示整数部分,低M位表示小数部分。
如图10所示,为实施例中三角波发生器结构框图。可知:
(1)三角波参数处理单元301,实现图形用户接口和处理器功能,用户可由此设置三角波的参数,包括周期、幅度、对称性,控制单元根据这些参数计算后通过通信总线配置给FPGA内部的处理器接口801;
(2)三角波生成单元302,由FPGA担任,包含了图8或图9中的所有内容,根据三角波参数处理单元301配置的参数生成数字化的三角波信号。
三角波参数处理单元301与三角波生成单元302之间的通信总线协议可以非常灵活,通信总线协议可以是标准的,也可以是自定义的。如前所述,三角波生成单元302内部的处理器接口801会解析控制单元下发的指令,然后转发给内部其他模块。
三角波生成单元302输出的三角波信号是数字形式的,其位宽等于下一级数模转换器的数据位宽。
(3)数模转换器303:将三角波生成单元302输出的数字形式的三角波信号转换为模拟形式;
(4)模拟电路304:对模拟形式的三角波信号进一步处理,包括滤波、幅度上的衰减、放大等,最终输出三角波信号。
如图11所示,为实施例中三角波发生器的工作流程图。包括:
S601,用户通过三角波参数处理单元设置三角波参数。
S602,三角波参数处理单元根据三角波参数计算出时间阈值和幅度系数,并送给三角波生成单元。与现有技术中的波表方式相比,本发明中的控制单元的计算是比较简单的,无需耗时较长、复杂的运算,不会占用多少处理器资源。如果用户修改了三角波参数,则处理器只需重新计算再将结果发生给三角波生成单元即可,因此系统响应时间快、捷变性好。
S603,三角波生成单元内部的相位累加器根据频率控制字在时钟下产生周期性的相码。因为是通过相码产生三角波包络,不存在波形存储器的存储深度有限所导致的相位截断和抖动问题。
S604,三角波生成单元内部的比较器将相码分为2部分,选择器根据三角波标志选择幅度系数。
S605,三角波生成单元内部的乘法器产生上升沿和下降沿的三角波包络。因为整数和小数部分的幅度系数都可以参与相乘运算,且乘法器位宽较大,因此三角波对称性的分辨率可以很高;由于相码是严格线性的,乘以幅度系数后,依然是线性的,因此本发明三角波的线性度好。
S606,经数模转换器和模拟电路处理后输出模拟形式的三角波信号。
如图12所示,为相码和三角波信号关系示意图。图12上半部分是相码的幅度和时间的关系,相码由相位累加器累加产生,是周期性的,在一个周期Tc内呈线性递增,其值范围[0,2N-1]。以Kr将相码分为上升沿和下降沿两部分。图12下半部分是三角波信号,在上升沿时间(τ*T)内,相码与Ar相乘,线性递增的乘积作为三角波的上升沿;在下降沿时间内,相码与Af相乘,线性递减的乘积作为三角波的下降沿。二者合起来,就是一个周期的三角波信号。
本发明所提供的三角波信号产生方法主要在FPGA内部实现,有别于模拟器件积分方式实现的三角波产生电路,与基于DDS技术的波表方式也有很大区别,由此产生如下有益的效果:
三角波生成单元采用大规模集成电路芯片FPGA,集成度高,避免过多模拟器件的非理想因素的影响,且相码是严格线性的,因此生成的三角波的线性度好,避免积分电路的信号失真问题。
没有波形存储器容量的限制,相位累加器和幅度系数Ar、Af的数据位宽都可以很高,且Ar、Af整数、小数部分都参与运算,因此三角波对称性的分辨率可以很高。对比现有技术积分方式的数字电位计X9241U的64个抽头系数,优势明显。
对称度为1或者0时,对公式2作了微调,不会产生幅度陡变,从而抑制过多谐波分量的产生。对比现有技术积分方式的对称性范围限制,本发明可做到非常接近于1或者0。
如果要修改对称度,则只需按照公式1~5重新计算相关参数即可,处理器运算量少,占用处理器资源少,响应时间快,即捷变性好。避免了现有技术波表方式修改对称性时较长的响应时间。
FPGA内部只使用了累加器、比较器、选择器、乘法器,无需存储器,占用资源少、电路简单、实现容易,可选用低成本FPGA器件实现。
由于时间阈值和幅度系数都可以由处理器设置,因此最终输出的三角波信号的参数是可以灵活设置的。
以上所述的具体实施方式,对本发明的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本发明的具体实施方式而已,并不用于限定本发明的保护范围,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (32)
1.一种三角波信号发生器,其特征在于,该发生器包括:
三角波参数处理单元,用于对三角波参数进行处理获取频率控制字、时间阈值、幅度系数;
三角波生成单元,用于根据所述三角波参数处理单元获取的信息生成三角波信号。
2.根据权利要求1所述的发生器,其特征在于,所述幅度系数包括:上升沿幅度系数和补码形式的下降沿幅度系数。
3.根据权利要求2所述的发生器,其特征在于,所述三角波生成单元包括相位累加模块、乘法模块、比较模块和选择模块;
所述相位累加模块,用于在所述三角波生成单元的时钟脉冲TC上升沿时累加一次频率控制字来产生相码;
所述比较模块,用于将所述相码与所述三角波参数处理单元获取的时间阈值进行比较来产生三角波标志;
所述选择模块,用于根据所述比较模块产生的三角波标志判断一时间段内输出上升沿幅度系数或补码形式的下降沿幅度系数;
所述乘法模块,用于根据所述相码与所述选择模块输出的幅度系数来获取三角波信号。
4.根据权利要求3所述的发生器,其特征在于,所述三角波参数包括三角波的周期、三角波的幅度和三角波的对称度。
5.根据权利要求4所述的发生器,其特征在于,所述三角波参数处理单元包括频率控制字模块、时间阈值模块和幅度系数模块;
所述频率控制字模块,用于根据脉冲周期获取频率控制字;
所述时间阈值模块,用于根据所述三角波的对称性获取时间阈值;
所述幅度系数模块,用于根据三角波信号的幅度最大值和所述时间阈值获取上升沿幅度系数;根据时间阈值和三角波信号的幅度最大值获取补码形式的下降沿幅度系数。
6.根据权利要求5所述的发生器,其特征在于,所述频率控制字模块根据下式获取频率控制字;
K=2N*Tc/T
其中,K为三角波信号的频率控制字;N为相位累加模块的位宽,也即为相码的数据位宽;T为三角波周期;Tc为三角波生成单元的时钟周期。
7.根据权利要求5所述的发生器,其特征在于,所述时间阈值模块根据下式获取时间阈值;
其中,Kr为时间阈值,τ为三角波的对称度,N为相码的数据位宽。
8.根据权利要求5所述的发生器,其特征在于,所述幅度系数模块根据下式获取上升沿幅度系数;
Ar=A/Kr
其中,Kr为时间阈值,A为三角波信号的幅度最大值,Ar为上升沿幅度系数。
9.根据权利要求5所述的发生器,其特征在于,所述幅度系数模块根据下式获取补码形式的下升沿幅度系数;
A′f=A/(2N-Kr)
Af=(2N-1)-A′f
其中,Kr为时间阈值,A为三角波信号的幅度最大值,A′f为源码形式下的下降沿幅度系数,Af为补码形式的下降沿幅度系数,N为相码的数据位宽。
10.根据权利要求1所述的发生器,其特征在于,所述幅度系数包括:上升沿幅度系数和源码形式的下降沿幅度系数。
11.根据权利要求10所述的发生器,其特征在于,所述三角波生成单元包括相位累加模块、乘法模块、比较模块、减法模块和选择模块;
所述相位累加模块,用于在所述三角波生成单元的时钟脉冲TC上升沿时累加一次频率控制字来产生相码;
所述比较模块,用于将所述相码与所述三角波参数处理单元获取的时间阈值进行比较来产生三角波标志;
所述减法模块,用于将所述相码的最大值与所述源码形式的下降沿幅度系数之间相减来获取补码形式的下降沿幅度系数;
所述选择模块,用于根据所述比较模块产生的三角波标志判断一时间段内输出上升沿幅度系数或补码形式的下降沿幅度系数;
所述乘法模块,用于根据所述相码与所述选择模块输出的幅度系数来获取三角波信号。
12.根据权利要求11所述的发生器,其特征在于,所述三角波参数包括三角波的周期、三角波的幅度和三角波的对称度。
13.根据权利要求12所述的发生器,其特征在于,所述三角波参数处理单元包括频率控制字模块、时间阈值模块和幅度系数模块;
所述频率控制字模块,用于根据脉冲周期获取频率控制字;
所述时间阈值模块,用于根据所述三角波的对称性获取时间阈值;
所述幅度系数模块,用于根据三角波信号的幅度最大值和所述时间阈值获取上升沿幅度系数;根据时间阈值和三角波信号的幅度最大值获取源码形式的下降沿幅度系数。
14.根据权利要求13所述的发生器,其特征在于,所述幅度系数模块根据下式获取源码形式的下升沿幅度系数;
A′f=A/(2N-Kr)
其中,Kr为时间阈值,A为三角波信号的幅度最大值,A′f为源码形式下的下降沿幅度系数,N为相码的数据位宽。
15.根据权利要求2~14所述的发生器,其特征在于,所述上升阶段幅度系数Ar的数据位宽为N+M位,其中,高N位为上升阶段幅度系数Ar的整数部分,低M位为上升阶段幅度系数Ar的小数部分。
16.根据权利要求2~14所述的发生器,其特征在于,所述下降阶段幅度系数的数据位宽为N+M位,其中,高N位为下降阶段幅度系数的整数部分,低M位为下降阶段幅度系数的小数部分。
17.一种三角波信号产生方法,其特征在于,该方法包括:
对三角波参数进行处理获取频率控制字、时间阈值、幅度系数;
根据所述频率控制字、所述时间阈值和所述幅度系数生成三角波信号。
18.根据权利要求17所述的方法,其特征在于,所述幅度系数包括:上升沿幅度系数和补码形式的下降沿幅度系数。
19.根据权利要求18所述的方法,其特征在于,所述根据所述频率控制字、所述时间阈值和所述幅度系数生成三角波信号的步骤包括:
在时钟脉冲TC每一个上升沿时累加一次频率控制字来产生相码;
将所述相码与时间阈值进行比较来产生三角波标志;
根据所述三角波标志判断一时间段内输出上升沿幅度系数或补码形式的下降沿幅度系数;
根据所述相码与输出的幅度系数来获取三角波信号。
20.根据权利要求19所述的方法,其特征在于,所述三角波参数包括三角波的周期、三角波的幅度和三角波的对称度。
21.根据权利要求20所述的方法,其特征在于,所述对三角波参数进行处理获取频率控制字、时间阈值、幅度系数的步骤包括:
根据脉冲周期获取频率控制字;
根据所述三角波的对称性获取时间阈值;
根据三角波信号的幅度最大值和所述时间阈值获取上升沿幅度系数;根据时间阈值和三角波信号的幅度最大值获取补码形式的下降沿幅度系数。
22.根据权利要求21所述的方法,其特征在于,所述根据脉冲周期获取频率控制字的步骤包括:
根据下式获取频率控制字;
K=2N*Tc/T
其中,K为三角波信号的频率控制字;N为相位累加模块的位宽,也即为相码的数据位宽;T为三角波周期;Tc为三角波生成单元的时钟周期。
23.根据权利要求21所述的方法,其特征在于,所述根据所述三角波的对称性获取时间阈值的步骤包括:
根据下式获取时间阈值;
其中,Kr为时间阈值,τ为三角波的对称度,N为相码的数据位宽。
24.根据权利要求21所述的方法,其特征在于,所述根据三角波信号的幅度最大值和所述时间阈值获取上升沿幅度系数的步骤包括:
根据下式获取上升沿幅度系数;
Ar=A/Kr
其中,Kr为时间阈值,A为三角波信号的幅度最大值,Ar为上升沿幅度系数。
25.根据权利要求21所述的方法,其特征在于,所述根据时间阈值和三角波信号的幅度最大值获取补码形式的下降沿幅度系数的步骤:
根据下式获取补码形式的下升沿幅度系数;
A′f=A/(2N-Kr)
Af=(2N-1)-A′f
其中,Kr为时间阈值,A为三角波信号的幅度最大值,A′f为源码形式下的下降沿幅度系数,Af为补码形式的下降沿幅度系数,N为相码的数据位宽。
26.根据权利要求17所述的方法,其特征在于,所述幅度系数包括:上升沿幅度系数和源码形式的下降沿幅度系数。
27.根据权利要求26所述的方法,其特征在于,所述根据所述频率控制字、所述时间阈值和所述幅度系数生成三角波信号的步骤包括:
在时钟脉冲TC每一个上升沿时累加一次频率控制字来产生相码;
将所述相码与所述时间阈值进行比较来产生三角波标志;
将所述相码的最大值与所述源码形式的下降沿幅度系数之间相减来获取补码形式的下降沿幅度系数;
根据三角波标志判断一时间段内输出上升沿幅度系数或补码形式的下降沿幅度系数;
根据所述相码与输出的幅度系数来获取三角波信号。
28.根据权利要求27所述的方法,其特征在于,所述三角波参数包括三角波的周期、三角波的幅度和三角波的对称度。
29.根据权利要求28所述的方法,其特征在于,所述对三角波参数进行处理获取频率控制字、时间阈值、幅度系数的步骤包括:
根据脉冲周期获取频率控制字;
根据所述三角波的对称性获取时间阈值;
根据三角波信号的幅度最大值和所述时间阈值获取上升沿幅度系数;根据时间阈值和三角波信号的幅度最大值获取源码形式的下降沿幅度系数。
30.根据权利要求29所述的方法,其特征在于,所述根据脉冲周期获取频率控制字的步骤包括:
根据下式获取源码形式的下升沿幅度系数;
A′f=A/(2N-Kr)
其中,Kr为时间阈值,A为三角波信号的幅度最大值,A′f为源码形式下的下降沿幅度系数,N为相码的数据位宽。
31.根据权利要求18~30所述的方法,其特征在于,所述上升阶段幅度系数Ar的数据位宽为N+M位,其中,高N位为上升阶段幅度系数Ar的整数部分,低M位为上升阶段幅度系数Ar的小数部分。
32.根据权利要求18~30所述的方法,其特征在于,所述下降阶段幅度系数的数据位宽为N+M位,其中,高N位为下降阶段幅度系数的整数部分,低M位为下降阶段幅度系数的小数部分。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210528517.9A CN103873025B (zh) | 2012-12-10 | 2012-12-10 | 一种三角波信号产生方法及三角波发生器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210528517.9A CN103873025B (zh) | 2012-12-10 | 2012-12-10 | 一种三角波信号产生方法及三角波发生器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103873025A true CN103873025A (zh) | 2014-06-18 |
CN103873025B CN103873025B (zh) | 2017-12-22 |
Family
ID=50911215
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210528517.9A Active CN103873025B (zh) | 2012-12-10 | 2012-12-10 | 一种三角波信号产生方法及三角波发生器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103873025B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104133409A (zh) * | 2014-08-07 | 2014-11-05 | 电子科技大学 | 一种对称性可调的三角波合成装置 |
CN105785325A (zh) * | 2016-03-15 | 2016-07-20 | 东南大学 | 一种变周期汽车防撞雷达帧结构及其设计方法 |
CN109104169A (zh) * | 2018-08-17 | 2018-12-28 | 电子科技大学 | 一种并行架构高速三角波信号发生器的信号合成方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1469547A (zh) * | 2003-06-10 | 2004-01-21 | 湘潭师范学院 | 基于fpga的高精度任意波形发生器 |
CN101582694A (zh) * | 2009-06-05 | 2009-11-18 | 北京物资学院 | 频率控制字的生成方法、装置及信号发生装置 |
CN201548603U (zh) * | 2009-11-02 | 2010-08-11 | 北京普源精电科技有限公司 | 具有等效采样功能的数字示波器 |
CN102075166A (zh) * | 2009-11-20 | 2011-05-25 | 王晨 | 一种基于dds的高精度任意波形发生器 |
-
2012
- 2012-12-10 CN CN201210528517.9A patent/CN103873025B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1469547A (zh) * | 2003-06-10 | 2004-01-21 | 湘潭师范学院 | 基于fpga的高精度任意波形发生器 |
CN101582694A (zh) * | 2009-06-05 | 2009-11-18 | 北京物资学院 | 频率控制字的生成方法、装置及信号发生装置 |
CN201548603U (zh) * | 2009-11-02 | 2010-08-11 | 北京普源精电科技有限公司 | 具有等效采样功能的数字示波器 |
CN102075166A (zh) * | 2009-11-20 | 2011-05-25 | 王晨 | 一种基于dds的高精度任意波形发生器 |
Non-Patent Citations (1)
Title |
---|
吴丽华等: ""基于 FPGA 的程控多波形发生器的研制"", 《电测与仪表》 * |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104133409A (zh) * | 2014-08-07 | 2014-11-05 | 电子科技大学 | 一种对称性可调的三角波合成装置 |
CN104133409B (zh) * | 2014-08-07 | 2016-08-17 | 电子科技大学 | 一种对称性可调的三角波合成装置 |
CN105785325A (zh) * | 2016-03-15 | 2016-07-20 | 东南大学 | 一种变周期汽车防撞雷达帧结构及其设计方法 |
CN105785325B (zh) * | 2016-03-15 | 2018-06-19 | 东南大学 | 一种变周期汽车防撞雷达帧结构及其设计方法 |
CN109104169A (zh) * | 2018-08-17 | 2018-12-28 | 电子科技大学 | 一种并行架构高速三角波信号发生器的信号合成方法 |
CN109104169B (zh) * | 2018-08-17 | 2020-09-18 | 电子科技大学 | 一种并行架构高速三角波信号发生器的信号合成方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103873025B (zh) | 2017-12-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101718562B (zh) | 一种多通道高速并行交替采集系统的误差实时校正方法 | |
CN102401857B (zh) | 频率测量装置和电子设备 | |
CN100520672C (zh) | Dds信号发生器幅频特性补偿方法及相应的dds信号发生器 | |
CN101807089B (zh) | 输出信号偏移量任意可调的波形信号发生器 | |
CN102723931B (zh) | 一种宽动态高精度边沿时间可调的脉冲波产生方法 | |
CN201548603U (zh) | 具有等效采样功能的数字示波器 | |
CN103957007A (zh) | 低信噪比下任意波形的微弱信号检测方法及系统 | |
CN103178779B (zh) | 一种具有幅度补偿功能的信号发生器及其方法 | |
CN103870238B (zh) | 基于fpga的伪随机序列发生器及其生成方法 | |
CN101414823A (zh) | 误差补偿方法、数字相位误差消除模块与全数字锁相环 | |
CN1232031C (zh) | 基于fpga的高精度任意波形发生器 | |
CN102045062A (zh) | 一种基于Cordic算法的数字锁相环 | |
CN104022782B (zh) | 一种数字式多通道模拟信号发生方法 | |
CN104410413A (zh) | 原子频标频率修正方法、装置及原子频标 | |
CN104316737A (zh) | 一种基于fpga幅度偏置可调的波形发生电路及方法 | |
CN106502309A (zh) | 基于da归零保持函数的时域交织任意波形合成装置及方法 | |
CN103873025A (zh) | 一种三角波信号产生方法及三角波发生器 | |
CN115236392A (zh) | 多特征量的电能计量方法、装置、终端及存储介质 | |
CN102636189B (zh) | 用于校正测量信号的测量信号校正装置和方法 | |
CN108923770A (zh) | 一种三角波信号产生方法 | |
CN102707106B (zh) | 电力次谐波数字信号源 | |
CN203482173U (zh) | 具有多路信号叠加功能的信号发生器 | |
CN103095297B (zh) | 直接数字频率合成器产生精准频率的方法 | |
CN106716292A (zh) | 高速率正弦曲线序列的生成 | |
CN109656123A (zh) | 一种基于数学组合运算的高精度时差测量与产生方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |