CN115664394B - 一种开关电容电路、半导体器件和芯片 - Google Patents

Abstract

本申请实施例提供一种开关电容电路、半导体器件和芯片。该开关电容电路包括：运算单元、控制单元和至少两个第一开关电容电路单元；每个第一开关电容电路单元的第一端均与信号输入端电连接，每个第一开关电容电路单元的第二端均通过控制单元与运算单元的输入端电连接，每个第一开关电容电路单元的第三端均与运算单元的输出端电连接；控制单元，用于控制每个第一开关电容电路单元的通断；开关电容电路，用于在至少一个第一开关电容电路单元导通时，导通信号输入端与运算单元。本申请能够灵活配置开关电容电路中的第一开关电容电路单元，从而提升开关电容电路的灵活性和适用性。

Description

一种开关电容电路、半导体器件和芯片

技术领域

本申请实施例涉及开关电容技术领域，尤其涉及一种开关电容电路、半导体器件和芯片。

背景技术

开关电容电路是一种由开关和电容器组成的电路，其中开关受时钟信号控制，开关电容电路可以利用电荷的存储和转移来对信号进行的各种处理。由于开关电容电路使用金属氧化物半导体(Metal-Oxide-Semiconductor，MOS)工艺，使得开关电容电路的尺寸小、功耗低、工艺过程比较简单，且易于大规模集成，因此得到了较快的发展和广泛的应用。

现有技术中，可以根据开关电容电路覆盖最大范围的时钟频率和功耗，配置相应的芯片版本，满足相应的功耗和性能要求。然而，一个开关电容电路设计好之后，增大时钟频率或者功耗会非常明显的影响开关电容电路的建立精度因此开关电容电路可以支持的时钟频率非常有限，导致开关电容电路的灵活性和适用性较差。

发明内容

鉴于上述问题，本申请实施例提供了一种开关电容电路、半导体器件和芯片，能够灵活配置开关电容电路中的第一开关电容电路单元，从而提升开关电容电路的灵活性和适用性。

第一方面，本申请实施例提供了一种开关电容电路，包括：运算单元、控制单元和至少两个第一开关电容电路单元；

每个所述第一开关电容电路单元的第一端均与信号输入端电连接，每个所述第一开关电容电路单元的第二端均通过所述控制单元与所述运算单元的输入端电连接，每个所述第一开关电容电路单元的第三端均与所述运算单元的输出端电连接；

所述控制单元，用于控制每个所述第一开关电容电路单元的通断；

所述开关电容电路，用于在至少一个所述第一开关电容电路单元导通时，导通所述信号输入端与所述运算单元。

在一些实施例中，所述控制单元，用于在所述运算单元的偏置电流为第一电流值时，导通M个所述第一开关电容电路单元，M为正整数；在所述运算单元的偏置电流为第二电流值时，导通N个所述第一开关电容电路单元，N为正整数；

其中，所述第一电流值小于所述第二电流值，且N>M。

在一些实施例中，所述控制单元包括至少两个控制开关；

每个所述第一开关电容电路单元的第二端通过一个所述控制开关与所述运算单元的输入端电连接。

在一些实施例中，所述第一开关电容电路单元包括第一开关组件、第一电容和第二电容；

所述信号输入端与所述第一开关组件的第一端电连接，所述第一开关组件的第二端与所述第一电容的第一极板电连接，所述第一电容的第二极板分别与所述控制开关的第一端、所述第二电容的第一极板和所述第一开关组件的第三端电连接，所述控制开关的第二端与所述运算单元的输入端电连接，所述第二电容的第二极板分别与所述第一开关组件的第四端和所述运算单元的输出端电连接。

在一些实施例中，所述开关电容电路还包括至少一个第二开关电容电路单元，每个所述第二开关电容电路单元均与所述第一开关电容电路单元并联；

所述第二开关电容电路单元包括第二开关组件、第三电容和第四电容；所述信号输入端与所述第二开关组件的第一端电连接，所述第二开关组件的第二端与所述第三电容的第一极板电连接，所述第三电容的第二极板分别与所述控制开关的第一端、所述第四电容的第一极板和所述第二开关组件的第三端电连接，所述第四电容的第二极板分别与所述第二开关组件的第四端和所述运算单元的输出端电连接；

其中，所述第三电容的容值大于所述第一电容的容值。

在一些实施例中，所述开关电容电路还包括至少一个第三开关电容电路单元，每个所述第三开关电容电路单元均与所述第一开关电容电路单元并联；

所述第三开关电容电路单元包括第三开关组件、第五电容和第六电容；所述信号输入端与所述第三开关组件的第一端电连接，所述第三开关组件的第二端与所述第五电容的第一极板电连接，所述第五电容的第二极板分别与所述控制开关的第一端、所述第六电容的第一极板和所述第三开关组件的第三端电连接，所述第六电容的第二极板分别与所述第三开关组件的第四端和所述运算单元的输出端电连接；

其中，所述第五电容的容值小于所述第一电容的容值。

在一些实施例中，所述第一开关组件包括第一开关、第二开关和第三开关；

所述信号输入端与所述第一开关的第一端电连接，所述第一开关的第二端分别与所述第一电容的第一极板和所述第二开关电连接，所述第一电容的第二极板分别与所述第三开关的第一端、所述第二电容的第一极板和所述控制开关的第一端电连接，所述第三开关的第二端分别与所述运算单元的输出端和所述第二电容的第二极板电连接。

在一些实施例中，所述运算单元包括放大器、滤波器、模数转换器和积分器中的任一个。

第二方面，本申请实施例提供了一种半导体器件，包括：第一方面提供的任一开关电容电路。

第三方面，本申请实施例提供了一种芯片，包括：第一方面提供的任一开关电容电路。

本申请实施例提供的技术方案中，开关电容电路包括：运算单元、控制单元和至少两个第一开关电容电路单元，通过每个第一开关电容电路单元的第一端均与信号输入端电连接，每个第一开关电容电路单元的第二端均通过控制单元与运算单元的输入端电连接，每个第一开关电容电路单元的第三端均与运算单元的输出端电连接，控制单元能够控制每个第一开关电容电路单元的通断，开关电容电路能够在至少一个第一开关电容电路单元导通时，导通信号输入端与运算单元，如此，针对不同功耗，可以灵活配置第一开关电容电路单元，能够提升开关电容电路的灵活性，也就是说，本申请实施例提供的开关电容电路可以满足不同功耗需求，从而能够提升开关电容电路的适用性。

上述说明仅是本申请实施例技术方案的概述，为了能够更清楚了解本申请实施例的技术手段，而可依照说明书的内容予以实施，并且为了让本申请实施例的上述和其它目的、特征和优点能够更明显易懂，以下特举本申请的具体实施方式。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对实施例描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例提供的一种开关电容电路的结构示意图；

图2为本申请实施例提供的另一种开关电容电路的结构示意图；

图3为本申请实施例提供的又一种开关电容电路的结构示意图；

图4为本申请实施例提供的又一种开关电容电路的结构示意图；

图5为本申请实施例提供的又一种开关电容电路的结构示意图；

图6为本申请实施例提供的又一种开关电容电路的结构示意图；

图7为本申请实施例提供的开关电容电路单元在采样阶段的等效电路图；

图8为本申请实施例提供的开关电容电路单元在保持阶段的等效电路图；

图9为本申请实施例提供的又一种开关电容电路的结构示意图；

图10为本申请实施例提供的又一种开关电容电路的结构示意图。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同；本文中在申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请；本申请的说明书和权利要求书及附图说明中的术语“包括”和“具有”以及它们的任何变形，意图在于覆盖不排他的包含。

在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语“实施例”并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。

此外，本申请的说明书和权利要求书或上述附图中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序，可以明示或者隐含地包括一个或者更多个该特征。

在本申请的描述中，除非另有明确的规定和限定，术语“相连”、“连接”应做广义理解，例如，电路结构的“相连”或“连接”除了可以是指物理上的连接，还可以是指电连接或信号连接，例如，可以是直接相连，即物理连接，也可以通过中间至少一个元件间接相连，只要达到电路相通即可，还可以是两个元件内部的连通；信号连接除了可以通过电路进行信号连接外，也可以是指通过媒体介质进行信号连接，例如，无线电波。

本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：存在A，同时存在A和B，存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。

在本申请的描述中，除非另有说明，“多个”和“至少两个”的含义是指两个以上(包括两个)，同理，“多组”和“至少两组”指的是两组以上(包括两组)。

为了使本技术领域的人员更好地理解本申请方案，下面将结合附图，对本申请实施例中的技术方案进行清楚、完整地描述。

图1为本申请实施例提供的一种开关电容电路的结构示意图，如图1所示，开关电容电路100包括：运算单元10、控制单元20和至少两个第一开关电容电路单元30。

其中，每个第一开关电容电路单元30的第一端均与信号输入端电连接，每个第一开关电容电路单元30的第二端均通过控制单元20与运算单元10的输入端电连接，每个第一开关电容电路单元30的第三端均与运算单元10的输出端电连接。

控制单元20，用于控制每个第一开关电容电路单元30的通断。开关电容电路100，用于在至少一个第一开关电容电路单元30导通时，导通信号输入端与运算单元10。

示例性的，如图1所示，开关电容电路100包括：两个并联的第一开关电容电路单元31和32，第一开关电容电路单元31的第一端和第一开关电容电路单元32的第一端均与信号输入端电连接，第一开关电容电路单元31的第二端和第一开关电容电路单元32的第二端分别与控制单元20的第一端和第二端电连接，控制单元20的输出端与运算单元10的第一输入端电连接，第一开关电容电路单元31的第三端和第一开关电容电路单元32的第三端均与运算单元10的输出端电连接，运算单元10的第二输入端接地。

控制单元20可以控制第一开关电容电路单元31和32的通断，例如，控制单元20可以控制第一开关电容电路单元31导通，第一开关电容电路单元32断开；或者，可以控制第一开关电容电路单元31断开，第一开关电容电路单元32导通；亦或者，可以控制第一开关电容电路单元31和32均导通。在第一开关电容电路单元31导通且第一开关电容电路单元32断开的情况下，信号输入端通过第一开关电容电路单元31与运算单元10导通；在第一开关电容电路单元31断开且第一开关电容电路单元32导通的情况下，信号输入端通过第一开关电容电路单元32与运算单元10导通；在第一开关电容电路单元31和32均导通的情况下，信号输入端通过并联的第一开关电容电路单元31和32与运算单元10导通。

需要说明的是，图1仅示例性展示了开关电容电路100中包括两个第一开关电容电路单元30。在其他实施方式中，开关电容电路100可以包括三个第一开关电容电路单元30，如图2所示；或者，开关电容电路100可以包括三个以上的第一开关电容电路单元30。本申请实施例对第一开关电容电路单元30的具体数量不作具体限制。

还需要说明的是，图1仅示例性展示了开关电容电路100中运算单元10的第二输入端接地，在实际应用中，开关电容电路100可以是差分开关电容电路，如图3所示，运算单元10的第一输入端和第二输入端分别连接两个差分信号。或者，运算单元10的第一输入端和第二输入端均与共模电压电连接。

综上所述，控制单元20可以控制第一开关电容电路单元30的导通数量，如此，针对不同功耗导通，控制单元20可以控制导通不同数量的第一开关电容电路单元30，能够灵活配置开关电容电路100中的第一开关电容电路单元30，从而能够提升开关电容电路100的灵活性。也就是说，开关电容电路100基于不同的第一开关电容电路单元30的配置，可以适应不同功耗需求的场景，从而能够提升开关电容电路100的适用性。

本申请实施例中，开关电容电路包括：运算单元、控制单元和至少两个第一开关电容电路单元，通过每个第一开关电容电路单元的第一端均与信号输入端电连接，每个第一开关电容电路单元的第二端均通过控制单元与运算单元的输入端电连接，每个第一开关电容电路单元的第三端均与运算单元的输出端电连接，控制单元能够控制每个第一开关电容电路单元的通断，开关电容电路能够在至少一个第一开关电容电路单元导通时，导通信号输入端与运算单元，如此，针对不同功耗，可以灵活配置第一开关电容电路单元，能够提升开关电容电路的灵活性，也就是说，本申请实施例提供的开关电容电路可以满足不同功耗需求，从而能够提升开关电容电路的适用性。

在一些实施例中，控制单元20，用于在运算单元10的偏置电流为第一电流值I1时，导通M个第一开关电容电路单元30，M为正整数；在运算单元10的偏置电流为第二电流值I2时，导通N个第一开关电容电路单元30，M为正整数。其中，第一电流值I1小于第二电流值I2，且N>M。

示例性的，I1＝I2/2，若运算单元10的偏置电流为I1，即运算单元10处于低功耗模式，控制单元20控制导通一个第一开关电容电路单元30，例如，如图1所示，只导通第一开关电容电路单元31，或者只导通第一开关电容电路单元32。若只导通第一开关电容电路单元31，在采样阶段，第一开关电容电路单元31对输入电压Vin进行采样，在保持阶段，运算单元10基于输入电压Vin进行相应的信号处理。一个输入电压Vin提供的电流可以支持运算单元10可以在低功耗模式下正常工作，使得开关电容电路100在低功耗模式下可以避免能源浪费。

若运算单元10的偏置电流为I2，即运算单元10处于高功耗模式，控制单元20控制导通两个第一开关电容电路单元30，例如，如图1所示，同时导通第一开关电容电路单元31和32。第一开关电容电路单元31和32导通后，在采样阶段，第一开关电容电路单元31和32分别对输入电压Vin进行采样，在保持阶段，运算单元10基于并联的两个输入电压Vin进行相应的信号处理。相较于一个输入电压Vin提供的电流，并联的两个输入电压Vin可以提供两倍的电流，以支持运算单元10可以在高功耗模式下正常工作。

综上所述，开关电容电路100既可以支持高功耗模式，也可以支持低功耗模式，并且在低功耗模式下可以避免能源浪费。

此外，第一开关电容电路单元31和32均导通的情况下，开关电容电路100的噪声为KT/2C，其中，K为玻尔兹曼常数，T为温度，C为第一开关电容电路单元30中的采样电容的容值。第一开关电容电路单元31和32中任一个导通的情况下，开关电容电路100的噪声为KT/C，显然，两个第一开关电容电路单元30导通时的开关电容电路100的噪声，小于一个第一开关电容电路单元30导通时的开关电容电路100的噪声。如此，开关电容电路100在两个第一开关电容电路单元30导通时，具有较小的噪声，即具有较高的信噪比(Signal-NoiseRatio，SNR)。

需要说明的是，本实施例仅以I1＝I2/2为例，来说明第一电流值I1小于第二电流值I2，在其他实施方式中，可以是I1＝I2/3和I1＝I2/4等，本申请实施例对于第一电流值I1与第二电流值I2的比例关系不作具体限制。

还需要说明的是，本申请实施例仅以运算单元10的偏置电流为第一电流值I1时，导通一个第一开关电容电路单元30为例，对M进行示例性说明；以运算单元10的偏置电流为第二电流值I2时，导通两个第一开关电容电路单元30为例，对N进行示例性说明，在实际应用中，M还可以是两个或两个以上的正整数，N还可以是两个以上的正整数，至于具体导通的第一开关电容电路单元30的数量与运算单元的偏置电流相关。本申请实施例中，不对M和N的具体数值进行限制。

本申请实施例中，通过控制单元可以在运算单元的偏置电流为第一电流值时，导通M个第一开关电容电路单元，在运算单元的偏置电流为第二电流值时，导通N个第一开关电容电路单元，N和M均为正整数，其中，第一电流值小于第二电流值，且N>M，使得开关电容电路支持高功耗模式，并且在高功耗模式下可以提升开关电容电路的信噪比；另外，开关电容电路还可以支持低功耗模式，且在低功耗模式下可以避免能源浪费。

在一些实施例中，图4为本申请实施例提供的另一种开关电容电路的结构示意图，图4为图1所示实施例的基础上，控制单元20包括：至少两个控制开关S0，每个第一开关电容电路单元30的第二端通过一个控制开关S0与运算单元10的输入端电连接。

示例性的，如图4所示，控制单元20包括两个控制开关S0a和S0b，开关S0a的第一端与第一开关电容电路单元31的第二端电连接，开关S0a的第二端与运算单元10的第一输入端电连接。开关S0b的第一端与第一开关电容电路单元32的第二端电连接，开关S0b的第二端与运算单元10的第一输入端电连接。

开关S0a可以控制第一开关电容电路单元31的通断，开关S0b可以控制第一开关电容电路单元32的通断，若开关S0a导通，则第一开关电容电路单元31导通，即信号输入端通过第一开关电容电路单元31与运算单元10导通。若开关S0b导通，则第一开关电容电路单元32导通，即信号输入端通过第一开关电容电路单元32与运算单元10导通。

需要说明的是，图4仅示例性展示了控制单元20包括两个控制开关S0，在实际应用中，控制开关S0的数量还可以是三个或三个以上，且控制开关S0的数量取决于第一开关电容电路单元30的数量，本申请实施例对此不作具体限制。

在一些实施例中，图5为本申请实施例提供的又一种开关电容电路的结构示意图，图5为图4所示实施例的基础上，第一开关电容电路单元30包括第一开关组件33、第一电容C1和第二电容C2。

其中，信号输入端与第一开关组件33的第一端电连接，第一开关组件33的第二端与第一电容C1的第一极板电连接，第一电容C1的第二极板分别与控制开关S0的第一端、第二电容C2的第一极板和第一开关组件33的第三端电连接，控制开关S0的第二端与运算单元10的输入端电连接，第二电容C2的第二极板分别与第一开关组件33的第四端和运算单元10的输出端电连接。

示例性的，第一开关组件33可以控制信号输入端与第一电容C1的第一极板之间的通断、第一电容C1的第二极板和第二电容C2之间的通断，以及第一电容C1的第一极板与地之间的通断。在第一开关电容电路单元30的采样阶段，第一开关组件33可以控制信号输入端与第一电容C1的第一极板之间导通，若运算单元10的第二输入端接地，第一开关组件33的第五端接地，如图5所示，第一电容C1的第二极板电连接运算单元10的第一输入端，因此，第一电容C1的第二极板接地。此时，输入电压Vin提供的电荷存储在第一电容C1中，且第一电容C1两端的电压为Vin。在第一电容C1充电结束后，进入第一开关电容电路单元30的保持阶段，即第一开关组件33可以控制第一电容C1的第一极板接地，且控制第一电容C1的第二极板与第二电容C2之间导通。第一电容C1中存储的电荷转移至第二电容C2，同时，基于运算单元10进行相应的信号处理，使得运算单元10的输出电压为Vin*C1/C2，即开关电容电路100的输出电压Vout＝Vin*C1/C2。

在其他实施方式中，第一开关组件33的第五端可以电连接共模电压，或者，可以电连接输入信号的反向信号。

在一些实施例中，图6为本申请实施例提供的又一种开关电容电路的结构示意图，图6为图5所示实施例的基础上，第一开关组件33包括第一开关S1、第二开关S2和第三开关S3。

信号输入端与第一开关S1的第一端电连接，第一开关S1的第二端分别与第一电容C1的第一极板和第二开关S2电连接，第一电容C1的第二极板分别与第三开关S3的第一端、第二电容C2的第一极板和控制开关S0的第一端电连接，第三开关S3的第二端分别与运算单元10的输出端和第二电容C2的第二极板电连接。

示例性的，如图6所示，第二开关S2的第一端与第一开关S1的第二端电连接，第二开关S2的第二端接地。在第一开关电容电路单元30的采样阶段，第一开关S1和第三开关S3导通，第二开关S2断开，如图7所示，电荷通过信号输入端存储至第一电容C1中，直至第一电容C1充电结束。在第一开关电容电路单元30的保持阶段，第一开关S1和第三开关S3断开，第二开关S2导通，如图8所示，第一电容C1处于放电状态，第一电容C1中存储的电荷转移至第二电容C2中，此时，开关电容电路100输出一定的电压。

在其他实施方式中，第二开关S2的第二端可以电连接共模电压，或者，可以电连接输入信号的反向信号。

在一些实施例中，图9为本申请实施例提供的又一种开关电容电路的结构示意图，图9为图5所示实施例的基础上，开关电容电路100还包括至少一个第二开关电容电路单元40，每个第二开关电容电路单元40均与第一开关电容电路单元30并联。

第二开关电容电路单元40包括第二开关组件41、第三电容C3和第四电容C4，信号输入端与第二开关组件41的第一端电连接，第二开关组件41的第二端与第三电容C3的第一极板电连接，第三电容C3的第二极板分别与控制开关S0的第一端、第四电容C4的第一极板和第二开关组件41的第三端电连接，第四电容C4的第二极板分别与第二开关组件41的第四端和运算单元10的输出端电连接，第三电容C3的容值大于第一电容C1的容值。

示例性的，第二开关组件41可以控制信号输入端与第三电容C3的第一极板之间的通断、第三电容C3的第二极板和第四电容C4之间的通断，以及第三电容C3的第一极板与地之间的通断。在第二开关电容电路单元40的采样阶段，第二开关组件41可以控制信号输入端与第三电容C3的第一极板之间导通，若运算单元10的第二输入端接地，第二开关组件41的第五端接地，如图9所示，第三电容C3的第二极板电连接运算单元10的第一输入端，因此，第三电容C3的第二极板接地。此时，第三电容C3处于充电状态，输入电压Vin提供的电荷存储在第三电容C3中，直至第三电容C3充满第三电容C3两端的电压为Vin，第三电容C3的充电时长与第三电容C3的容值正相关。

在其他实施方式中，第二开关组件41的第五端可以电连接共模电压，或者，可以电连接输入信号的反向信号。

由于第三电容C3的容值大于第一电容C1的容值，即C3>C1，因此，第三电容C3和第一电容C1的输入电压均为Vin，则第三电容C3的充电时间大于第一电容C1的充电时间。如此，第二开关电容电路单元40的采样阶段的时长大于第一开关电容电路单元30的采样阶段的时长，也就是说，第二开关电容电路单元40的时钟频率小于第一开关电容电路单元30的时钟频率。

综上所述，针对较小的时钟频率，可以导通第二开关电容电路单元40，针对较大的时钟频率，可以导通第一开关电容电路单元30，如此，可以扩大开关电容电路100覆盖的时钟频率范围。

本申请实施例中，开关电容电路还包括至少一个第二开关电容电路单元，每个第二开关电容电路单元均与第一开关电容电路单元并联，第二开关电容电路单元包括第二开关组件、第三电容和第四电容，通过信号输入端与第二开关组件的第一端电连接，第二开关组件的第二端与第三电容的第一极板电连接，第三电容的第二极板分别与控制开关的第一端、第四电容的第一极板和第二开关组件的第三端电连接，第四电容的第二极板分别与第二开关组件的第四端和运算单元的输出端电连接；其中，第三电容的容值大于第一电容的容值，可以在较小时钟频率时，导通第二开关电容电路单元，在较大时钟频率时，导通第一开关电容电路单元，如此，可以扩大开关电容电路100覆盖的时钟频率范围。

在一些实施例中，图10为本申请实施例提供的又一种开关电容电路的结构示意图，图10为图5所示实施例的基础上，开关电容电路100还包括至少一个第三开关电容电路单元50，每个第三开关电容电路单元50均与第一开关电容电路单元30并联。

第三开关电容电路单元50包括第三开关组件51、第五电容C5和第六电容C6，信号输入端与第三开关组件51的第一端电连接，第三开关组件51的第二端与第五电容C5的第一极板电连接，第五电容C5的第二极板分别与控制开关S0的第一端、第六电容C6的第一极板和第三开关组件51的第三端电连接，第六电容C6的第二极板分别与第三开关组件51的第四端和运算单元10的输出端电连接，第五电容C5的容值小于第一电容C1的容值。

示例性的，第三开关组件51可以控制信号输入端与第五电容C5的第一极板之间的通断、第五电容C5的第二极板和第六电容C6之间的通断，以及第五电容C5的第一极板与地之间的通断。在第三开关电容电路单元50的采样阶段，第三开关组件51可以控制信号输入端与第五电容C5的第一极板之间导通，若运算单元10的第二输入端接地，第三开关组件51的第五端接地，如图10所示，第五电容C5的第二极板电连接运算单元10的第一输入端，因此，第五电容C5的第二极板接地。此时，第五电容C5处于充电状态，输入电压Vin提供的电荷存储在第五电容C5中，直至第五电容C5充满第五电容C5两端的电压为Vin，第五电容C5的充电时长与第五电容C5的容值正相关。

在其他实施方式中，第三开关组件51的第五端可以电连接共模电压，或者，可以电连接输入信号的反向信号。

由于第五电容C5的容值小于第一电容C1的容值，即C5<C1，因此，第五电容C5和第一电容C1的输入电压均为Vin，则第五电容C5的充电时间小于第一电容C1的充电时间。如此，第三开关电容电路单元50的采样阶段的时长小于第一开关电容电路单元30的采样阶段的时长，也就是说，第三开关电容电路单元50的时钟频率大于第一开关电容电路单元30的时钟频率。

综上所述，针对较小的时钟频率，可以导通第一开关电容电路单元30，针对较大的时钟频率，可以导通第三开关电容电路单元50，如此，可以扩大开关电容电路100覆盖的时钟频率范围，还可以提高开关电容电路100的最大时钟频率。

本申请实施例中，开关电容电路还包括至少一个第三开关电容电路单元，每个第三开关电容电路单元均与第一开关电容电路单元并联，第三开关电容电路单元包括第三开关组件、第五电容和第六电容，通过信号输入端与第三开关组件的第一端电连接，第三开关组件的第二端与第五电容的第一极板电连接，第五电容的第二极板分别与控制开关的第一端、第六电容的第一极板和第三开关组件的第三端电连接，第六电容的第二极板分别与第三开关组件的第四端和运算单元的输出端电连接，第三开关组件的第五端接地；其中，第五电容的容值小于第一电容的容值，则可以在较小时钟频率时，导通第一开关电容电路单元，在较大时钟频率时，导通第三开关电容电路单元，如此，可以扩大开关电容电路100覆盖的时钟频率范围，还可以提高开关电容电路的最大时钟频率。

需要说明的是，图1所示的开关电容电路100在具体实施时，可以得到图4-图10所示的可能的开关电容电路100的技术方案。在实际应用中，在图3所示的差分开关电容电路100在具体实施时，可以以相同的方式得到可能的差分开关电容电路100的技术方案，这里不再赘述。

在一些实施例中，继续参见图1，运算单元10包括放大器，在其他实施方式中，运算单元10可以包括滤波器；或者，包括模数转换器；亦或者，包括积分器。

示例性的，基于开关电容电路100具体实现的功能来确定运算单元10的类型，例如，若开关电容电路10为开关电容放大器电路，则运算单元10包括放大器；若开关电容电路100为开关电容积分器电路，则运算单元10包括积分器；若开关电容电路100为开关电容滤波电路，则运算单元10包括滤波器；若开关电容电路100为开关电容模数转换电路，则运算单元10包括模数转换器。

本申请实施例还提供了一种半导体器件，半导体器件包括上述任一实施例提供的开关电容电路100。

本申请实施例提供的半导体器件包括上述任一实施例提供的开关电容电路100，具有与开关电容电路100相同的功能模块和有益效果，这里不再赘述。

本申请实施例还提供了一种芯片，包括上述任一实施例提供的开关电容电路100。

示例性的，将上述任一实施例提供的开关电容电路100集成到芯片中，可以减小开关电容电路100的体积，有利于开关电容电路100的小型化发展。

本申请实施例提供的芯片包括上述任一实施例提供的电压转换电路，具有与电压转换电路相同的功能模块和有益效果，这里不再赘述。

以上公开的仅为本申请的具体实施例，但是，本申请实施例并非局限于此，任何本领域的技术人员能思之的变化都应落入本申请的保护范围。

本申请描述的“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。本申请可以借助于包括有若干不同元件的硬件以及借助于适当编程的计算机来实现。在列举了装置若干的单元权利要求中，这些装置中的若干个单元可以是通过同一个硬件项来具体体现。第一、第二、以及第三等的使用不表示任何顺序，可将这些单词解释为名称。上述实施例中的步骤，除有特殊说明外，不应理解为对执行顺序的限定。

以上所述，以上实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围。

Claims (9)

1.一种开关电容电路，其特征在于，包括：运算单元、控制单元和至少两个第一开关电容电路单元；

每个所述第一开关电容电路单元的第一端均与信号输入端电连接，每个所述第一开关电容电路单元的第二端均通过所述控制单元与所述运算单元的输入端电连接，每个所述第一开关电容电路单元的第三端均与所述运算单元的输出端电连接；

所述控制单元，用于控制每个所述第一开关电容电路单元的通断；

所述控制单元，具体用于在所述运算单元的偏置电流为第一电流值时，导通M个所述第一开关电容电路单元，M为正整数；在所述运算单元的偏置电流为第二电流值时，导通N个所述第一开关电容电路单元，N为正整数；其中，所述第一电流值小于所述第二电流值，且N>M；

所述开关电容电路，用于在至少一个所述第一开关电容电路单元导通时，导通所述信号输入端与所述运算单元。

2.根据权利要求1所述的开关电容电路，其特征在于，所述控制单元包括至少两个控制开关；

每个所述第一开关电容电路单元的第二端通过一个所述控制开关与所述运算单元的输入端电连接。

3.根据权利要求2所述的开关电容电路，其特征在于，所述第一开关电容电路单元包括第一开关组件、第一电容和第二电容；

所述信号输入端与所述第一开关组件的第一端电连接，所述第一开关组件的第二端与所述第一电容的第一极板电连接，所述第一电容的第二极板分别与所述控制开关的第一端、所述第二电容的第一极板和所述第一开关组件的第三端电连接，所述控制开关的第二端与所述运算单元的输入端电连接，所述第二电容的第二极板分别与所述第一开关组件的第四端和所述运算单元的输出端电连接。

4.根据权利要求3所述的开关电容电路，其特征在于，所述开关电容电路还包括至少一个第二开关电容电路单元，每个所述第二开关电容电路单元均与所述第一开关电容电路单元并联；

所述第二开关电容电路单元包括第二开关组件、第三电容和第四电容；所述信号输入端与所述第二开关组件的第一端电连接，所述第二开关组件的第二端与所述第三电容的第一极板电连接，所述第三电容的第二极板分别与所述控制开关的第一端、所述第四电容的第一极板和所述第二开关组件的第三端电连接，所述第四电容的第二极板分别与所述第二开关组件的第四端和所述运算单元的输出端电连接；

其中，所述第三电容的容值大于所述第一电容的容值。

5.根据权利要求3所述的开关电容电路，其特征在于，所述开关电容电路还包括至少一个第三开关电容电路单元，每个所述第三开关电容电路单元均与所述第一开关电容电路单元并联；

所述第三开关电容电路单元包括第三开关组件、第五电容和第六电容；所述信号输入端与所述第三开关组件的第一端电连接，所述第三开关组件的第二端与所述第五电容的第一极板电连接，所述第五电容的第二极板分别与所述控制开关的第一端、所述第六电容的第一极板和所述第三开关组件的第三端电连接，所述第六电容的第二极板分别与所述第三开关组件的第四端和所述运算单元的输出端电连接；

其中，所述第五电容的容值小于所述第一电容的容值。

6.根据权利要求3所述的开关电容电路，其特征在于，所述第一开关组件包括第一开关、第二开关和第三开关；

所述信号输入端与所述第一开关的第一端电连接，所述第一开关的第二端分别与所述第一电容的第一极板和所述第二开关电连接，所述第一电容的第二极板分别与所述第三开关的第一端、所述第二电容的第一极板和所述控制开关的第一端电连接，所述第三开关的第二端分别与所述运算单元的输出端和所述第二电容的第二极板电连接。

7.根据权利要求2所述的开关电容电路，其特征在于，所述运算单元包括放大器、滤波器、模数转换器和积分器中的任一个。

8.一种半导体器件，其特征在于，包括权利要求1-7任一项所述的开关电容电路。

9.一种芯片，其特征在于，包括权利要求1-7任一项所述的开关电容电路。