CN115940932A - 多路信号加法电路以及多路信号加法的实现方法 - Google Patents

多路信号加法电路以及多路信号加法的实现方法 Download PDF

Info

Publication number
CN115940932A
CN115940932A CN202110953589.7A CN202110953589A CN115940932A CN 115940932 A CN115940932 A CN 115940932A CN 202110953589 A CN202110953589 A CN 202110953589A CN 115940932 A CN115940932 A CN 115940932A
Authority
CN
China
Prior art keywords
charge
circuit
switch
discharge
charge transfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110953589.7A
Other languages
English (en)
Other versions
CN115940932B (zh
Inventor
黄冲
黄裕泉
许如柏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huimang Microelectronics Shenzhen Co ltd
Original Assignee
Huimang Microelectronics Shenzhen Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huimang Microelectronics Shenzhen Co ltd filed Critical Huimang Microelectronics Shenzhen Co ltd
Priority to CN202110953589.7A priority Critical patent/CN115940932B/zh
Priority to US17/680,275 priority patent/US20230058715A1/en
Publication of CN115940932A publication Critical patent/CN115940932A/zh
Application granted granted Critical
Publication of CN115940932B publication Critical patent/CN115940932B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/50—Adding; Subtracting
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/005—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements using switched capacitors, e.g. dynamic amplifiers; using switched capacitors as resistors in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/017—Adjustment of width or dutycycle of pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/264—An operational amplifier based integrator or transistor based integrator being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/151—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with two complementary outputs
    • H03K5/1515—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with two complementary outputs non-overlapping

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Optimization (AREA)
  • General Engineering & Computer Science (AREA)
  • Amplifiers (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明公开了一种多路信号加法电路以及多路信号加法的实现方法，该加法电路包括运算放大器、多个充放电电路、电荷转移电路、开关序列、控制电路，本发明可以根据实际需要编程设定各个充放电电路和电荷转移电路的占空比，不仅适合静态电压加法器，也适合动态电压加法器，当信号较多时，防止个别信号引起的输出干扰，大大减小加法器的面积，可以IP化，可以编程设置多种组合加法控制，节省芯片成本，在检测监测中具有广泛的适用性。

Description

多路信号加法电路以及多路信号加法的实现方法
技术领域
本发明涉及多路信号加法领域，尤其涉及一种多路信号加法电路以及多路信号加法的实现方法。
背景技术
现有电压信号加法电路参考图1所示，包括运算放大器opa，电阻R0、R1、R2，M1、M2、M3、M4构成的两个电流镜电路，滤波电容C0。其工作原理是，输入基准电压V1、V2，基准电压V1通过运算放大器opa负反馈,使得R1上电压为V1，R1上流过的电流为I_R1＝V1/R1，电流I_R1流过M1，通过电流镜电路镜像到M2，M2上流过的电流为I_M2＝K1*I_R1，电流流到R0上。同理，基准电压V2通过运算放大器opa负反馈，使得R2上电压为V2，R2上流过的电流为I_R2＝V2/R2，电流I_R2流过M3，通过电流镜电路镜像到M4，M4上流过的电流为I_M4＝K2*I_R2，电流流到R0上。因此，R0上流过M2和M4的电流和为I_R0＝I_M2+I_M4＝K1*I_R1+K2*I_R2＝K1*(V2/R2)+K2*(V2/R2)，因此R0上的电压为Vo＝R0*(K1*(V2/R2)+K2*(V2/R2))＝(K1*V2*(R0/R2)+K2*V2*(R0/R2))。该方式适合静态电压加法器，当信号较多时，运算放大器opa以及电流镜面积较大，而且对于动态信号加法容易有干扰。
发明内容
本发明要解决的技术问题在于，针对现有技术的上述缺陷，提供一种多路信号加法电路以及多路信号加法的实现方法。
本发明解决其技术问题所采用的技术方案是：
一方面，构造一种多路信号加法电路，所述电路包括：
运算放大器，稳态时其第一个输入端和第二个个输入端的电势相等，其第一个输入端接参考地；
多个充放电电路，所述充放电电路连接于所述运算放大器的第二个输入端和参考地之间，所述充放电电路用于在自身处于工作状态时的每一个时钟周期内，先利用接入的基准电压进行充电再放电释放电荷；
电荷转移电路，连接于所述运算放大器的输出端和第二个输入端之间，用于在自身处于工作状态时的每一个时钟周期内，先放电释放电荷再利用当前的所有处于工作状态的所述充放电电路释放的电荷进行充电；
开关序列，包括分布于多个充放电电路和电荷转移电路中的多个开关，用于通过改变开关状态控制各个所述充放电电路和电荷转移电路在每一个时钟周期内的状态是否为工作状态；
控制电路，用于基于积分周期和预先为多个所述充放电电路和电荷转移电路分别设定的占空比，计算一个所述积分周期内多个所述充放电电路和电荷转移电路各自处于工作状态的时钟周期的个数，通过控制所述开关序列中的各个开关的状态使得所述充放电电路和电荷转移电路在一个积分周期内处于工作状态的时钟周期的个数分别为之前计算出的时钟周期的个数，并根据至少一个积分周期内运算放大器的输出端的电压确定加法结果，其中，所述积分周期由多个时钟周期构成。
优选地，每一所述充放电电路以及所述电荷转移电路均分别包括至少一个充放电电容。
优选地，所述的根据至少一个积分周期内运算放大器的输出端的电压确定加法结果，具体是基于如下计算式计算：
Figure BDA0003219166220000031
其中，n表示充放电电路的个数，Di表示第i个充放电电路对应的占空比，0≤Di≤1，Vi表示第i个充放电电路接入的基准电压的电压值，Ci表示第i个充放电电路中的充放电电容的电容值，D0表示电荷转移电路对应的占空比，C0表示电荷转移电路的充放电电容的电容值，Vout表示至少一个积分周期内运算放大器的输出端的电压的平均电压值。
优选地，每一个时钟周期内：处于工作状态的所述充放电电路的充电与放电的切换时刻，处于工作状态的所述电荷转移电路的放电与充电的切换时刻，全部保持同步。
优选地，所述开关序列包括多个第一开关以及多个第二开关，每一个所述充放电电路以及所述电荷转移电路的两端均连接两个第一开关且还均连接两个第二开关；
所述充放电电路通过导通对应的第一开关、断开对应的第二开关实现充电，以及通过导通对应的第二开关、断开对应的第一开关实现放电；
所述电荷转移电路通过导通对应的第一开关、断开对应的第二开关实现放电，以及通过导通对应的第二开关、断开对应的第一开关实现充电；
所述充放电电路、所述电荷转移电路处于非工作状态时，其所对应的第一开关、第二开关均断开。
优选地，每一所述充放电电路的第一端经由一个第一开关接入对应的基准电压，每一所述充放电电路的第一端还经由一个第二开关接参考地，每一所述充放电电路的第二端经由一个第一开关接参考地，每一所述充放电电路的第二端还经由一个第二开关接所述运算放大器的第二个输入端。
优选地，所述电荷转移电路的第一端经由一个第一开关接参考地，所述电荷转移电路的第一端还经由一个第二开关接所述运算放大器的第二个输入端，所述电荷转移电路的第二端经由一个第一开关接参考地，所述电荷转移电路的第二端还经由一个第二开关接所述运算放大器的输出端。
优选地，第一开关和第二开关都是高电平导通、低电平断开，第一开关的控制信号由时钟信号和设定的占空比对应的占空比信号相与得到，第二开关的控制信号由时钟信号的反相信号和所述占空比信号相与得到；
其中，占空比信号的周期与积分周期一致，占空比信号的一个周期内的高电平的时间长度是Di*T，且占空比信号的高电平上升沿与时钟信号的高电平上升沿同步，占空比信号的高电平的时间长度是时钟周期的整数倍，其中，Di表示第i个充放电电路对应的占空比，T表示积分周期的时间长度。
优选地，所述电路还包括第一滤波电容、第二滤波电容、第三滤波电容，所述第一滤波电容连接于所述运算放大器的第一个输入端和第二个输入端之间，所述第二滤波电容连接于所述运算放大器的第二个输入端和输出端之间，所述第三滤波电容连接于所述运算放大器的输出端和参考地之间。
本发明另一方面还构造了一种多路信号加法的实现方法，基于前述电路实现，所述方法包括：
控制电路预先设定多个所述充放电电路和电荷转移电路设定的占空比；
计算一个所述积分周期内多个所述充放电电路和电荷转移电路各自处于工作状态的时钟周期的个数；
控制所述开关序列中的各个开关的状态使得所述充放电电路和电荷转移电路在一个积分周期内处于工作状态的时钟周期的个数分别为之前计算出的时钟周期的个数，其中，所述积分周期由多个时钟周期构成。
根据至少一个积分周期内运算放大器的输出端的电压确定加法结果。
本发明的多路信号加法电路以及多路信号加法的实现方法，具有以下有益效果：本发明可以根据实际需要编程设定各个充放电电路和电荷转移电路的占空比，不仅适合静态电压加法器，也适合动态电压加法器，当信号较多时，防止个别信号引起的输出干扰，大大减小加法器的面积，可以IP化，可以编程设置多种组合加法控制，节省芯片成本，在检测监测中具有广泛的适用性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图：
图1是现有电压信号加法电路的电路图；
图2是本发明多路信号加法电路的电路图；
图3是本发明的工作原理波形图；
图4是第一开关和第二开关的控制信号的产生逻辑示意图；
图5是第一开关和第二开关的控制信号的产生过程的波形示意图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的典型实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。应当理解本发明实施例以及实施例中的具体特征是对本申请技术方案的详细的说明，而不是对本申请技术方案的限定，在不冲突的情况下，本发明实施例以及实施例中的技术特征可以相互组合。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。
本说明书中使用的“第一”、“第二”等包含序数的术语可用于说明各种构成要素，但是这些构成要素不受这些术语的限定。使用这些术语的目的仅在于将一个构成要素区别于其他构成要素。例如，在不脱离本发明的权利范围的前提下，第一构成要素可被命名为第二构成要素，类似地，第二构成要素也可以被命名为第一构成要素。
实施例一
参考图2，本实施例公开了一种多路信号加法电路，所述电路包括：运算放大器opa、多个充放电电路、电荷转移电路、开关序列、控制电路、第一滤波电容Cin、第二滤波电容Cf、第三滤波电容Cout。
运算放大器opa，稳态时其第一个输入端和第二个个输入端的电势相等，其第一个输入端接参考地。所述第一滤波电容Cin连接于所述运算放大器opa的第一个输入端和第二个输入端之间，所述第二滤波电容Cf连接于所述运算放大器opa的第二个输入端和输出端之间，所述第三滤波电容Cout连接于所述运算放大器opa的输出端和参考地之间，需要说明的是，第三滤波电容Cout可以为其他滤波电路(如RC滤波电路,开关电容滤波电路等)。
多个充放电电路，其数量与需要进行加法运算的项数一致，每一个充放电电路接入一个基准电压。所述充放电电路连接于所述运算放大器opa的第二个输入端和参考地之间，所述充放电电路用于在自身处于工作状态时的每一个时钟周期CLK内，先利用接入的基准电压进行充电再放电释放电荷。具体的，每一所述充放电电路分别包括至少一个充放电电容，本实施例中，总共n个充放电电路中，第i个充放电电路中的总的电容等效值用Ci表示，1≤i≤n，n是正整数。
电荷转移电路，连接于所述运算放大器opa的输出端和第二个输入端之间，用于在自身处于工作状态时的每一个时钟周期CLK内，先放电释放电荷再利用当前的所有处于工作状态的所述充放电电路释放的电荷进行充电。具体的，所述电荷转移电路包括至少一个充放电电容，本实施例中，电荷转移电路得总的电容等效值用C0表示。
开关序列，包括分布于多个充放电电路和电荷转移电路中的多个开关，用于通过改变开关状态控制各个所述充放电电路和电荷转移电路在每一个时钟周期CLK内的状态是否为工作状态。
其中，所述开关序列包括多个第一开关s1～sn以及多个第二开关s1_x～sn_x，每一个所述充放电电路以及所述电荷转移电路的两端均连接两个第一开关且还均连接两个第二开关。所述充放电电路通过导通对应的第一开关、断开对应的第二开关实现充电，以及通过导通对应的第二开关、断开对应的第一开关实现放电；所述电荷转移电路通过导通对应的第一开关、断开对应的第二开关实现放电，以及通过导通对应的第二开关、断开对应的第一开关实现充电。
具体的，每一所述充放电电路的Ci的第一端经由一个第一开关si接入对应的基准电压Vi，每一所述充放电电路的Ci的第一端还经由一个第二开关si_x接参考地，每一所述充放电电路的Ci的第二端经由一个第一开关si接参考地，每一所述充放电电路的Ci的第二端还经由一个第二开关si_x接所述运算放大器opa的第二个输入端。所述电荷转移电路的C0的第一端经由一个第一开关s0接参考地，所述电荷转移电路的C0的第一端还经由一个第二开关s0_x接所述运算放大器opa的第二个输入端，所述电荷转移电路的C0的第二端经由一个第一开关s0接参考地，所述电荷转移电路的C0的第二端还经由一个第二开关s0_x接所述运算放大器opa的输出端。
控制电路，用于基于积分周期T和预先为多个所述充放电电路和电荷转移电路分别设定的占空比，计算一个所述积分周期T内多个所述充放电电路和电荷转移电路各自处于工作状态的时钟周期CLK的个数，通过控制所述开关序列中的各个开关的状态使得所述充放电电路和电荷转移电路在一个积分周期T内处于工作状态的时钟周期CLK的个数分别为之前计算出的时钟周期CLK的个数，并根据至少一个积分周期T内运算放大器opa的输出端的电压确定加法结果。
参考图3，所述积分周期T由m个时钟周期CLK构成，需要说明的是，图3中m取的10仅仅是为了简单示意便于理解，实际上积分周期T是远大于时钟周期CLK的，即m是一个比较大的值，比如100。
具体的，假设充放电电路的占空比是Di，则计算一个所述积分周期T内多个所述充放电电路和电荷转移电路各自处于工作状态的时钟周期CLK的个数，是基于计算式Di*m得到。比如说m＝100，即一个积分周期T有100个CLK，假设Di是0.5，则意味着有第i个充放电电路处于工作状态的时钟周期CLK的个数是：100*0.5＝50个。
进一步地，每一个时钟周期CLK内：处于工作状态的所述充放电电路的充电与放电的切换时刻，处于工作状态的所述电荷转移电路的放电与充电的切换时刻，全部保持同步。即每一个时钟周期CLK内，处于工作状态的所述充放电电路和处于工作状态的所述电荷转移电路，他们的第一开关是同步导通/断开，第二开关是同步断开/导通。可以理解的是，如果当前时钟周期CLK内所述充放电电路、所述电荷转移电路处于非工作状态，则其所对应的第一开关、第二开关在控制电路的控制下均断开。
参考图4-5，下面以第i个充放电电路所对应的第一开关si和第二开关si_x为例，介绍一种第一开关si的控制信号S(si)和第二开关si_x的控制信号S(si_x)的产生方案。以第一开关si和第二开关si_x都是高电平导通、低电平断开为例，第一开关si的控制信号S(si)由时钟信号S(CLK)和设定的占空比对应的占空比信号S(Di)相与得到，第二开关si_x的控制信号S(si_x)由时钟信号S(CLK)的反相信号S(CLK_x)和设定的占空比对应的占空比信号S(Di)相与得到。其中，S(CLK)和S(CLK_x)也可以是非交叠时钟信号。
其中，占空比信号S(Di)的周期与积分周期一致，即占空比信号S(Di)的周期长度也为T，占空比信号S(Di)的一个周期内的高电平的时间长度是Di*T，而且占空比信号的高电平上升沿与时钟信号的高电平上升沿同步，占空比信号的高电平的时间长度是时钟周期CLK的整数倍。
具体的，所述的根据至少一个积分周期T内运算放大器opa的输出端的电压确定加法结果，具体是基于如下计算式计算：
Figure BDA0003219166220000091
其中，n表示充放电电路的个数，Di表示第i个充放电电路对应的占空比，0≤Di≤1，Vi表示第i个充放电电路接入的基准电压的电压值，Di＝0表示基准电压Vi断开,未加入加法电路,对应的充放电电路开关(第一开关、第二开关)都是断开状态；Ci表示第i个充放电电路中的充放电电容的电容值，D0表示电荷转移电路对应的占空比，C0表示电荷转移电路的充放电电容的电容值，Vout表示至少一个积分周期T内运算放大器opa的输出端的电压的平均电压值。
下面介绍本实施例的工作原理：
以第i个充放电电路为例，1≤i≤n。si导通，si_x断开时，电容Ci从0V充电到Vi，电容C0从Vout放电到0V；si断开,si_x导通时，电容Ci的电荷为Vi*Ci,转移到电容C0和Cf上；达到平衡时，一个积分周期T时间内,电容Ci的平均电荷为Di*Vi*Ci，等于电容C0的放电电荷数D0*Vout*C0，即：
D1*V1*C1+D2*V2*C2+…+Dn*Vn*Cn＝D0*Vout*C0；
参考图3，假设一个积分周期T包括10个时钟周期CLK(一般不止10个，此处是为了便于作图理解)，即T＝10*CLK，假设D0＝0.2，则意味着在一个T的10个CLK内，C0在2个CLK内都是工作状态，比如在前面的2CLK内，每一个CLK都是充放电一次(控制电路控制s0通且s0_x断开，再s0开且s0_x导通)，而后面的8CLK内s0、s0_x一直是断开的。假设D1＝1，则意味着在一个T的10个CLK内，C1是工作状态，即每一个CLK都是充放电一次(先s1导通且s1_x断开，再s1断开且s1_x导通)。假设D2＝0.5，则意味着在一个T的10个CLK内，C2在5个CLK内都是工作状态，比如在前面的5个CLK内，每一个CLK都是充放电一次(先s2导通且s2_x断开，再s2断开且s2_x导通)，而后面的5个CLK内s2、s2_x一直是断开的。
一个积分周期T内,，达到稳态时,由于电荷守恒,充电电荷总和等于放电电荷总和,即10*V1*C1+5*V2*C2＝2*Vout*C0，因此我们只需测得Vout在计算2*Vout*C0就可以估算最终的加法结果。
由于Di是可以实现编程控制，所以我们可以根据需要改变加法项，本实施例不仅适合静态电压加法器，也适合动态电压加法器，当信号较多时，防止个别信号引起的输出干扰，大大减小加法器的面积，可以IP化，可以编程设置多种组合加法控制，节省芯片成本，在检测监测中具有广泛的适用性。
实施例二
基于同一发明构思，本实施例公开了一种多路信号加法的实现方法，基于实施例一所述电路实现，所述方法包括：
S101：控制电路预先设定多个所述充放电电路和电荷转移电路设定的占空比，即通过编程设置Di的数值，0≤Di≤1。
S102：计算一个所述积分周期T内多个所述充放电电路和电荷转移电路各自处于工作状态的时钟周期CLK的个数；
具体的，充放电电路、电荷转移电路处于工作状态的时钟周期CLK的个数是Di*m。
S103：控制所述开关序列中的各个开关的状态使得所述充放电电路和电荷转移电路在一个积分周期T内处于工作状态的时钟周期CLK的个数分别为之前计算出的时钟周期CLK的个数；
S104：根据至少一个积分周期T内运算放大器opa的输出端的电压确定加法结果。
更多内容可以参考实施例一部分，此处不再赘述。
上面结合附图对本发明的实施例进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，这些均属于本发明的保护之内。

Claims (10)

1.一种多路信号加法电路，其特征在于，所述电路包括：
运算放大器，稳态时其第一个输入端和第二个个输入端的电势相等，其第一个输入端接参考地；
多个充放电电路，所述充放电电路连接于所述运算放大器的第二个输入端和参考地之间，所述充放电电路用于在自身处于工作状态时的每一个时钟周期内，先利用接入的基准电压进行充电再放电释放电荷；
电荷转移电路，连接于所述运算放大器的输出端和第二个输入端之间，用于在自身处于工作状态时的每一个时钟周期内，先放电释放电荷再利用当前的所有处于工作状态的所述充放电电路释放的电荷进行充电；
开关序列，包括分布于多个充放电电路和电荷转移电路中的多个开关，用于通过改变开关状态控制各个所述充放电电路和电荷转移电路在每一个时钟周期内的状态是否为工作状态；
控制电路，用于基于积分周期和预先为多个所述充放电电路和电荷转移电路分别设定的占空比，计算一个所述积分周期内多个所述充放电电路和电荷转移电路各自处于工作状态的时钟周期的个数，通过控制所述开关序列中的各个开关的状态使得所述充放电电路和电荷转移电路在一个积分周期内处于工作状态的时钟周期的个数分别为之前计算出的时钟周期的个数，并根据至少一个积分周期内运算放大器的输出端的电压确定加法结果，其中，所述积分周期由多个时钟周期构成。
2.根据权利要求1所述的多路信号加法电路，其特征在于，每一所述充放电电路以及所述电荷转移电路均分别包括至少一个充放电电容。
3.根据权利要求2所述的多路信号加法电路，其特征在于，所述的根据至少一个积分周期内运算放大器的输出端的电压确定加法结果，具体是基于如下计算式计算：
Figure FDA0003219166210000021
其中，n表示充放电电路的个数，Di表示第i个充放电电路对应的占空比，0≤Di≤1，Vi表示第i个充放电电路接入的基准电压的电压值，Ci表示第i个充放电电路中的充放电电容的电容值，D0表示电荷转移电路对应的占空比，C0表示电荷转移电路的充放电电容的电容值，Vout表示至少一个积分周期内运算放大器的输出端的电压的平均电压值。
4.根据权利要求1所述的多路信号加法电路，其特征在于，每一个时钟周期内：处于工作状态的所述充放电电路的充电与放电的切换时刻，处于工作状态的所述电荷转移电路的放电与充电的切换时刻，全部保持同步。
5.根据权利要求1所述的多路信号加法电路，其特征在于，所述开关序列包括多个第一开关以及多个第二开关，每一个所述充放电电路以及所述电荷转移电路的两端均连接两个第一开关且还均连接两个第二开关；
所述充放电电路通过导通对应的第一开关、断开对应的第二开关实现充电，以及通过导通对应的第二开关、断开对应的第一开关实现放电；
所述电荷转移电路通过导通对应的第一开关、断开对应的第二开关实现放电，以及通过导通对应的第二开关、断开对应的第一开关实现充电；
所述充放电电路、所述电荷转移电路处于非工作状态时，其所对应的第一开关、第二开关均断开。
6.根据权利要求5所述的多路信号加法电路，其特征在于，每一所述充放电电路的第一端经由一个第一开关接入对应的基准电压，每一所述充放电电路的第一端还经由一个第二开关接参考地，每一所述充放电电路的第二端经由一个第一开关接参考地，每一所述充放电电路的第二端还经由一个第二开关接所述运算放大器的第二个输入端。
7.根据权利要求6所述的多路信号加法电路，其特征在于，所述电荷转移电路的第一端经由一个第一开关接参考地，所述电荷转移电路的第一端还经由一个第二开关接所述运算放大器的第二个输入端，所述电荷转移电路的第二端经由一个第一开关接参考地，所述电荷转移电路的第二端还经由一个第二开关接所述运算放大器的输出端。
8.根据权利要求5所述的多路信号加法电路，其特征在于，第一开关和第二开关都是高电平导通、低电平断开，第一开关的控制信号由时钟信号和设定的占空比对应的占空比信号相与得到，第二开关的控制信号由时钟信号的反相信号和所述占空比信号相与得到；
其中，占空比信号的周期与积分周期一致，占空比信号的一个周期内的高电平的时间长度是Di*T，且占空比信号的高电平上升沿与时钟信号的高电平上升沿同步，占空比信号的高电平的时间长度是时钟周期的整数倍，其中，Di表示第i个充放电电路对应的占空比，T表示积分周期的时间长度。
9.根据权利要求1所述的多路信号加法电路，其特征在于，所述电路还包括第一滤波电容、第二滤波电容、第三滤波电容，所述第一滤波电容连接于所述运算放大器的第一个输入端和第二个输入端之间，所述第二滤波电容连接于所述运算放大器的第二个输入端和输出端之间，所述第三滤波电容连接于所述运算放大器的输出端和参考地之间。
10.一种多路信号加法的实现方法，其特征在于，基于权利要求1-9任一项所述电路实现，所述方法包括：
控制电路预先设定多个所述充放电电路和电荷转移电路设定的占空比；
计算一个所述积分周期内多个所述充放电电路和电荷转移电路各自处于工作状态的时钟周期的个数；
控制所述开关序列中的各个开关的状态使得所述充放电电路和电荷转移电路在一个积分周期内处于工作状态的时钟周期的个数分别为之前计算出的时钟周期的个数，其中，所述积分周期由多个时钟周期构成。
根据至少一个积分周期内运算放大器的输出端的电压确定加法结果。
CN202110953589.7A 2021-08-19 2021-08-19 多路信号加法电路以及多路信号加法的实现方法 Active CN115940932B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110953589.7A CN115940932B (zh) 2021-08-19 2021-08-19 多路信号加法电路以及多路信号加法的实现方法
US17/680,275 US20230058715A1 (en) 2021-08-19 2022-02-24 Adding circuit for multi-channel signals and implementation method of adding circuit for multi-channel signals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110953589.7A CN115940932B (zh) 2021-08-19 2021-08-19 多路信号加法电路以及多路信号加法的实现方法

Publications (2)

Publication Number Publication Date
CN115940932A true CN115940932A (zh) 2023-04-07
CN115940932B CN115940932B (zh) 2023-11-21

Family

ID=85228053

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110953589.7A Active CN115940932B (zh) 2021-08-19 2021-08-19 多路信号加法电路以及多路信号加法的实现方法

Country Status (2)

Country Link
US (1) US20230058715A1 (zh)
CN (1) CN115940932B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117215983A (zh) * 2023-11-09 2023-12-12 辉芒微电子(深圳)股份有限公司 I2c接口规避错误起始和停止条件的电路结构及方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05290596A (ja) * 1992-04-07 1993-11-05 Matsushita Electric Ind Co Ltd スイッチトキャパシタサンプルホールド遅延回路
US6452531B1 (en) * 1999-08-27 2002-09-17 Analog Devices, Inc. Jitter and load insensitive charge transfer
CN101741242A (zh) * 2010-01-21 2010-06-16 中国科学院上海微系统与信息技术研究所 电荷泵及其工作方法
CN107091652A (zh) * 2015-12-04 2017-08-25 财团法人交大思源基金会 阻抗至数字转换器、阻抗至数字转换装置及方法
CN112965641A (zh) * 2021-05-18 2021-06-15 深圳曦华科技有限公司 一种电容检测电路、相关方法、模块、装置、设备及应用

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05290596A (ja) * 1992-04-07 1993-11-05 Matsushita Electric Ind Co Ltd スイッチトキャパシタサンプルホールド遅延回路
US6452531B1 (en) * 1999-08-27 2002-09-17 Analog Devices, Inc. Jitter and load insensitive charge transfer
CN101741242A (zh) * 2010-01-21 2010-06-16 中国科学院上海微系统与信息技术研究所 电荷泵及其工作方法
CN107091652A (zh) * 2015-12-04 2017-08-25 财团法人交大思源基金会 阻抗至数字转换器、阻抗至数字转换装置及方法
CN112965641A (zh) * 2021-05-18 2021-06-15 深圳曦华科技有限公司 一种电容检测电路、相关方法、模块、装置、设备及应用

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117215983A (zh) * 2023-11-09 2023-12-12 辉芒微电子(深圳)股份有限公司 I2c接口规避错误起始和停止条件的电路结构及方法
CN117215983B (zh) * 2023-11-09 2024-03-22 辉芒微电子(深圳)股份有限公司 I2c接口规避错误起始和停止条件的电路结构及方法

Also Published As

Publication number Publication date
CN115940932B (zh) 2023-11-21
US20230058715A1 (en) 2023-02-23

Similar Documents

Publication Publication Date Title
US6563235B1 (en) Switched capacitor array circuit for use in DC-DC converter and method
TWI406489B (zh) Ｄｃ-ｄｃ轉換器及方法
US7282985B2 (en) Charge pump with at least two outputs
US6717458B1 (en) Method and apparatus for a DC-DC charge pump voltage converter-regulator circuit
CN100547893C (zh) Dc-dc转换器的控制电路及其控制方法
US8339186B2 (en) Voltage level shift circuits and methods
US9602052B2 (en) Stable oscillator for use in an electronic circuit
CA1234415A (en) Switched capacitor filter
KR101512305B1 (ko) 자동 셀 밸런스화를 이용한 커패시터 충전 시스템 및 방법
KR100463619B1 (ko) 차지펌프 회로의 제어 방법
JP2006067783A (ja) Ｄｃ−ｄｃコンバータ
CN108365747B (zh) 切换式电容直流对直流转换器电路及其产生方法
CN115940932A (zh) 多路信号加法电路以及多路信号加法的实现方法
JPH08205524A (ja) 電圧変換装置
JP2003008404A (ja) 発振回路
US8339215B2 (en) Charge domain filter with controllable transfer functions and transfer function control methods thereof
JPH06164323A (ja) スイッチトキャパシタ回路
CN110994976B (zh) 开关电源频谱扩展方法、电路及开关电源系统
CN101783590A (zh) 一种升压时钟电路和带该升压时钟电路的电荷泵
US6680685B2 (en) Chopper analog-to-digital converter with power saving mode
US7518439B1 (en) High precision gain amplifier without precision passive components
JP4307900B2 (ja) 昇圧回路
US20050135125A1 (en) [charge-pump circuitry]
JP3761720B2 (ja) マッチトフィルタ
CN111697820B (zh) 多输出升压电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant