JP4307900B2 - 昇圧回路 - Google Patents
昇圧回路 Download PDFInfo
- Publication number
- JP4307900B2 JP4307900B2 JP2003130242A JP2003130242A JP4307900B2 JP 4307900 B2 JP4307900 B2 JP 4307900B2 JP 2003130242 A JP2003130242 A JP 2003130242A JP 2003130242 A JP2003130242 A JP 2003130242A JP 4307900 B2 JP4307900 B2 JP 4307900B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- node
- terminal
- switch
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、入力電圧の１倍からＮ倍（Ｎ≧２）のいずれか１つの電圧に中間電圧を加算した電圧を出力する昇圧回路に関するものである。
【０００２】
【従来の技術】
従来、ＬＣＤドライバの液晶駆動用電源などに使用する昇圧回路は、ＬＣＤ画面の輝度を調整できるように、図６に示すように、整数倍の昇圧を行う昇圧回路２０（２倍昇圧回路として特許文献１参照）の出力端子２２に補助回路３０を接続して、昇圧回路２０だけでは生成できない中間電圧を生成していた。
【０００３】
昇圧回路２０では、コンデンサＣ１〜Ｃ６とスイッチＳ１〜Ｓ１６から構成され、スイッチＳ１，Ｓ３，Ｓ４，Ｓ６，Ｓ７，Ｓ９，Ｓ１０，Ｓ１２，Ｓ１３，Ｓ１５をオンし、スイッチＳ２，Ｓ５，Ｓ８，Ｓ１１，Ｓ１４，Ｓ１６をオフして各コンデンサＣ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５にそれぞれ電源端子２１の電圧ＶＣＣを充電し、次に前記オフさせたスイッチ群をオンさせ、前記オンさせたスイッチ群をオフさせることによりコンデンサＣ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５を電源端子２１とコンデンサＣ６に直列接続し、以後これを繰り返すことにより、そのコンデンサＣ６に５ＶＣＣが充電され、出力端子２２から出力される。
【０００４】
また、補助回路３０では、演算増幅器３１，３２、抵抗Ｒ１１〜Ｒ１５、コンデンサＣ１１、可変抵抗ＶＲ２から構成され、昇圧回路２０の出力端子２２の５ＶＣＣの電圧を演算増幅器３１，３２の電源として入力し、可変抵抗ＶＲ２の調整により、出力端子３３に０〜５ＶＣＣの範囲の任意の電圧を出力する。
【０００５】
【特許文献１】
特開２０００−２７０５４０号公報
【発明が解決しようとする課題】
しかしこのような昇圧回路２０と補助回路３０を組み合わせた昇圧方法では、昇圧回路２０の他に余分な補助回路３０が必要となってコスト高となるとともに、昇圧回路２０の出力端子２２に対して補助回路３０が負荷としてが加わるため、補助回路３０の消費電流に対して昇圧倍率分の消費電流が昇圧回路２０の消費電流に加わり、消費電流が増大するという問題があった。
【０００６】
本発明の目的は、余分な補助回路を不要とすることにより、コスト安を図るとともに消費電流削減も図った昇圧回路を提供することである。
【０００７】
【課題を解決するための手段】
請求項１にかかる発明は、第１コンデンサと、該第１コンデンサの一端に一端が接続された第１スイッチと、前記第１コンデンサの他端に一端が接続された第２および第３スイッチとから単位回路を構成し、且つ前記第１スイッチの他端をノードＡ、前記第２スイッチの他端をノードＢ、前記第３スイッチの他端をノードＣ、前記第１コンデンサと前記第１スイッチの共通接続点をノードＤとして、ある単位回路のノードＤに別の単位回路のノードＢを接続することによりＮ−１段（Ｎ≧２）の単位回路を縦属接続し、該縦属接続の初段単位回路のノードＢと該初段単位回路からＮ−１段目単位回路の全ノードＡに電源端子を接続するとともに全ノードＣに接地端子を接続し、前記Ｎ−１段目単位回路のノードＤにＮ段目単位回路のノードＡを接続し、該Ｎ段目単位回路のノードＢに中間電圧端子を接続するとともにノードＣに前記接地端子を接続し且つノードＤに第４スイッチを介して出力端子を接続し、該出力端子と前記接地端子間に第２コンデンサを接続してなり、前記各単位回路の前記第１，第２，第３スイッチ及び前記第４スイッチのオン／オフを制御することにより、前記電源端子の電圧の１倍からＮ倍のいずれか１つの電圧に前記中間電圧端子の電圧が加算された電圧が出力されるようにしたことを特徴とする昇圧回路とした。
【０００８】
請求項２にかかる発明は、請求項１に記載の昇圧回路において、前記中間電圧端子の電圧は、前記電源端子の電圧より低い電圧であることを特徴とする昇圧回路とした。
【０００９】
請求項３にかかる発明は、請求項２に記載の昇圧回路において、前記中間電圧端子の電圧は、前記電源端子の電圧を分圧して生成することを特徴とする昇圧回路とした。
【００１０】
【発明の実施の形態】
図１は、本発明の１つの実施形態の昇圧回路の回路図である。図１において、Ｃ１〜Ｃ６はコンデンサ、Ｓ１〜Ｓ１６はスイッチ、１は電源（ＶＣＣ）端子、２は接地（ＧＮＤ）端子、３は中間電圧（ＶＩＮ）端子、４は出力端子、５は単位回路である。なお、中間電圧ＶＩＮは別途生成し又は外部入力する任意電圧である。
【００１１】
単位回路５は、図１における最も左側の１段目単位回路を代表して説明すると、コンデンサＣ１と、コンデンサＣ１の一端に一端が接続されたスイッチＳ１と、コンデンサＣ１の他端に一端が接続されたスイッチＳ２，Ｓ３とから構成されている。スイッチＳ１の他端はノードＡ、スイッチＳ２の他端はノードＢ、スイッチＳ３の他端はノードＣ、コンデンサＣ１とスイッチＳ１の共通接続点はノードＤである。
【００１２】
本実施形態では、ある単位回路５のノードＤに別の単位回路５のノードＢを接続することにより、単位回路５を４段だけ縦属接続し、さらに、その縦属接続の４段目単位回路５のノードＤに５段目単位回路５のノードＡを接続している。１段目単位回路５のノードＢと１段目〜４段目単位回路５の全ノードＡは電源端子１に接続し、５段目単位回路５のノードＢは中間電圧端子３に接続し、全単位回路５のノードＣは接地端子２に接続している。そして、５段目単位回路５のノードＤにスイッチＳ１６を介してコンデンサＣ６の一端を接続し、そのコンデンサＣ６の他端は接地端子２に接続している。
【００１３】
図２は中間電圧ＶＩＮを電源端子１の電圧ＶＣＣをもとに生成して供給する場合の昇圧回路を示す図である。図２において、６は中間電圧入力回路であり、抵抗Ｒ１、可変抵抗ＶＲ１、コンデンサＣ７からなり、可変抵抗ＶＲ１の抵抗値を調整することにより電圧ＶＣＣの分圧比を調整して中間電圧ＶＩＮの値を０〜ＶＣＣの範囲内の任意の電圧に設定することができる。
【００１４】
▲１▼「５倍昇圧＋ＶＩＮ電圧」の動作（図１，図３（ａ）〜（ｃ））
（ａ）スイッチＳ１，Ｓ３，Ｓ４，Ｓ６，Ｓ７，Ｓ９，Ｓ１０，Ｓ１２をオンさせ、残りのスイッチをオフさせる。これによって図３（ａ）に示すように各コンデンサＣ１〜Ｃ４に個々に電圧ＶＣＣが充電される。
【００１５】
（ｂ）スイッチＳ２，Ｓ５，Ｓ８，Ｓ１１，Ｓ１３，Ｓ１５をオンさせ、残りのスイッチをオフさせる。これにより図３（ｂ）に示すようにコンデンサＣ１〜Ｃ５が電源端子１と接地端子２との間に直列接続され、各コンデンサＣ１〜Ｃ４の電圧ＶＣＣに電源端子１の電圧ＶＣＣが同極性で加算された５ＶＣＣの電圧がコンデンサＣ５に充電される。
【００１６】
（ｃ）スイッチＳ１４，Ｓ１６をオンさせ、残りのスイッチをオフさせる。これにより図３（ｃ）に示すようにコンデンサＣ５の５ＶＣＣの電圧に中間電圧ＶＩＮが加算されて出力端子４（ＶＯＵＴ）に現れる。
【００１７】
（ｄ）よって、図３（ａ）〜（ｃ）のスイッチ状態を順次繰り返して切り替えることにより、出力端子４に安定した「５ＶＣＣ＋ＶＩＮ」の電圧が得られる。
【００１８】
▲２▼「３倍昇圧＋ＶＩＮ電圧」の動作（図１，図４（ａ）〜（ｃ））
（ａ）スイッチＳ７，Ｓ９，Ｓ１０，Ｓ１２をオンさせ、残りのスイッチをオフさせる。これによって図４（ａ）に示すように各コンデンサＣ３，Ｃ４に個々に電圧ＶＣＣが充電される。
【００１９】
（ｂ）スイッチＳ４，Ｓ８，Ｓ１１，Ｓ１３，Ｓ１５をオンさせ、残りのスイッチをオフさせる。これにより図４（ｂ）に示すようにコンデンサＣ３〜Ｃ５が電源端子１と接地端子２との間に直列接続され、各コンデンサＣ３〜Ｃ４の電圧ＶＣＣに電源端子１の電圧ＶＣＣが同極性で加算された３ＶＣＣの電圧がコンデンサＣ５に充電される。
【００２０】
（ｃ）スイッチＳ１４，Ｓ１６をオンさせ、残りのスイッチをオフさせる。これにより図４（ｃ）に示すようにコンデンサＣ５の３ＶＣＣの電圧に中間電圧ＶＩＮが加算されて出力端子４（ＶＯＵＴ）に現れる。
【００２１】
（ｄ）よって、図４（ａ）〜（ｃ）のスイッチ状態を順次繰り返して切り替えることにより、出力端子４に安定した「３ＶＣＣ＋ＶＩＮ」の電圧が得られる。
【００２２】
▲３▼「４倍以下の昇圧＋ＶＩＮ電圧」の動作
（ａ）上記▲２▼の（ａ）の動作のように、必要な倍数の各コンデンサに電源電圧ＶＣＣを充電するスイッチのみオンさせ、残りのスイッチをオフさせる。これにより当該の各コンデンサに個々に電圧ＶＣＣが充電される。
【００２３】
（ｂ）上記▲２▼の（ｂ）の動作のように、（ａ）で充電したコンデンサとコンデンサＣ５を電源端子１と接地端子２との間に直列接続させるスイッチのみオンする。これにより電圧ＶＣＣに電源端子１の電圧ＶＣＣが同極性で加算された電圧がコンデンサＣ５に充電される。
【００２４】
（ｃ）スイッチＳ１４，Ｓ１６をオンさせ、残りのスイッチをオフさせる。これによってコンデンサＣ５に充電された電圧に中間電圧ＶＩＮが加算されて出力端子４（ＶＯＵＴ）に現れる。
【００２５】
（ｄ）よって、（ａ），（ｂ），（ｃ）のスイッチ状態を順次繰り返して切り替えることにより、出力端子４に安定した「４倍以下の任意倍の昇圧電圧＋ＶＩＮ」の電圧が得られる。
【００２６】
以上のように、本昇圧回路では、スイッチＳ１〜Ｓ１６の切り替えによって電源電圧ＶＣＣの１倍〜５倍のいずれか１つの電圧に中間電圧ＶＩＮを加算した電圧を出力することができる。
【００２７】
なお、図１、図２では単位回路５の段数Ｎが５である場合を例にして説明したが、Ｎ≧２であればよい。したがって、電源電圧ＶＣＣの１倍〜Ｎ倍のいずれか１つの電圧に中間電圧ＶＩＮを加算した電圧を生成することができる。図５に、この場合の入力する電源電圧ＶＣＣおよび中間電圧ＶＩＮと出力電圧ＶＯＵＴとの関係を示した。
【００２８】
【発明の効果】
以上のように本発明によれば、単位回路をＮ段組み合わせることにより電源電圧の１倍〜Ｎ倍のいずれか１つの電圧に中間電圧を加算した電圧を生成することができる。この中間電圧の値は任意である。また、従来の回路構成では昇圧回路の出力端子に負荷がある構成のために、負荷電流の昇圧倍数分が消費電流に加算されていたが、本発明の回路構成は昇圧回路の入力側に中間電圧入力回路を設ける場合には入力負荷分の電流のみの加算となる。よって、従来の補助回路が削減されることによって、チップサイズの削減と消費電流の削減が可能となるという利点がある。
【図面の簡単な説明】
【図１】本発明の１つの実施形態の昇圧回路の回路図である。
【図２】図１の回路の中間電圧を電源電圧を分圧して生成する場合の昇圧回路の回路図である。
【図３】（ａ）〜（ｃ）は「５倍昇圧＋ＶＩＮ」の昇圧動作説明図である。
【図４】（ａ）〜（ｃ）は「３倍昇圧＋ＶＩＮ」の昇圧動作説明図である。
【図５】昇圧回路の入力電圧と出力電圧の関係を示す図である。
【図６】従来の昇圧回路の回路図である。
【符号の説明】
１：電源（ＶＣＣ）端子
２：接地（ＧＮＤ）端子
３：中間電圧（ＶＩＮ）端子
４：出力（ＶＯＵＴ）端子
５：単位回路
６：中間電圧入力回路
【発明の属する技術分野】
本発明は、入力電圧の１倍からＮ倍（Ｎ≧２）のいずれか１つの電圧に中間電圧を加算した電圧を出力する昇圧回路に関するものである。
【０００２】
【従来の技術】
従来、ＬＣＤドライバの液晶駆動用電源などに使用する昇圧回路は、ＬＣＤ画面の輝度を調整できるように、図６に示すように、整数倍の昇圧を行う昇圧回路２０（２倍昇圧回路として特許文献１参照）の出力端子２２に補助回路３０を接続して、昇圧回路２０だけでは生成できない中間電圧を生成していた。
【０００３】
昇圧回路２０では、コンデンサＣ１〜Ｃ６とスイッチＳ１〜Ｓ１６から構成され、スイッチＳ１，Ｓ３，Ｓ４，Ｓ６，Ｓ７，Ｓ９，Ｓ１０，Ｓ１２，Ｓ１３，Ｓ１５をオンし、スイッチＳ２，Ｓ５，Ｓ８，Ｓ１１，Ｓ１４，Ｓ１６をオフして各コンデンサＣ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５にそれぞれ電源端子２１の電圧ＶＣＣを充電し、次に前記オフさせたスイッチ群をオンさせ、前記オンさせたスイッチ群をオフさせることによりコンデンサＣ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５を電源端子２１とコンデンサＣ６に直列接続し、以後これを繰り返すことにより、そのコンデンサＣ６に５ＶＣＣが充電され、出力端子２２から出力される。
【０００４】
また、補助回路３０では、演算増幅器３１，３２、抵抗Ｒ１１〜Ｒ１５、コンデンサＣ１１、可変抵抗ＶＲ２から構成され、昇圧回路２０の出力端子２２の５ＶＣＣの電圧を演算増幅器３１，３２の電源として入力し、可変抵抗ＶＲ２の調整により、出力端子３３に０〜５ＶＣＣの範囲の任意の電圧を出力する。
【０００５】
【特許文献１】
特開２０００−２７０５４０号公報
【発明が解決しようとする課題】
しかしこのような昇圧回路２０と補助回路３０を組み合わせた昇圧方法では、昇圧回路２０の他に余分な補助回路３０が必要となってコスト高となるとともに、昇圧回路２０の出力端子２２に対して補助回路３０が負荷としてが加わるため、補助回路３０の消費電流に対して昇圧倍率分の消費電流が昇圧回路２０の消費電流に加わり、消費電流が増大するという問題があった。
【０００６】
本発明の目的は、余分な補助回路を不要とすることにより、コスト安を図るとともに消費電流削減も図った昇圧回路を提供することである。
【０００７】
【課題を解決するための手段】
請求項１にかかる発明は、第１コンデンサと、該第１コンデンサの一端に一端が接続された第１スイッチと、前記第１コンデンサの他端に一端が接続された第２および第３スイッチとから単位回路を構成し、且つ前記第１スイッチの他端をノードＡ、前記第２スイッチの他端をノードＢ、前記第３スイッチの他端をノードＣ、前記第１コンデンサと前記第１スイッチの共通接続点をノードＤとして、ある単位回路のノードＤに別の単位回路のノードＢを接続することによりＮ−１段（Ｎ≧２）の単位回路を縦属接続し、該縦属接続の初段単位回路のノードＢと該初段単位回路からＮ−１段目単位回路の全ノードＡに電源端子を接続するとともに全ノードＣに接地端子を接続し、前記Ｎ−１段目単位回路のノードＤにＮ段目単位回路のノードＡを接続し、該Ｎ段目単位回路のノードＢに中間電圧端子を接続するとともにノードＣに前記接地端子を接続し且つノードＤに第４スイッチを介して出力端子を接続し、該出力端子と前記接地端子間に第２コンデンサを接続してなり、前記各単位回路の前記第１，第２，第３スイッチ及び前記第４スイッチのオン／オフを制御することにより、前記電源端子の電圧の１倍からＮ倍のいずれか１つの電圧に前記中間電圧端子の電圧が加算された電圧が出力されるようにしたことを特徴とする昇圧回路とした。
【０００８】
請求項２にかかる発明は、請求項１に記載の昇圧回路において、前記中間電圧端子の電圧は、前記電源端子の電圧より低い電圧であることを特徴とする昇圧回路とした。
【０００９】
請求項３にかかる発明は、請求項２に記載の昇圧回路において、前記中間電圧端子の電圧は、前記電源端子の電圧を分圧して生成することを特徴とする昇圧回路とした。
【００１０】
【発明の実施の形態】
図１は、本発明の１つの実施形態の昇圧回路の回路図である。図１において、Ｃ１〜Ｃ６はコンデンサ、Ｓ１〜Ｓ１６はスイッチ、１は電源（ＶＣＣ）端子、２は接地（ＧＮＤ）端子、３は中間電圧（ＶＩＮ）端子、４は出力端子、５は単位回路である。なお、中間電圧ＶＩＮは別途生成し又は外部入力する任意電圧である。
【００１１】
単位回路５は、図１における最も左側の１段目単位回路を代表して説明すると、コンデンサＣ１と、コンデンサＣ１の一端に一端が接続されたスイッチＳ１と、コンデンサＣ１の他端に一端が接続されたスイッチＳ２，Ｓ３とから構成されている。スイッチＳ１の他端はノードＡ、スイッチＳ２の他端はノードＢ、スイッチＳ３の他端はノードＣ、コンデンサＣ１とスイッチＳ１の共通接続点はノードＤである。
【００１２】
本実施形態では、ある単位回路５のノードＤに別の単位回路５のノードＢを接続することにより、単位回路５を４段だけ縦属接続し、さらに、その縦属接続の４段目単位回路５のノードＤに５段目単位回路５のノードＡを接続している。１段目単位回路５のノードＢと１段目〜４段目単位回路５の全ノードＡは電源端子１に接続し、５段目単位回路５のノードＢは中間電圧端子３に接続し、全単位回路５のノードＣは接地端子２に接続している。そして、５段目単位回路５のノードＤにスイッチＳ１６を介してコンデンサＣ６の一端を接続し、そのコンデンサＣ６の他端は接地端子２に接続している。
【００１３】
図２は中間電圧ＶＩＮを電源端子１の電圧ＶＣＣをもとに生成して供給する場合の昇圧回路を示す図である。図２において、６は中間電圧入力回路であり、抵抗Ｒ１、可変抵抗ＶＲ１、コンデンサＣ７からなり、可変抵抗ＶＲ１の抵抗値を調整することにより電圧ＶＣＣの分圧比を調整して中間電圧ＶＩＮの値を０〜ＶＣＣの範囲内の任意の電圧に設定することができる。
【００１４】
▲１▼「５倍昇圧＋ＶＩＮ電圧」の動作（図１，図３（ａ）〜（ｃ））
（ａ）スイッチＳ１，Ｓ３，Ｓ４，Ｓ６，Ｓ７，Ｓ９，Ｓ１０，Ｓ１２をオンさせ、残りのスイッチをオフさせる。これによって図３（ａ）に示すように各コンデンサＣ１〜Ｃ４に個々に電圧ＶＣＣが充電される。
【００１５】
（ｂ）スイッチＳ２，Ｓ５，Ｓ８，Ｓ１１，Ｓ１３，Ｓ１５をオンさせ、残りのスイッチをオフさせる。これにより図３（ｂ）に示すようにコンデンサＣ１〜Ｃ５が電源端子１と接地端子２との間に直列接続され、各コンデンサＣ１〜Ｃ４の電圧ＶＣＣに電源端子１の電圧ＶＣＣが同極性で加算された５ＶＣＣの電圧がコンデンサＣ５に充電される。
【００１６】
（ｃ）スイッチＳ１４，Ｓ１６をオンさせ、残りのスイッチをオフさせる。これにより図３（ｃ）に示すようにコンデンサＣ５の５ＶＣＣの電圧に中間電圧ＶＩＮが加算されて出力端子４（ＶＯＵＴ）に現れる。
【００１７】
（ｄ）よって、図３（ａ）〜（ｃ）のスイッチ状態を順次繰り返して切り替えることにより、出力端子４に安定した「５ＶＣＣ＋ＶＩＮ」の電圧が得られる。
【００１８】
▲２▼「３倍昇圧＋ＶＩＮ電圧」の動作（図１，図４（ａ）〜（ｃ））
（ａ）スイッチＳ７，Ｓ９，Ｓ１０，Ｓ１２をオンさせ、残りのスイッチをオフさせる。これによって図４（ａ）に示すように各コンデンサＣ３，Ｃ４に個々に電圧ＶＣＣが充電される。
【００１９】
（ｂ）スイッチＳ４，Ｓ８，Ｓ１１，Ｓ１３，Ｓ１５をオンさせ、残りのスイッチをオフさせる。これにより図４（ｂ）に示すようにコンデンサＣ３〜Ｃ５が電源端子１と接地端子２との間に直列接続され、各コンデンサＣ３〜Ｃ４の電圧ＶＣＣに電源端子１の電圧ＶＣＣが同極性で加算された３ＶＣＣの電圧がコンデンサＣ５に充電される。
【００２０】
（ｃ）スイッチＳ１４，Ｓ１６をオンさせ、残りのスイッチをオフさせる。これにより図４（ｃ）に示すようにコンデンサＣ５の３ＶＣＣの電圧に中間電圧ＶＩＮが加算されて出力端子４（ＶＯＵＴ）に現れる。
【００２１】
（ｄ）よって、図４（ａ）〜（ｃ）のスイッチ状態を順次繰り返して切り替えることにより、出力端子４に安定した「３ＶＣＣ＋ＶＩＮ」の電圧が得られる。
【００２２】
▲３▼「４倍以下の昇圧＋ＶＩＮ電圧」の動作
（ａ）上記▲２▼の（ａ）の動作のように、必要な倍数の各コンデンサに電源電圧ＶＣＣを充電するスイッチのみオンさせ、残りのスイッチをオフさせる。これにより当該の各コンデンサに個々に電圧ＶＣＣが充電される。
【００２３】
（ｂ）上記▲２▼の（ｂ）の動作のように、（ａ）で充電したコンデンサとコンデンサＣ５を電源端子１と接地端子２との間に直列接続させるスイッチのみオンする。これにより電圧ＶＣＣに電源端子１の電圧ＶＣＣが同極性で加算された電圧がコンデンサＣ５に充電される。
【００２４】
（ｃ）スイッチＳ１４，Ｓ１６をオンさせ、残りのスイッチをオフさせる。これによってコンデンサＣ５に充電された電圧に中間電圧ＶＩＮが加算されて出力端子４（ＶＯＵＴ）に現れる。
【００２５】
（ｄ）よって、（ａ），（ｂ），（ｃ）のスイッチ状態を順次繰り返して切り替えることにより、出力端子４に安定した「４倍以下の任意倍の昇圧電圧＋ＶＩＮ」の電圧が得られる。
【００２６】
以上のように、本昇圧回路では、スイッチＳ１〜Ｓ１６の切り替えによって電源電圧ＶＣＣの１倍〜５倍のいずれか１つの電圧に中間電圧ＶＩＮを加算した電圧を出力することができる。
【００２７】
なお、図１、図２では単位回路５の段数Ｎが５である場合を例にして説明したが、Ｎ≧２であればよい。したがって、電源電圧ＶＣＣの１倍〜Ｎ倍のいずれか１つの電圧に中間電圧ＶＩＮを加算した電圧を生成することができる。図５に、この場合の入力する電源電圧ＶＣＣおよび中間電圧ＶＩＮと出力電圧ＶＯＵＴとの関係を示した。
【００２８】
【発明の効果】
以上のように本発明によれば、単位回路をＮ段組み合わせることにより電源電圧の１倍〜Ｎ倍のいずれか１つの電圧に中間電圧を加算した電圧を生成することができる。この中間電圧の値は任意である。また、従来の回路構成では昇圧回路の出力端子に負荷がある構成のために、負荷電流の昇圧倍数分が消費電流に加算されていたが、本発明の回路構成は昇圧回路の入力側に中間電圧入力回路を設ける場合には入力負荷分の電流のみの加算となる。よって、従来の補助回路が削減されることによって、チップサイズの削減と消費電流の削減が可能となるという利点がある。
【図面の簡単な説明】
【図１】本発明の１つの実施形態の昇圧回路の回路図である。
【図２】図１の回路の中間電圧を電源電圧を分圧して生成する場合の昇圧回路の回路図である。
【図３】（ａ）〜（ｃ）は「５倍昇圧＋ＶＩＮ」の昇圧動作説明図である。
【図４】（ａ）〜（ｃ）は「３倍昇圧＋ＶＩＮ」の昇圧動作説明図である。
【図５】昇圧回路の入力電圧と出力電圧の関係を示す図である。
【図６】従来の昇圧回路の回路図である。
【符号の説明】
１：電源（ＶＣＣ）端子
２：接地（ＧＮＤ）端子
３：中間電圧（ＶＩＮ）端子
４：出力（ＶＯＵＴ）端子
５：単位回路
６：中間電圧入力回路
Claims (3)
- 第１コンデンサと、該第１コンデンサの一端に一端が接続された第１スイッチと、前記第１コンデンサの他端に一端が接続された第２および第３スイッチとから単位回路を構成し、且つ前記第１スイッチの他端をノードＡ、前記第２スイッチの他端をノードＢ、前記第３スイッチの他端をノードＣ、前記第１コンデンサと前記第１スイッチの共通接続点をノードＤとして、
ある単位回路のノードＤに別の単位回路のノードＢを接続することによりＮ−１段（Ｎ≧２）の単位回路を縦属接続し、該縦属接続の初段単位回路のノードＢと該初段単位回路からＮ−１段目単位回路の全ノードＡに電源端子を接続するとともに全ノードＣに接地端子を接続し、
前記Ｎ−１段目単位回路のノードＤにＮ段目単位回路のノードＡを接続し、該Ｎ段目単位回路のノードＢに中間電圧端子を接続するとともにノードＣに前記接地端子を接続し且つノードＤに第４スイッチを介して出力端子を接続し、該出力端子と前記接地端子間に第２コンデンサを接続してなり、
前記各単位回路の前記第１，第２，第３スイッチ及び前記第４スイッチのオン／オフを制御することにより、前記電源端子の電圧の１倍からＮ倍のいずれか１つの電圧に前記中間電圧端子の電圧が加算された電圧が出力されるようにしたことを特徴とする昇圧回路。 - 請求項１に記載の昇圧回路において、
前記中間電圧端子の電圧は、前記電源端子の電圧より低い電圧であることを特徴とする昇圧回路。 - 請求項２に記載の昇圧回路において、
前記中間電圧端子の電圧は、前記電源端子の電圧を分圧して生成することを特徴とする昇圧回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003130242A JP4307900B2 (ja) | 2003-05-08 | 2003-05-08 | 昇圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003130242A JP4307900B2 (ja) | 2003-05-08 | 2003-05-08 | 昇圧回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004336904A JP2004336904A (ja) | 2004-11-25 |
| JP4307900B2 true JP4307900B2 (ja) | 2009-08-05 |
Family
ID=33505828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003130242A Expired - Fee Related JP4307900B2 (ja) | 2003-05-08 | 2003-05-08 | 昇圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4307900B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006166581A (ja) * | 2004-12-07 | 2006-06-22 | Seiko Epson Corp | 電源装置 |
| JP4756467B2 (ja) * | 2006-01-19 | 2011-08-24 | セイコーエプソン株式会社 | Ｄｃ−ｄｃコンバータ |
| JP4816774B2 (ja) * | 2009-07-21 | 2011-11-16 | セイコーエプソン株式会社 | 容量性負荷駆動回路、液体噴射装置、および印刷装置 |
| JP5537180B2 (ja) | 2010-02-16 | 2014-07-02 | 株式会社東芝 | 静電型アクチュエータ装置 |
| JP5759710B2 (ja) | 2010-12-08 | 2015-08-05 | 東芝テック株式会社 | 静電容量性アクチュエータの駆動装置 |
| US20230179158A1 (en) * | 2020-01-22 | 2023-06-08 | Sony Semiconductor Solutions Corporation | Switching amplifier |
-
2003
- 2003-05-08 JP JP2003130242A patent/JP4307900B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004336904A (ja) | 2004-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4204528B2 (ja) | ブースト回路及びブーストパワー装置 | |
| US20080150621A1 (en) | Charge pump circuit and methods of operation thereof | |
| JP2006191360A5 (ja) | ||
| JP4644760B2 (ja) | Ｄａコンバータ | |
| WO2006043479A1 (ja) | スイッチング電源装置およびそれを用いた電子機器 | |
| JP2007074797A (ja) | スイッチング電源装置およびそれを用いた電子機器 | |
| US8198756B2 (en) | Voltage-boosting stage | |
| US6753623B2 (en) | Switched capacitor array circuits having universal rest state and method | |
| JP2002159169A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2003033007A (ja) | チャージポンプ回路の制御方法 | |
| US8742832B2 (en) | Multi-step charge pump and method for producing multi-step charge pumping | |
| JP4307900B2 (ja) | 昇圧回路 | |
| JPH0678527A (ja) | 駆動電圧供給装置とその集積回路 | |
| JP4908175B2 (ja) | チャージポンプ回路の制御回路、方法、およびそれらを用いたチャージポンプ回路ならびに電子機器 | |
| US7969232B2 (en) | Booster and voltage detection method thereof | |
| JP4266811B2 (ja) | 定電圧回路 | |
| JPH0281090A (ja) | 電力回収回路 | |
| JP2001309642A (ja) | 可変昇圧回路 | |
| JP2005278295A (ja) | 昇圧回路 | |
| JP4474709B2 (ja) | 電源装置 | |
| JP2001309641A (ja) | 可変昇圧回路 | |
| JP2004129413A (ja) | チャージポンプ回路 | |
| JP2013059240A (ja) | チャージポンプ回路およびその制御回路、オーディオ信号処理回路、電子機器 | |
| JP2005117830A (ja) | チャージポンプ回路 | |
| JP2002023681A (ja) | 表示装置及び駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060407 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090306 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090408 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090430 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4307900 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150515 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |