JP4908175B2 - チャージポンプ回路の制御回路、方法、およびそれらを用いたチャージポンプ回路ならびに電子機器 - Google Patents

Description

本発明は、チャージポンプ回路に関する。

近年の携帯電話、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｃｅ）等の小型情報端末においては、例えば液晶のバックライトに用いられるＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）などのように電池の出力電圧よりも高い電圧を必要とするデバイスが存在する。小型情報端末装置において、ある負荷が電池電圧よりも高い電圧を必要とする場合、チャージポンプ回路等の昇圧回路を用いて電池電圧を昇圧し、負荷回路を駆動するために必要な電圧を得ている。たとえば特許文献１には、関連技術が記載される。

特開２００１−３０９６４２号公報

チャージポンプ回路は、フライングキャパシタおよび出力キャパシタと、各キャパシタの充放電経路を形成する複数のスイッチを備えて構成されるのが一般的である。スイッチには、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）などが利用される。昇圧型のチャージポンプ回路の場合、昇圧動作中に各キャパシタの間に設けられるスイッチには、入力電圧（電池電圧）よりも高い電圧が印加される場合がある。したがって、スイッチとして耐圧の高いトランジスタを用いる必要があり、設計上の制約となっていた。

本発明はこうした課題に鑑みてなされたものであり、その目的のひとつは、チャージポンプ回路にスイッチとして使用されるトランジスタの耐圧を低下させることにある。

本発明のある態様は、ｎ段（ｎは、２以上の整数）にカスケード接続された複数のフライングキャパシタと、出力キャパシタを有するチャージポンプ回路の制御回路に関する。チャージポンプ回路は、１段目のフライングキャパシタを入力電圧を利用して充電する。また、ｉ（２≦ｉ≦ｎ）段目のフライングキャパシタを、ｉ−１段目のフライングキャパシタに蓄えられた電荷を利用して充電する。さらに出力キャパシタをｎ段目のフライングキャパシタに蓄えられた電荷を利用して充電する。
制御回路は、出力キャパシタに現れるチャージポンプ回路の出力電圧を所定の目標電圧と比較し、出力電圧が前記目標電圧より低いとき第１レベルとなり、出力電圧が目標電圧より高いとき第２レベルとなる比較信号を生成する電圧監視部と、比較信号にもとづき、複数のフライングキャパシタおよび出力キャパシタの充電、放電状態を切り替える制御部と、を備える。制御部は、比較信号が第１レベルのとき、クロック信号にもとづき、ｊ（＝ｎ−２×ｒ、ｒ＝０，１，２，…の非負整数）段目のフライングキャパシタを充電する第１状態と、ｋ（＝ｎ−２×ｒ−１）段目のフライングキャパシタおよび出力キャパシタを充電する第２状態と、を交互に繰り返して昇圧動作を実行する。制御部は、比較信号が第２レベルのとき、すべてのフライングキャパシタおよび出力キャパシタをオープン状態に設定する。制御部は、比較信号が第２レベルから第１レベルに遷移すると、出力キャパシタのみを充電する状態を少なくとも一回経た後に、昇圧動作に移行する。

この態様によると、停止状態から昇圧動作に移行する際に、出力キャパシタの直前のフライングキャパシタを充電する前に、電荷量が減少した直前のフライングキャパシタを利用して出力キャパシタを充電する。その結果、出力電圧が目標電圧を超えて過充電されるのを防止することができ、出力トランジスタに接続されるスイッチ素子に過電圧が印加されるのを防止できる。そのため、スイッチ素子として低耐圧のトランジスタを利用することができる。

制御部は、比較信号が第２レベルから第１レベルに遷移すると、クロック信号に応じて、
１）出力キャパシタのみを充電する状態；
２）ｎ段目のフライングキャパシタを充電する状態；
３）出力キャパシタに加えて、ｎ−１段目のフライングキャパシタを充電する状態；
４）ｎ段目のフライングキャパシタに加えて、ｎ−２段目のフライングキャパシタを充電する状態；（以下同様）
のシーケンスに従い、１回に充電するフライングキャパシタをｎ段目から１段目に向かって１個ずつ増加させ、最終的に第１状態および第２状態を繰り返す昇圧動作に移行してもよい。

ｎ＝２の場合に、制御部は、比較信号が第２レベルから第１レベルに遷移すると、クロック信号に応じて、
１）出力キャパシタのみを充電する状態；
２）２段目のフライングキャパシタを充電する状態；
３）出力キャパシタに加えて、１段目のフライングキャパシタを充電する状態；
のシーケンスを経て、昇圧動作に移行してもよい。

制御回路は、１段目のフライングキャパシタの第１端子と、第１入力電圧が入力される第１入力端子の間に設けられたスイッチと、ｉ（ｉは、１≦ｉ≦ｎ−１を満たす整数）段目のフライングキャパシタの第１端子と、ｉ＋１段目のフライングキャパシタの第１端子と、の間に設けられたスイッチ群と、ｎ段目のフライングキャパシタの第１端子と、出力キャパシタが接続される出力端子の間に設けられたスイッチと、ｉ（ｉは、１≦ｉ≦ｎを満たす整数）段目のフライングキャパシタの第２端子と、接地端子の間に設けられたスイッチ群と、ｉ（ｉは、１≦ｉ≦ｎを満たす整数）段目のフライングキャパシタの第２端子と、第（ｉ＋１）入力電圧が入力される第（ｉ＋１）入力端子の間に設けられたスイッチ群と、をさらに備えてもよい。

制御回路は、ひとつの半導体基板上に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。この場合、低耐圧のプロセスを利用できるため、制御回路を低コスト化することができる。

本発明の別の態様は、チャージポンプ回路である。このチャージポンプ回路は、ｎ個のフライングキャパシタと、出力キャパシタと、上述の制御回路と、を備える。

本発明のさらに別の態様は、電子機器である。この電子機器は、電池と、電池の電圧が、第１〜第ｎ入力電圧として入力され、電池の電圧をｎ倍した出力電圧を生成する上述のチャージポンプ回路と、を備える。

本発明のさらに別の態様は、フライングキャパシタと出力キャパシタを有するチャージポンプ回路の制御方法に関する。この制御方法は、出力キャパシタに現れるチャージポンプ回路の出力電圧を所定の目標電圧と比較し、出力電圧と目標電圧の大小関係を監視するステップと、出力電圧が目標電圧より低いとき、フライングキャパシタを充電する第１状態と、フライングキャパシタに蓄えられた電荷を用いて出力キャパシタを充電する第２状態とを繰り返す昇圧ステップと、出力電圧が目標電圧より高いとき、フライングキャパシタおよび出力キャパシタをオープンとする停止ステップと、出力電圧が目標電圧より低くなったことを契機として、出力キャパシタのみを充電する状態を少なくとも一回経た後に、昇圧ステップへと移行するステップと、を備える。

本発明のさらに別の態様もまた、制御方法である。この方法は、ｎ段（ｎは、２以上の整数）にカスケード接続された複数のフライングキャパシタと、出力キャパシタを有するチャージポンプ回路の制御方法であって、１段目のフライングキャパシタを入力電圧を利用して充電し、ｉ（２≦ｉ≦ｎ）段目のフライングキャパシタを、ｉ−１段目のフライングキャパシタに蓄えられた電荷を利用して充電し、出力キャパシタをｎ段目のフライングキャパシタに蓄えられた電荷を利用して充電する。この制御方法は、出力キャパシタに現れるチャージポンプ回路の出力電圧を所定の目標電圧と比較し、出力電圧と目標電圧の大小関係を監視するステップと、出力電圧が目標電圧より低いとき、ｊ（＝ｎ−２×ｒ、ｒ＝０，１，２，…）段目のフライングキャパシタを充電する第１状態と、ｋ（＝ｎ−２×ｒ−１、ｒ＝０，１，２，…）段目のフライングキャパシタおよび出力キャパシタを充電する第２状態と、を繰り返す昇圧ステップと、出力電圧が目標電圧より高いとき、すべてのフライングキャパシタおよび出力キャパシタをオープンとする停止ステップと、出力電圧が目標電圧より低くなったことを契機として、出力キャパシタのみを充電する状態を少なくとも一回経た後に、昇圧ステップへと移行する移行ステップと、を備える。

移行ステップは、
１）出力キャパシタのみを充電するステップ；
２）ｎ段目のフライングキャパシタを充電するステップ；
３）出力キャパシタに加えて、ｎ−１段目のフライングキャパシタを充電するステップ；
４）ｎ段目のフライングキャパシタに加えて、ｎ−２段目のフライングキャパシタを充電するステップ；（以下同様）
のシーケンスに従い、１回に充電するフライングキャパシタをｎ段目から１段目に向かって１個ずつ増加させ、最終的に第１状態および第２状態を繰り返す昇圧ステップに移行してもよい。

なお、以上の構成要素の任意の組合せや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明によれば、スイッチとして使用されるトランジスタの耐圧を下げられる。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
また、本明細書において、「部材Ａと部材Ｂが接続」された状態とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。

図１は、本発明の実施の形態に係るチャージポンプ回路２００の構成を示す。チャージポンプ回路２００は、制御回路１００、第１フライングキャパシタＣｆ１、第２フライングキャパシタＣｆ２、出力キャパシタＣｏ１を備える。チャージポンプ回路２００は、外部から供給される電圧を利用して、出力キャパシタＣｏ１を充電し、出力端子２０４から所定の出力電圧Ｖｏｕｔを出力する。

制御回路１００は、一つの半導体基板上に機能ＩＣとして一体集積化されており、電圧の入力用・出力用、またはキャパシタの接続用の端子として、第１入力端子１０２、第２入力端子１０４、第３入力端子１０６、出力端子１０８、第１接地端子１１０、第２接地端子１１２、第１キャパシタ端子１１４、第２キャパシタ端子１１６、第３キャパシタ端子１１８、第４キャパシタ端子１２０を備える。

第１キャパシタ端子１１４、第２キャパシタ端子１１６の間には、第１フライングキャパシタＣｆ１が接続される。第３キャパシタ端子１１８と第４キャパシタ端子１２０の間には第２フライングキャパシタＣｆ２が接続される。さらに、出力端子１０８と接地の間には、出力キャパシタＣｏ１が接続されている。以下、第１フライングキャパシタＣｆ１、第２フライングキャパシタＣｆ２それぞれの＋が付された端子を第１端子、−が付された端子を第２端子と呼ぶ。

制御回路１００の第１入力端子１０２、第２入力端子１０４、第３入力端子１０６には、それぞれ第１入力電圧Ｖｉｎ１、第２入力電圧Ｖｉｎ２、第３入力電圧Ｖｉｎ３が入力される。また、第１接地端子１１０、第２接地端子１１２はいずれも接地される。制御回路１００は、内部のスイッチＳＷ１〜ＳＷ７のオン、オフ状態を制御することにより、第１フライングキャパシタＣｆ１、第２フライングキャパシタＣｆ２、出力キャパシタＣｏ１の充放電状態を制御し、所望の出力電圧Ｖｏｕｔを生成する。

制御回路１００は、第１スイッチＳＷ１〜第７スイッチＳＷ７、制御部１０、電圧監視部２０を備える。
第１スイッチＳＷ１〜第７スイッチＳＷ７は、第１フライングキャパシタＣｆ１、第２フライングキャパシタＣｆ２、出力キャパシタＣｏ１に対する充放電経路を形成する。本実施の形態において、第１スイッチＳＷ１、第５スイッチＳＷ５はＮチャンネルＭＯＳＦＥＴであり、第２スイッチＳＷ２〜第４スイッチＳＷ４、第６スイッチＳＷ６、第７スイッチＳＷ７はＰチャンネルＭＯＳＦＥＴである。

図１に示すように、チャージポンプ回路２００は、ｎ（＝２）段のフライングキャパシタＣｆ１、Ｃｆ２がカスケード接続されており、フライングキャパシタＣｆ１、Ｃｆ２と順に電荷を転送することにより、最終的に出力キャパシタＣｏ１を充電する構成となっている。

第１スイッチＳＷ１は、第１入力端子１０２と第１キャパシタ端子１１４の間に設けられる。第２スイッチＳＷ２は、第２キャパシタ端子１１６と第１接地端子１１０の間に設けられる。第１スイッチＳＷ１、第２スイッチＳＷ２は、第１入力電圧Ｖｉｎ１による第１フライングキャパシタＣｆ１の充電経路を形成する。第１スイッチＳＷ１、第２スイッチＳＷ２の制御端子であるゲートには、第１信号Ｓ１、第２信号Ｓ２が入力されている。

第３スイッチＳＷ３は、第１キャパシタ端子１１４と第３キャパシタ端子１１８の間に設けられる。第４スイッチＳＷ４は、第２キャパシタ端子１１６と第２入力端子１０４の間に設けられる。第３スイッチＳＷ３、第４スイッチＳＷ４は、ゲートに入力された第３信号Ｓ３、第４信号Ｓ４がローレベルのときオン状態となる。第５スイッチＳＷ５は、第４キャパシタ端子１２０と第２接地端子１１２の間に設けられる。第５スイッチＳＷ５は、ゲートに入力された第５信号Ｓ５がハイレベルのときオン状態となる。

第６スイッチＳＷ６は、第３キャパシタ端子１１８と出力端子１０８の間に設けられる。第７スイッチＳＷ７は、第４キャパシタ端子１２０と第３入力端子１０６の間に設けられる。第６スイッチＳＷ６、第７スイッチＳＷ７は、ゲートに入力された第６信号Ｓ６、第７信号Ｓ７がローレベルのときオン状態となる。

電圧監視部２０は、出力キャパシタＣｏ１に現れるチャージポンプ回路２００の出力電圧Ｖｏｕｔに応じた監視電圧Ｖｍｏｎを所定の基準電圧Ｖｒｅｆと比較する。抵抗Ｒ１、Ｒ２は、出力端子１０８に現れる出力電圧Ｖｏｕｔを分圧して監視電圧Ｖｍｏｎを生成する。電圧監視部２０は、Ｖｍｏｎ＜Ｖｒｅｆのとき第１レベル（以下、ローレベルとする）となり、Ｖｍｏｎ＞Ｖｒｅｆのとき第２レベル（以下、ハイレベルとする）となる比較信号Ｓ１０を生成する。つまり、電圧監視部２０は、出力電圧Ｖｏｕｔを、基準電圧Ｖｒｅｆに比例した目標電圧Ｖｔｇｔ（＝Ｖｒｅｆ×（Ｒ１＋Ｒ２）／Ｒ２）と比較し、Ｖｏｕｔ＜Ｖｔｇｔのときローレベル、Ｖｏｕｔ＞Ｖｔｇｔのときハイレベルとなる比較信号Ｓ１０を生成する。
なお、目標電圧Ｖｔｇｔは、Ｖｔｇｔ＜（Ｖｉｎ１＋Ｖｉｎ２＋Ｖｉｎ３）を満たす範囲で設定する。Ｖｔｇｔ＝α×（Ｖｉｎ１＋Ｖｉｎ２＋Ｖｉｎ３）とし、α＝２／３〜２．５／３程度に設定するのが好ましい。

制御部１０は、クロック信号ＣＫおよび比較信号Ｓ１０を受け、これらの信号にもとづいて第１スイッチＳＷ１〜第７スイッチＳＷ７のオン、オフ状態を制御するための第１信号Ｓ１〜第７信号Ｓ７を生成する。制御部１０により生成された第１信号Ｓ１〜第７信号Ｓ７は、図示しない信号線を介して第１スイッチＳＷ１〜第７スイッチＳＷ７のゲートへと供給される。

制御部１０は、第１状態φ１、第２状態φ２、第３状態φ３を切り替えて動作する。
第１状態φ１では、最終段であるｎ（＝２）段目の第２フライングキャパシタＣｆ２を充電する。このために、制御部１０は、第２フライングキャパシタＣｆ２を充電するための経路を形成する第３スイッチＳＷ３、第４スイッチＳＷ４、第５スイッチＳＷ５をオンする。
第２状態φ２では、第２フライングキャパシタＣｆ２に蓄えられた電荷を用いて出力キャパシタＣｏ１を充電する。このために、制御部１０は、出力キャパシタＣｏ１を充電するための経路を形成する第６スイッチＳＷ６、第７スイッチＳＷ７をオンする。さらに制御部１０は、第２状態φ２において第１フライングキャパシタＣｆ１も充電する。このために、制御部１０は、第１フライングキャパシタＣｆ１を充電する経路を構成する第１スイッチＳＷ１、第２スイッチＳＷ２をオンする。
第３状態φ３では、第２フライングキャパシタＣｆ２および出力キャパシタＣｏ１をオープンとする。また、第３状態φ３では、第１フライングキャパシタＣｆ１もオープンとする。キャパシタがオープンの状態とは、そのキャパシタに接続されるスイッチＳＷがすべてオフする状態を意味し、言い換えれば、充電経路、放電経路がすべて遮断された状態をいう。第３状態φ３では、第１スイッチＳＷ１〜第７スイッチＳＷ７がすべてオフされる。

制御部１０は、通常の昇圧動作を行う際には、第１状態φ１と第２状態φ２をクロック信号ＣＫに応じて交互に繰り返す。本実施の形態では、クロック信号ＣＫのハイレベルを第１状態φ１に、ローレベルを第２状態φ２に対応づける。
第２状態φ２において、第１スイッチＳＷ１、第２スイッチＳＷ２がオンすると、第１フライングキャパシタＣｆ１の第１端子＋には第１入力電圧Ｖｉｎ１が印加され、第２端子−には接地電圧が印加される。その結果、第１フライングキャパシタＣｆ１が充電され、第１フライングキャパシタＣｆ１の両端、すなわち第１キャパシタ端子１１４と第２キャパシタ端子１１６の間の電位差は、ΔＶ１＝Ｖｉｎ１となる。

第１状態φ１において、第３スイッチＳＷ３、第４スイッチＳＷ４、第６スイッチＳＷ６がオンする。第４スイッチＳＷ４がオンすると、第２キャパシタ端子１１６には、第２入力電圧Ｖｉｎ２が印加され、その結果、第１キャパシタ端子１１４の電位は、ΔＶ１＋Ｖｉｎ２＝（Ｖｉｎ１＋Ｖｉｎ２）に上昇する。このとき、第３スイッチＳＷ３がオンすることにより、第３キャパシタ端子１１８に電圧Ｖｉｎ１＋Ｖｉｎ２が印加され、第５スイッチＳＷ５がオンすることにより第４キャパシタ端子１２０に接地電圧が印加される。その結果、第２フライングキャパシタＣｆ２の両端、すなわち第３キャパシタ端子１１８と第４キャパシタ端子１２０の間の電位差は、ΔＶ２＝Ｖｉｎ１＋Ｖｉｎ２となる。

第２状態φ２では、第６スイッチＳＷ６、第７スイッチＳＷ７がオンする。第７スイッチＳＷ７がオンすると、第４キャパシタ端子１２０には、第３入力電圧Ｖｉｎ３が印加され、その結果、第３キャパシタ端子１１８の電位は、ΔＶ２＋Ｖｉｎ２＝（Ｖｉｎ１＋Ｖｉｎ２＋Ｖｉｎ３）に上昇する。このとき、第６スイッチＳＷ６がオンすることにより、出力端子１０８を介して出力キャパシタＣｏ１が、電圧Ｖｉｎ１＋Ｖｉｎ２＋Ｖｉｎ３で充電される。なお、Ｖｉｎ１＝Ｖｉｎ２＝Ｖｉｎ３＝Ｖｉｎの場合、Ｖｏｕｔ＝３×Ｖｉｎとなり、チャージポンプ回路２００の昇圧率は３倍となる。

つまり、この動作を一般化すれば、チャージポンプ回路２００は、ｉ（ｉは、２≦ｉ≦ｎを満たす整数）段目のフライングキャパシタを、ｉ−１段目のフライングキャパシタに蓄えられた電荷を利用して充電する。図１の回路に当てはめれば、２段目のフライングキャパシタＣｆ２を、一つ前段の１段目のフライングキャパシタＣｆ１を利用して充電する。また、１段目のフライングキャパシタＣｆ１を第１入力電圧Ｖｉｎ１を利用して充電する。また、出力キャパシタＣｏ１をｎ（＝２）段目のフライングキャパシタに蓄えられた電荷を利用して充電する構成となっている。

また、第１状態φ１では、ｊ（＝ｎ−２×ｒ、ｒ＝１，２，…）段目、つまりは最終段（ｒ＝０）のフライングキャパシタと、１段おきのフライングキャパシタ（ｒ＝１、２…）を同時に充電する。つまり、図１の回路では、第１状態φ１において、２段目のフライングキャパシタＣｆ２が充電される。
第２状態φ２では、ｋ（＝ｎ−２×ｒ−１、ｒ＝１，２，…）段目のフライングキャパシタ、つまりは、最終段（ｒ＝０）の前段のフライングキャパシタと、１段おきのフライングキャパシタを同時に充電する。つまり図１の回路では、１段目のフライングキャパシタＣｆ１および出力キャパシタＣｏ１が充電される。
第３状態φ３では、すべてのフライングキャパシタおよび出力キャパシタをオープンとする。

制御部１０は、比較信号Ｓ１０が第１レベル（ローレベル）のとき、クロック信号ＣＫにもとづき第１状態φ１と第２状態φ２を交互に繰り返す昇圧動作を実行する。
制御部１０は、比較信号Ｓ１０が第２レベル（ハイレベル）のとき、第３状態で待機する停止状態となる。
制御部１０は、比較信号Ｓ１０が第２レベル（ハイレベル）から第１レベル（ローレベル）に遷移すると、すなわち、出力電圧Ｖｏｕｔが目標電圧Ｖｔｇｔを上から下に横切ると、出力キャパシタＣｏ１のみを充電する状態を少なくとも一回経た後に、昇圧動作に移行する。比較信号Ｓ１０がハイレベルからローレベルに遷移すると、その直後の充電は、出力キャパシタＣｏ１に対してのみ実行し、第２フライングキャパシタＣｆ２、第１フライングキャパシタＣｆ１に対しては実行しない。

さらに具体的にいえば、制御部１０は、比較信号Ｓ１０がハイレベルからローレベルに遷移すると、クロック信号ＣＫに応じて、
１）出力キャパシタＣｏ１のみを充電する状態；
２）出力キャパシタＣｏ１の直前の２段目のフライングキャパシタＣｆ２を充電する状態；
３）出力キャパシタＣｏ１に加えて、１段目のフライングキャパシタＣｆ１を充電する状態；
のシーケンスを経て、昇圧動作に移行する。なお、２）は第２状態φ２に他ならず、３）は第１状態に他ならない。

別の例について説明すれば、フライングキャパシタが３段、カスケード接続される場合、
１）出力キャパシタＣｏ１のみを充電する状態；
２）出力キャパシタＣｏ１の直前の３段目のフライングキャパシタＣｆ３を充電する状態；
３）出力キャパシタＣｏ１に加えて、２段目のフライングキャパシタＣｆ２を充電する状態；
４）３段目のフライングキャパシタＣｆ３に加えて、１段目のフライングキャパシタＣｆ１を充電する状態；
のシーケンスを経て、昇圧動作に移行する。３）は第２状態φ１であり、４）は第１状態φ１である。

フライングキャパシタの個数を整数ｎを用いて一般化した場合、制御部１０は、
１）出力キャパシタＣｏ１のみを充電する状態；
２）ｎ段目のフライングキャパシタＣｆｎを充電する状態；
３）出力キャパシタＣｏ１に加えて、ｎ−１段目のフライングキャパシタＣｆ（ｎ−１）を充電する状態；
４）ｎ段目のフライングキャパシタＣｆｎに加えて、ｎ−２段目のフライングキャパシタＣｆ（ｎ−２）を充電する状態；
５）出力キャパシタＣｏ１に加えて、ｎ−１段目のフライングキャパシタＣｆ（ｎ−１）、ｎ−３段目のフライングキャパシタＣｆ（ｎ−３）を充電する状態；
６）ｎ段目のフライングキャパシタＣｆｎに加えて、ｎ−２段目のフライングキャパシタＣｆ（ｎ−２）、ｎ−４段目のフライングキャパシタＣｆ（ｎ−４）を充電する状態；
…以下同様
のように、１回に充電するフライングキャパシタをｎ段目から１段目に向かって１個ずつ増加させ、最終的に第１状態および第２状態を繰り返す昇圧動作に移行する。なお、昇圧動作への遷移途中に、比較信号Ｓ１０がハイレベルとなった場合、休止状態に戻る。

以上のように構成された制御回路１００の動作について説明する。図２は、図１のチャージポンプ回路２００の動作状態を示すタイムチャートである。
図２において、ＳＷ１〜ＳＷ７は、ハイレベルがオンの状態を、ローレベルがオフの状態を示している。電圧Ｖａは、第１フライングキャパシタＣｆ１の第１端子＋の電圧であり、電圧Ｖｂは、第２フライングキャパシタＣｆ２の第１端子＋の電圧を示す。

クロック信号ＣＫは、所定の周波数でハイレベルとローレベルを交互に繰り返す。時刻ｔ１以前において、出力電圧Ｖｏｕｔは目標電圧Ｖｔｇｔより低いため、比較信号Ｓ１０はローレベルとなっており、制御回路１００は昇圧動作を実行する。昇圧動作中は、クロック信号ＣＫがハイレベルのとき第１状態φ１、ローレベルのときを第２状態φ２に割り当てる。第１状態φ１において、第１フライングキャパシタＣｆ１が充電されると第１端子＋の電位Ｖａが上昇する。続く第２状態φ２において、第１フライングキャパシタＣｆ１の電荷が第２フライングキャパシタＣｆ２に転送され、第１フライングキャパシタＣｆ１の第１端子Ｖａの電位が低下し、第２フライングキャパシタＣｆ２の第１端子の電位Ｖｂが上昇する。また、第１状態φ１では、第２フライングキャパシタＣｆ２の電荷が出力キャパシタＣｏ１に転送され、第２フライングキャパシタＣｆ２の第１端子Ｖｂの電位が低下すると同時に、出力キャパシタＣｏ１の出力電圧Ｖｏｕｔが上昇する。

以上の動作を繰り返すことにより、電圧Ｖａ、Ｖｂおよび出力電圧Ｖｏｕｔが上昇する。

時刻ｔ１に、出力電圧Ｖｏｕｔが目標電圧Ｖｔｇｔを超えると、比較信号Ｓ１０がハイレベルとなり、制御回路１００は停止状態に遷移する。停止状態の間、各スイッチＳＷ１〜ＳＷ７がすべてオフされる第３状態φ３となる。停止状態において、スイッチングが停止することにより、回路の消費電流が低減される。
この停止状態の間、出力キャパシタＣｏ１に対する電荷の供給が停止するため、出力キャパシタＣｏ１から負荷に電流が流れることにより、出力電圧Ｖｏｕｔが時間とともに低下する。

時刻ｔ２に、出力電圧Ｖｏｕｔが目標電圧Ｖｔｇｔより低くなると、比較信号Ｓ１０がハイレベルからローレベルに遷移する。
時刻ｔ２の直後に、クロック信号ＣＫはローレベルであるから、昇圧動作の第２状態φ２となるはずである。ところが、本実施の形態の制御部１０は、比較信号Ｓ１０がハイレベルからローレベルに遷移すると、少なくとも１回、出力キャパシタＣｏ１のみを充電する。そのため、クロック信号ＣＫがローレベルの期間ｔ２〜ｔ３には、すべてのスイッチをオフとして待機する。時刻ｔ３に次のクロック信号ＣＫのポジティブエッジが発生すると、制御部１０は出力キャパシタＣｏ１のみを充電するために、第６スイッチＳＷ６、第７スイッチＳＷ７をオンする。この状態は、昇圧動作中の出力キャパシタＣｏ１と第１フライングキャパシタＣｆ１を同時に充電する第１状態φ１と異なっている点に注目すべきである。

第６スイッチＳＷ６、第７スイッチＳＷ７をオンすることにより出力電圧Ｖｏｕｔが上昇し、時刻ｔ４に目標電圧Ｖｔｇｔを超え、比較信号Ｓ１０がハイレベルとなる。これを受け、制御部１０は第６スイッチＳＷ６、第７スイッチＳＷ７を直ちにオフとする。なお、第６スイッチＳＷ６、第７スイッチＳＷ７を直ちにオフせずに、図２に破線で示すように次のクロック信号ＣＫのネガティブエッジを待ってオフしてもよい。

時刻ｔ５にＶｏｕｔ＜Ｖｔｇｔとなると、比較信号Ｓ１０がローレベルに遷移する。これを契機として制御部１０は、出力キャパシタＣｏ１のみを充電するために、第６スイッチＳＷ６、第７スイッチＳＷ７をオンする（時刻ｔ６〜ｔ７）。
時刻ｔ７にクロック信号ＣＫがローレベルとなる。このとき、Ｖｏｕｔ＜Ｖｔｇｔであるから比較信号Ｓ１０はローレベルを維持している。制御部１０は、第２フライングキャパシタＣｆ２を充電するために第３スイッチＳＷ３〜第５スイッチＳＷ５をオンする（時刻ｔ７〜ｔ８）。

時刻ｔ８にクロック信号ＣＫがローレベルとなる。このときも、Ｖｏｕｔ＜Ｖｔｇｔであるから比較信号Ｓ１０はさらにローレベルを維持する。制御部１０は、出力キャパシタＣｏ１に加えて、第１フライングキャパシタＣｆ１を充電するために、第６スイッチＳＷ６、第７スイッチＳＷ７に加えて、第１スイッチＳＷ１、第２スイッチＳＷ２をオンする。時刻ｔ９に出力電圧Ｖｏｕｔが目標電圧Ｖｔｇｔを超えると、比較信号Ｓ１０がハイレベルとなり、制御回路１００は停止状態に遷移して、各スイッチＳＷ１〜ＳＷ７はすべてオフされる。

その後、時刻ｔ１０に出力電圧Ｖｏｕｔが目標電圧Ｖｔｇｔを下回り、時刻ｔ１１にクロック信号ＣＫのポジティブエッジが現れると、第６スイッチＳＷ６、第７スイッチＳＷ７がオンし、出力キャパシタＣｏ１が充電状態となる。

本実施の形態に係る制御回路１００は、停止状態と昇圧動作を繰り返すことにより、出力電圧Ｖｏｕｔを目標電圧Ｖｔｇｔ付近に安定化させることができる。言い換えれば、出力電圧Ｖｏｕｔは目標電圧Ｖｔｇｔ付近にクランプされる。したがって、スイッチＳＷ７の一端に印加される電圧を設計時に制御することができるため、トランジスタの耐圧を低くすることができる。

また、本実施の形態に係る制御回路１００では、停止状態から昇圧動作に遷移するとき、出力キャパシタＣｏ１のみを充電する状態を経る。本実施の形態に係る制御方式の別の利点は、以下のシーケンスとの対比によってより明確となる。対比すべきシーケンス（以下、比較シーケンスという）は、停止状態から昇圧動作に復帰する際に、
１） フライングキャパシタＣｆ２を充電
２） 出力キャパシタＣｏ１を充電
の順で実行する。図３は、出力電圧Ｖｏｕｔおよび第２フライングキャパシタＣｆ２の電位差ΔＶ２を示すタイムチャートである。実線は、本実施の形態に係る制御回路１００による電圧波形を、破線は、比較シーケンスにおける電圧波形を示す。

はじめに比較シーケンスについて説明する。時刻ｔ０以前、停止状態となっており、出力電圧Ｖｏｕｔが時間とともに低下する。時刻ｔ０以前、第２フライングキャパシタＣｆ２はオープン状態であるから、電荷はほぼ一定に保たれ、電位差ΔＶ２はある一定値をとる。

時刻ｔ０に、比較信号Ｓ１０がハイレベルからローレベルに切り替わる。破線の比較シーケンスでは、はじめに第２フライングキャパシタＣｆ２が充電されて、電位差ΔＶ２がｄＶだけ上昇する。続く時刻ｔ１〜ｔ２の間に、十分に充電された第２フライングキャパシタＣｆ２によって出力キャパシタＣｏ１が充電され、出力電圧Ｖｏｕｔが目標電圧Ｖｔｇｔを超えて大きく上昇する。すなわち、出力電圧Ｖｏｕｔと目標電圧Ｖｔｇｔとの乖離が大きくなってしまうとともに、第６スイッチＳＷ６に印加される電圧が大きくなる。

次に制御回路１００の場合について説明する。本実施の形態に係る制御回路１００では、時刻ｔ０〜ｔ１の間に、充電前の第２フライングキャパシタＣｆ２を用いて出力キャパシタＣｏ１を充電することになる。その結果、出力電圧Ｖｏｕｔの上昇は比較シーケンスに比べて小さくなり、出力電圧Ｖｏｕｔと目標電圧Ｖｔｇｔとの乖離も小さくなる。すなわち、比較シーケンスに比べて出力電圧Ｖｏｕｔのリップルを小さくできるという利点がある。さらに、出力電圧Ｖｏｕｔ、すなわち第６スイッチＳＷ６に印加される電圧が比較シーケンスのときと比べて相対的に低くなるため、耐圧の低い半導体プロセスの利用が可能となる。これは、制御回路１００のコストを下げられることも意味している。

さらに、本実施の形態に係る制御回路１００では、停止状態から昇圧動作への復帰シーケンスにおいて、最終段のフライングキャパシタから初段に向かって充電するフライングキャパシタの個数を１個ずつ増加させる制御を行っている。その結果、任意のフライングキャパシタは、充電されない状態のひとつ前段のフライングキャパシタを用いて充電されることになるため、あるフライングキャパシタの両端の電圧ΔＶが急激に上昇するのを防止することができ、あるフライングキャパシタとその前段のフライングキャパシタの間に設けられるスイッチに印加される電圧も低下させることができる。

図４は、図１のチャージポンプ回路２００を搭載した電子機器の構成を示すブロック図である。電子機器３００は、たとえば携帯電話端末やポータブルオーディオ機器、デジタルスチルカメラであり、電池３１０、電源装置３２０に加えて、アナログ回路３３０、デジタル回路３４０、マイコン３５０、ＬＥＤ３６０などを含む。
電池３１０は、たとえばリチウムイオン電池であり、電池電圧Ｖｂａｔとして３〜４Ｖ程度を出力する。アナログ回路３３０は、電源電圧Ｖｃｃ＝３．４Ｖ程度で安定動作する回路ブロックを含む。また、デジタル回路３４０は、各種ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）などを含み、電源電圧Ｖｄｄ＝３．４Ｖもしくはより低電圧で安定動作する回路ブロックを含む。マイコン３５０は、電子機器３００全体を統括的に制御するブロックであり、電源電圧１．５Ｖで動作する。ＬＥＤ３６０は、ＲＧＢ３色のＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を含み、液晶のバックライトや、照明として用いられ、その駆動には、４Ｖ以上の駆動電圧が要求される。

電源装置３２０は、多チャンネルのスイッチング電源であり、チャンネルごとに、電池電圧Ｖｂａｔを必要に応じて降圧、または昇圧し、アナログ回路３３０、デジタル回路３４０、マイコン３５０、ＬＥＤ３６０に対して適切な電源電圧を供給する。図１のチャージポンプ回路２００は、電源装置３２０として電子機器３００に好適に用いることができる。

上記実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。

実施の形態においてＭＯＳＦＥＴで構成された素子は、バイポーラトランジスタなど別のトランジスタ、あるいはダイオードに置換することも可能である。これらの選択は、半導体製造プロセスやコスト、回路に求められる使用に応じて決定すればよい。

また、実施の形態では、フライングキャパシタが２個の場合について説明したが、３個以上あるいは１個の場合にも、本発明は適用することができる。

本発明の実施の形態に係るチャージポンプ回路の構成を示す図である。 図１のチャージポンプ回路の動作状態を示すタイムチャートである。 出力電圧Ｖｏｕｔおよび第２フライングキャパシタＣｆの電位差ΔＶ２を示すタイムチャートである。 図１のチャージポンプ回路を搭載した電子機器の構成を示すブロック図である。

符号の説明

１００ 制御回路、 １０ 制御部、 ２０ 電圧監視部、 １０２ 第１入力端子、 １０４ 第２入力端子、 １０６ 第３入力端子、 １０８ 出力端子、 １１０ 第１接地端子、 １１２ 第２接地端子、 １１４ 第１キャパシタ端子、 １１６ 第２キャパシタ端子、 １１８ 第３キャパシタ端子、 １２０ 第４キャパシタ端子、 ２００ チャージポンプ回路、 ２０４ 出力端子、 Ｃｆ１ 第１フライングキャパシタ、 Ｃｆ２ 第２フライングキャパシタ、 Ｃｏ１ 出力キャパシタ、 ＳＷ１ 第１スイッチ、 ＳＷ２ 第２スイッチ、 ＳＷ３ 第３スイッチ、 ＳＷ４ 第４スイッチ、 ＳＷ５ 第５スイッチ、 ＳＷ６ 第６スイッチ、 ＳＷ７ 第７スイッチ、 Ｖｉｎ１ 第１入力電圧、 Ｖｉｎ２ 第２入力電圧、 Ｖｉｎ３ 第３入力電圧、 Ｖｏｕｔ 出力電圧。

Claims (10)

1. ｎ段（ｎは、２以上の整数）にカスケード接続された複数のフライングキャパシタと、出力キャパシタを有するチャージポンプ回路の制御回路であって、
   前記チャージポンプ回路は、１段目のフライングキャパシタを入力電圧を利用して充電し、ｉ（２≦ｉ≦ｎ）段目のフライングキャパシタを、ｉ−１段目のフライングキャパシタに蓄えられた電荷を利用して充電し、出力キャパシタをｎ段目のフライングキャパシタに蓄えられた電荷を利用して充電するものであり、
   前記制御回路は、
   前記出力キャパシタに現れる前記チャージポンプ回路の出力電圧を所定の目標電圧と比較し、前記出力電圧が前記目標電圧より低いとき第１レベルとなり、前記出力電圧が前記目標電圧より高いとき第２レベルとなる比較信号を生成する電圧監視部と、
   前記比較信号にもとづき、前記複数のフライングキャパシタおよび前記出力キャパシタの充電、放電状態を切り替える制御部と、
   を備え、
   前記制御部は、
   前記比較信号が前記第１レベルのとき、クロック信号にもとづいて、ｊ（＝ｎ−２×ｒ、ｒは非負整数）段目のフライングキャパシタを充電する第１状態と、ｋ（＝ｎ−２×ｒ−１）段目のフライングキャパシタおよび出力キャパシタを充電する第２状態と、を交互に繰り返して昇圧動作を実行し、
   前記比較信号が前記第２レベルのとき、すべてのフライングキャパシタおよび前記出力キャパシタをオープン状態に設定し、
   前記比較信号が前記第２レベルから前記第１レベルに遷移すると、前記出力キャパシタのみを充電する状態を少なくとも一回経た後に、前記昇圧動作に移行することを特徴とする制御回路。
2. 前記制御部は、前記比較信号が前記第２レベルから前記第１レベルに遷移すると、クロック信号に応じて、
   １）前記出力キャパシタのみを充電する状態；
   ２）ｎ段目のフライングキャパシタを充電する状態；
   ３）前記出力キャパシタに加えて、ｎ−１段目のフライングキャパシタを充電する状態；
   ４）前記ｎ段目のフライングキャパシタに加えて、ｎ−２段目のフライングキャパシタを充電する状態；（以下同様）
   のシーケンスに従い、１回に充電するフライングキャパシタをｎ段目から１段目に向かって１個ずつ増加させ、最終的に第１状態および第２状態を繰り返す前記昇圧動作に移行することを特徴とする請求項１に記載の制御回路。
3. ｎ＝２であって、
   前記制御部は、前記比較信号が前記第２レベルから前記第１レベルに遷移すると、クロック信号に応じて、
   １）前記出力キャパシタのみを充電する状態；
   ２）２段目のフライングキャパシタを充電する状態；
   ３）前記出力キャパシタに加えて、１段目のフライングキャパシタを充電する状態；
   のシーケンスを経て、昇圧動作に移行することを特徴とする請求項２に記載の制御回路。
4. １段目のフライングキャパシタの第１端子と、第１入力電圧が入力される第１入力端子の間に設けられたスイッチと、
   ｉ（ｉは、１≦ｉ≦ｎ−１を満たす整数）段目のフライングキャパシタの第１端子と、ｉ＋１段目のフライングキャパシタの第１端子の間に設けられたスイッチ群と、
   ｎ段目のフライングキャパシタの第１端子と、出力キャパシタが接続される出力端子の間に設けられたスイッチと、
   ｉ（ｉは、１≦ｉ≦ｎを満たす整数）段目のフライングキャパシタの第２端子と、接地端子の間に設けられたスイッチ群と、
   ｉ（ｉは、１≦ｉ≦ｎを満たす整数）段目のフライングキャパシタの第２端子と、第（ｉ＋１）入力電圧が入力される第（ｉ＋１）入力端子の間に設けられたスイッチ群と、
   をさらに備えることを特徴とする請求項１から３のいずれかに記載の制御回路。
5. ひとつの半導体基板上に一体集積化されたことを特徴とする請求項１から４のいずれかに記載の制御回路。
6. ｎ個のフライングキャパシタと、
   出力キャパシタと、
   請求項４に記載の制御回路と、
   を備えることを特徴とするチャージポンプ回路。
7. 電池と、
   前記電池の電圧が、前記第１〜第ｎ入力電圧として入力され、前記電池の電圧をｎ倍した前記出力電圧を生成する請求項６に記載のチャージポンプ回路と、
   を備えることを特徴とする電子機器。
8. フライングキャパシタと出力キャパシタを有するチャージポンプ回路の制御方法であって、
   前記出力キャパシタに現れる前記チャージポンプ回路の出力電圧を所定の目標電圧と比較し、前記出力電圧と前記目標電圧の大小関係を監視するステップと、
   前記出力電圧が前記目標電圧より低いとき、前記フライングキャパシタを充電する第１状態と、前記フライングキャパシタに蓄えられた電荷を用いて前記出力キャパシタを充電する第２状態とを繰り返す昇圧ステップと、
   前記出力電圧が前記目標電圧より高いとき、前記フライングキャパシタおよび前記出力キャパシタをオープンとする停止ステップと、
   前記出力電圧が前記目標電圧より低くなったことを契機として、出力キャパシタのみを充電する状態を少なくとも一回経た後に、前記昇圧ステップへと移行するステップと、
   を備えることを特徴とする制御方法。
9. ｎ段（ｎは、２以上の整数）にカスケード接続された複数のフライングキャパシタと、出力キャパシタを有するチャージポンプ回路の制御方法であって、
   前記出力キャパシタに現れる前記チャージポンプ回路の出力電圧を所定の目標電圧と比較し、前記出力電圧と前記目標電圧の大小関係を監視するステップと、
   前記出力電圧が前記目標電圧より低いとき、ｊ（＝ｎ−２×ｒ、ｒは非負整数）段目のフライングキャパシタを充電する第１状態と、ｋ（＝ｎ−２×ｒ−１）段目のフライングキャパシタおよび出力キャパシタを充電する第２状態と、を繰り返す昇圧ステップと、
   前記出力電圧が前記目標電圧より高いとき、すべてのフライングキャパシタおよび前記出力キャパシタをオープンとする停止ステップと、
   前記出力電圧が前記目標電圧より低くなったことを契機として、前記出力キャパシタのみを充電する状態を少なくとも一回経た後に、前記昇圧ステップへと移行する移行ステップと、
   を備えることを特徴とする制御方法。
10. 前記移行ステップは、
    １）前記出力キャパシタのみを充電するステップ；
    ２）ｎ段目のフライングキャパシタを充電するステップ；
    ３）前記出力キャパシタに加えて、ｎ−１段目のフライングキャパシタを充電するステップ；
    ４）前記ｎ段目のフライングキャパシタに加えて、ｎ−２段目のフライングキャパシタを充電するステップ；（以下同様）
    のシーケンスに従い、１回に充電するフライングキャパシタをｎ段目から１段目に向かって１個ずつ増加させ、最終的に第１状態および第２状態を繰り返す前記昇圧ステップに移行することを特徴とする請求項９に記載の制御方法。

Images